第七章半導(dǎo)體存儲器半導(dǎo)體存儲器是能存儲大量二值信息的半導(dǎo)體器件。存儲器性能指標(biāo)：存儲容量（109位/片）、存取速度（10ns）半導(dǎo)體存儲器分類從存取功能分：只讀存儲器ROM、隨機(jī)存儲器RAM只讀存儲器：掩模ROM、PROM可編程只讀存儲器、EPROM可擦除可編程只讀存儲器隨機(jī)存儲器：靜態(tài)RAM（SRAM）、動(dòng)態(tài)RAM（DRAM）從制造工藝分：雙極型和MOS(CMOS)型第七章半導(dǎo)體存儲器半導(dǎo)體存儲器是能存儲大量二值信息的半導(dǎo)體17.1只讀存儲器（ROM）1．掩模ROM存儲數(shù)據(jù)在出廠時(shí)已經(jīng)固化在掩模板里，只能讀出。ROM的電路結(jié)構(gòu)：3部分：存儲矩陣、地址譯碼器和輸出緩沖器。存儲矩陣：由許多存儲單元排列組成，存儲單元可以存放1位二值代碼，每一個(gè)或每一組存儲單元有一個(gè)唯一的地址代碼。地址譯碼器：將輸入的地址代碼譯成控制信號，將存儲器中指定單元的數(shù)據(jù)送到輸出緩沖器。輸出緩沖器：提高存儲器的帶負(fù)載能力，輸出狀態(tài)的三態(tài)控制，與總線連接。7.1只讀存儲器（ROM）2（1）二極管存儲單元ROM電路2位地址輸入碼、4位數(shù)據(jù)輸出地址譯碼器：4個(gè)與門組成，輸出4條字線W0--W3地址線A1A0=00W0=1字線被選中存儲矩陣：4個(gè)或門組成編碼器當(dāng)字線Wi高電平時(shí)，數(shù)據(jù)線（位線）上輸出4位碼D0--D3，有二極管的存儲單元為1，二極管導(dǎo)通，Di高電平。無二極管存儲0。字線和位線的交叉點(diǎn)是一個(gè)存儲單元。00111（1）二極管存儲單元ROM電路001113A1A0D3D2D1D0W0W1W2W3000110110101101101001110EN’=0數(shù)據(jù)輸出，輸出緩沖器輸出標(biāo)準(zhǔn)邏輯電平。字線和位線的交叉點(diǎn)是一個(gè)存儲單元。存儲容量：存儲單元數(shù)目=字?jǐn)?shù)×位數(shù)（字長）

4×4位0A1A0D3D2D1D0W000014（2）MOS管存儲單元ROM電路字線Wi=1MOS管導(dǎo)通，有管存1，無管存0。A1A0D3D2D1D0W0W1W2W3000110110101101101001110（2）MOS管存儲單元ROM電路A1A0D3D2D52．可編程只讀存儲器（PROM）ProgrammableROM設(shè)計(jì)者自己寫入，一次性寫入。熔絲型PROM由三極管和快速熔斷絲組成，2．可編程只讀存儲器（PROM）6PROM所有存儲單元都存入1，寫入0時(shí)，將熔絲燒斷。在編程時(shí)首先輸入地址代碼，找出要寫0的單元地址，使VCC和選中的字線（Wi=1）提高到編程所要求的高電平，同時(shí)在編程單元的位線上加入編程脈沖（20V，持續(xù)十幾微秒），穩(wěn)壓管DZ導(dǎo)通，寫入放大器的輸出為低電平、低內(nèi)阻狀態(tài)，有較大的脈沖電流流過熔絲，將其熔斷。正常工作時(shí)，讀出放大器AR輸出的高電平不足以使DZ導(dǎo)通，AW不工作。01PROM所有存儲單元都存入1，0173．可擦除的可編程只讀存儲器（EPROM）ErasableProgrammableROM與PROM區(qū)別是采用不同的存儲單元，存儲的數(shù)據(jù)可以擦除重寫。用紫外線、電信號可擦除，新一代的電信號可擦除的可編程ROM——快閃存儲器（FlashMemory）。SIMOS管是一個(gè)N溝道增強(qiáng)型的MOS管，有兩個(gè)重疊的柵極，控制柵Gc和浮置柵Gf?？刂茤臛c用于控制讀寫，浮置柵Gf長期保存注入電荷。當(dāng)漏源之間加高電壓（+20--+25V）時(shí)，將發(fā)生雪崩擊穿，同時(shí)在控制柵Gc加高電壓脈沖（+25V,50ms），速度較高的電子穿越SiO2絕緣層到達(dá)浮置柵Gf，形成注入電荷。漏源極間的高電壓去掉后，注入的電荷被SiO2絕緣層包圍，沒有放電通路，長久保存（+125℃，70%保存10年以上）。注入電荷的SIMOS管寫入1，沒有注入電荷的SIMOS管為0。浮柵未注入電荷：控制柵Gc正常高電平，漏-源之間產(chǎn)生導(dǎo)電溝道，SIMOS管導(dǎo)通。浮柵注入電荷：控制柵Gc加更高電平，抵消注入負(fù)電荷影響，才能形成漏-源之間導(dǎo)電溝道，控制柵Gc加正常高電平，SIMOS管不導(dǎo)通。3．可擦除的可編程只讀存儲器（EPROM）SIMOS管是一個(gè)8字線Wi=1正常高電平，寫入1的SIMOS管不導(dǎo)通，寫入0的SIMOS管導(dǎo)通。擦除：用紫外線或X射線照射SIMOS管的柵極氧化層，SiO2層中產(chǎn)生電子-空穴對，為浮置柵上的電荷提供放電通道。擦除時(shí)間20-30分鐘。字線Wi=1正常高電平，寫入1的SIMOS管不導(dǎo)通，寫入0的97.2隨機(jī)存儲器（RAM）Random-AccessMemories隨機(jī)讀/寫存儲器，讀寫靈活，掉電后數(shù)據(jù)丟失。RAM分為靜態(tài)SRAM（StaticRAMs）和動(dòng)態(tài)DRAM（DynamicRAM）兩大類。7.2隨機(jī)存儲器（RAM）Random-AccessMem10（1）SRAM①電路結(jié)構(gòu)和工作原理三部分組成存儲矩陣：由許多存儲單元排列組成，每個(gè)存儲單元存儲一位二值數(shù)據(jù)，在譯碼器和讀/寫控制電路的控制下，可以寫入和讀出。地址譯碼器：分為行地址譯碼器和列地址譯碼器。行地址譯碼器：選中一行存儲單元，將地址代碼譯成一條字線的高、低電平信號。列地址譯碼器：將地址代碼的一部分譯成位線上的輸出高、低電平信號，從字線選中的一行存儲單元中再選1位（或幾位），被選中的單元可以進(jìn)行讀/寫操作。讀/寫控制電路：控制電路的讀/寫操作。R/W’=1讀操作，R/W’=0寫操作。片選信號CS’：CS’=0選中芯片，正常讀/寫操作。CS’=1沒有選中該片，所有的輸入/輸出端均為高阻態(tài)，不能進(jìn)行讀/寫操作。（1）SRAM111024×4位RAM實(shí)例1k×4存儲單元368頁4096個(gè)存儲單元排列成64行×64列矩陣，10（210=1024）位地址碼分為兩組，A3—A86位地址碼是行譯碼，從64行存儲單元選出一行，另外4位地址碼是列譯碼，從選中的行找出4個(gè)存儲單元。I/O1—I/O4是數(shù)據(jù)輸入/輸出端。讀/寫操作在R/W’和CS’信號的控制下進(jìn)行。當(dāng)CS’=0、R/W’=1讀出狀態(tài)，選中的4個(gè)單元的數(shù)據(jù)被送到I/O1—I/O4。當(dāng)CS’=0、R/W’=0寫操作，加到I/O1—I/O4端的輸入數(shù)據(jù)被寫入指定的4個(gè)存儲單元。若CS’=1，所有的I/O端處于禁止態(tài)，與外部總線隔離。1024×4位RAM實(shí)例1k×4存儲單元368頁12半導(dǎo)體存儲器13②SRAM的靜態(tài)存儲單元6個(gè)N溝道增強(qiáng)型MOS管組成的靜態(tài)存儲單元，T1-T4管組成SR鎖存器，記憶一位二值代碼。設(shè)：Q=0，T3截止，Q’=1，T1導(dǎo)通。（T1-T2反相器T3-T4反相器）T5-T8門控管，做模擬開關(guān)。位線Bj和B’j，Xi=1T5、T6導(dǎo)通Q→Bj，Q’→B’j。Xi=0T5、T6截止Q→Bj斷開。Yj=1T7、T8導(dǎo)通存儲單元與讀/寫放大器連接。CS’=0、R/W’=1A1導(dǎo)通、A2A3截止，Q→Bj→A1→I/O讀出，CS’=0、R/W’=0A1截止、A2A3導(dǎo)通，I/O→A2→Bj→Q寫入數(shù)據(jù)DI/O→A3取非→B’j→Q’寫入D’。②SRAM的靜態(tài)存儲單元14③DRAM的動(dòng)態(tài)存儲單元現(xiàn)有的RAM大都是DRAM。單管動(dòng)態(tài)存儲單元結(jié)構(gòu)最簡單，集成度高。由一個(gè)N溝道增強(qiáng)型MOS管T和電容CS組成。寫操作：字線X=1，T導(dǎo)通，位線上的數(shù)據(jù)D→B→T→CS存入信息。讀操作：字線X=1，T導(dǎo)通，CS→T

→CB提供電荷，使位線上獲得讀出的信號電平。設(shè)CS上存有正電荷，vCS電壓為高電平，而位線電位vB=0，執(zhí)行讀操作后位線電平上升為：∵CB>>CS位線上讀出電壓信號很小。如果vCS=5V，CS/CB=1/50，位線上讀出的信號只有0.1V，讀出后CS上的電壓也只剩0.1V，這是一種破壞性讀出。DRAM設(shè)有靈敏讀出放大器，將讀出信號放大，再將原存儲的信號恢復(fù)。DRAM用電容存儲信息，需要定時(shí)刷新。DRAM中的刷新操作是通過按行依次執(zhí)行一次讀操作來實(shí)現(xiàn)的，刷新時(shí)輸出被置成高阻態(tài)。③DRAM的動(dòng)態(tài)存儲單元現(xiàn)有的RAM大都是DRAM。∵CB157.3存儲器容量的擴(kuò)展（1）位擴(kuò)展ROM或RAM字?jǐn)?shù)夠用，每個(gè)字的位數(shù)不夠用。用8片1024×1位的RAM接成1024×8位的RAM芯片。將8片所有地址線、R/W’、CS’分別并聯(lián)，每片I/O輸出一位碼。總的存儲容量擴(kuò)大8倍。ROM與RAM擴(kuò)展方法相同。7.3存儲器容量的擴(kuò)展16計(jì)算地址線210=1024n=1010位地址碼

28=2568位地址碼，增加兩位地址碼A9A8，接2/4線譯碼器。如果A9A8=00，片1選中，A9A8=01片2選中，…。譯碼器的譯碼輸出低電平控制4片RAM的CS’端。R/W’和A7

…A0并聯(lián)。將4片RAM的數(shù)據(jù)輸出端I/O0—I/O7并接。同時(shí)采用位擴(kuò)展和字?jǐn)U展：256×4擴(kuò)展為1024×8計(jì)算存儲單元的總?cè)萘?，擴(kuò)展前后的總?cè)萘肯嗟?。?56×4）×4×2=1024×8需要8片256×4的芯片。（2）字?jǐn)U展4片256×8擴(kuò)展成1024×8計(jì)算地址線同時(shí)采用位擴(kuò)展和字?jǐn)U展：256×4擴(kuò)展為102177.4用存儲器實(shí)現(xiàn)組合邏輯函數(shù)（1）ROM陣列圖ROM陣列可以實(shí)現(xiàn)任意組合邏輯函數(shù)，有二極管，陣列圖有點(diǎn)，無二極管，無點(diǎn)?；蜿嚵蠥1A0D3D2D1D0W0W1W2W3000110110101101101001110與陣列7.4用存儲器實(shí)現(xiàn)組合邏輯函數(shù)有二極管，陣列圖有點(diǎn)，無二極18ROM陣列

Y1=∑m(3,4,6,7)Y2=∑m(0,2,3,4,7)PLA陣列化簡Y1=∑m(3,4,6,7)=AC’+BCY2=∑m(0,2,3,4,7)=A’B+BC+B’C’ROM陣列Y1=∑m(3,4,6,7)Y2=∑m(0,2,19例7.5.2379頁