組合邏輯電路的分析_第1頁(yè)
組合邏輯電路的分析_第2頁(yè)
組合邏輯電路的分析_第3頁(yè)
組合邏輯電路的分析_第4頁(yè)
組合邏輯電路的分析_第5頁(yè)
已閱讀5頁(yè)，還剩6頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

付費(fèi)下載

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

組合邏輯電路的分析主講人：蒙勇思考組合邏輯電路如下圖所示，請(qǐng)分析該電路的工作原理？其描述的邏輯含義是什么？一、邏輯門(mén)電路相關(guān)知識(shí)常見(jiàn)的邏輯運(yùn)算和組合邏輯門(mén)電路包含有：與門(mén)或門(mén)非門(mén)與非門(mén)與或門(mén)同或門(mén)異或門(mén)組合邏輯電路的特點(diǎn)：電路任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。二、組合邏輯電路的分析原則組合邏輯電路的分析原則就是將邏輯電路圖轉(zhuǎn)換為真值表，再到描述組合邏輯電路相互之間的轉(zhuǎn)換。分析遵循以下原則：編寫(xiě)邏輯表達(dá)式還原邏輯表達(dá)式編寫(xiě)邏輯真值表并進(jìn)行邏輯描述三、組合邏輯電路的分析過(guò)程依據(jù)組合邏輯電路，將其輸入設(shè)為A、B、C，輸出設(shè)為Y，則A、B之間的輸出設(shè)為Y1，A、C之間的輸出設(shè)為Y2，B、C之間的輸出設(shè)為Y3，如下圖所示：（一）分析邏輯電路，編寫(xiě)邏輯表達(dá)式三、組合邏輯電路的分析過(guò)程（二）歡還原邏輯表達(dá)式

三、組合邏輯電路的分析過(guò)程（三）依據(jù)邏輯表達(dá)式，編寫(xiě)真值表

ABCY00000010010001111000101111011111四、分析真值表，描述邏輯電路的功能通過(guò)真值表的數(shù)據(jù)可以看出，A、B、C三個(gè)輸入端，只要有任意兩個(gè)端口的輸入是1，則輸出端口也是1，這種邏輯思維正好符合三人表決器的設(shè)計(jì)，任意兩人及以上同意都能表示表決通過(guò)。未來(lái)職業(yè)崗位的應(yīng)用邏輯電路設(shè)計(jì)師課程小結(jié)組合邏輯電路的組成及特點(diǎn)。組合邏輯電路的分析

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論