PAGE1PAGE2第13章組合邏輯電路組合邏輯電路是由門電路按一定的邏輯功能組合成的電路，其輸出狀態(tài)只與當前的輸入狀態(tài)有關(guān)，而與電路原來所處的狀態(tài)無關(guān)。從電路結(jié)構(gòu)上看，電路中無記憶元件，輸入與輸出之間無反饋。本章通過實例學習組合邏輯電路的分析和設(shè)計方法，介紹常用中、小規(guī)模組合邏輯集成電路的邏輯功能及其使用方法。13.1組合邏輯電路的分析和設(shè)計13.1.1組合邏輯電路的分析組合邏輯電路的分析，就是對給定的邏輯電路，通過分析確定其邏輯功能；或者檢查電路設(shè)計是否合理，驗證其邏輯功能是否正確。組合邏輯電路分析的一般步驟是：（1）由已知的邏輯圖，逐級寫出邏輯函數(shù)表達式；（2）化簡和變換邏輯函數(shù)表達式；（3）由化簡后的邏輯表達式列出真值表；（4）根據(jù)真值表確定電路的邏輯功能。【例13–1】分析圖13–1所示電路的邏輯功能。圖13–1【例13–1】的圖解：（1）由邏輯圖寫出邏輯函數(shù)表達式G1門：G2門：G3門：G4門：（2）對邏輯函數(shù)表達式F進行化簡（3）由化簡后的邏輯表達式可知，該電路能實現(xiàn)或邏輯功能?！纠?3–2】分析圖13–2所示電路的邏輯功能。圖13–2【例13–2】的圖解：（1）由邏輯圖寫出邏輯表達式G1門：G2門：G3門：G4門：（2）對邏輯函數(shù)表達式F進行化簡（3）根據(jù)表達式列出真值表如表13–1所示。表13–1【例13–2】的真值表輸入輸出ABCF00000010010001111000101111011111（4）確定邏輯功能由真值表可知，當三個輸入變量中有兩個以上為1時，輸出F為1，否則輸出為0。該電路為三人表決電路。13.1.2組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計，就是根據(jù)給定的邏輯要求，畫出能夠?qū)崿F(xiàn)邏輯功能的最簡單的邏輯電路。設(shè)計的步驟如下：（1）根據(jù)給定的邏輯要求列出真值表；（2）根據(jù)真值表寫出輸出邏輯函數(shù)的與或表達式；（3）化簡或變換邏輯表達式；（4）根據(jù)化簡后的邏輯表達式畫出邏輯電路圖?！纠?3–3】試用與非門設(shè)計一個邏輯電路，A、B為輸入變量，F(xiàn)為輸出變量，當輸入變量中1的個數(shù)為奇數(shù)時，F(xiàn)為1，否則F為0。解：（1）根據(jù)題意列出真值表如表13–2所示。表13–2【例13–3】的真值表ABF000011101110（2）由真值表寫出邏輯表達式（3）變換邏輯表達式用與非門實現(xiàn)邏輯要求，可利用摩根定律將邏輯表達式進行變換，即（4）畫出邏輯電路圖，邏輯電路如圖13–3所示。圖13–3【例13–3】的圖該電路稱做二位奇數(shù)校驗器。就其邏輯功能來講，當A、B狀態(tài)相同時，輸出F為0；當A、B狀態(tài)相異時，輸出F為1。這種邏輯關(guān)系稱做異或邏輯，其表達式為（13–1）實現(xiàn)異或邏輯功能的電路，稱為異或門電路，用圖13–4所示的邏輯符號表示。將異或邏輯取反得，稱做同或邏輯。實現(xiàn)同或邏輯的電路稱為同或門電路，其邏輯符號如圖13–5所示。 圖13–4異或門邏輯符號 圖13–5同或門邏輯符號圖13–6是集成四異或門74LS136的管腳排列圖。圖13–7是集成四異或（同或）門74LS135的管腳排列圖，當C為低電平0時，Y與A、B間為異或邏輯關(guān)系；當C為高電平1時，Y與A、B間為同或邏輯關(guān)系。圖13–674LS136管腳排列圖圖13–774LS135管腳排列圖【思考題】13.1.1試分析圖13–1所示電路的邏輯功能，并與圖13–3比較哪種方法更優(yōu)。圖13–8思考題13.1.1的圖13.1.2組合電路的設(shè)計方法與組合電路的分析方法有何不同?13.2加法器算術(shù)運算電路是計算機中不可缺少的單元電路，最常用的是加法器。加法器按功能又可分為半加器和全加器。13.2.1半加器不考慮來自低位進位的兩個一位二進制數(shù)的相加為半加，實現(xiàn)半加運算的電路稱為半加器。根據(jù)二進制數(shù)相加的運算規(guī)律可得半加器的真值表如表13–3所示。其中A、B為被加數(shù)和加數(shù)，S為本位和，C表示進位數(shù)。表13–3半加器真值表ABSC0000011010101101由真值表可得半加和S與進位C的邏輯表達式由上式可知，半加器可由一個異或門和一個與門來實現(xiàn)，其邏輯電路和符號如圖13–9所示。圖13–9半加器邏輯電路及符號（a）邏輯電路；（b）邏輯符號13.2.2全加器所謂全加，是指兩個多位二進制數(shù)作加法運算時，第n位的被加數(shù)An、加數(shù)Bn以及來自相鄰低位的進位Cn—1三者相加，其結(jié)果得到本位和Sn以及向相鄰高位的進位數(shù)Cn的運算。實現(xiàn)全加運算的邏輯電路叫全加器。全加器的真值表如表13–4所示。表13–4全加器真值表輸入輸出AnBnCn—1SnCn0000000110010100110110010101011100111111根據(jù)真值表可寫出和數(shù)Sn、進位Cn的邏輯表達式（13–2）（13–3）由式（13–2）和式（13–3）可知，全加器可由兩個半加器和一個或門組成，其邏輯電路和邏輯符號如圖13–10所示。圖13–10全加器邏輯電路及符號（a）邏輯電路；（b）邏輯符號【思考題】13.2.1什么是半加器？什么是全加器？并列出它們的真值表。13.2.2半加器可否組成全加器?全加器可否用作半加器?13.3編碼器把具有特定含義的輸入信號（如文字、數(shù)字和符號）轉(zhuǎn)換成二進制代碼的過程稱為編碼，能夠?qū)崿F(xiàn)編碼的邏輯電路稱為編碼器。常用的編碼器有二進制編碼器、二–十進制編碼器等。13.3.1二進制編碼器將某種信號轉(zhuǎn)換成二進制代碼的電路稱為二進制編碼器。例如，將I0～I7共8個輸入信號進行編碼，其步驟如下：1．確定二進制代碼的位數(shù)現(xiàn)有8個信號，應(yīng)有8種狀態(tài)來表示。根據(jù)2n=8可知n=3，所以輸出應(yīng)為3位二進制代碼，即輸出端有3個。2．列編碼表編碼表是將待編碼的8個輸入信號和對應(yīng)的二進制代碼列成表格，如表13–5所示。表13–53位二進制編碼表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000由表13–5可知，對應(yīng)于每一組二進制代碼，要求8個輸入信號中只能有一個輸入為1，其它都為0。例如，當I7為1，其他輸入信號都為0時，對應(yīng)的代碼為Y2Y1Y0=111。3．根據(jù)編碼表寫出邏輯表達式Y(jié)2=I4+I5+I6+I7==Y1=I2+I3+I6+I7==Y0=I1+I3+I5+I7==4．由邏輯表達式畫出邏輯電路圖用與非門構(gòu)成的3位二進制編碼器如圖13–11所示。由于該電路有8個輸入端，3個輸出端，所以又稱為8線–3線編碼器。圖13–113位二進制編碼器13.3.2二–十進制編碼器用二–十進制代碼表示十進制數(shù)，稱為二–十進制編碼（binarycodeddecimal），簡稱BCD碼。二–十進制編碼器是指將十進制的10個數(shù)碼0～9編成二進制代碼的電路。輸入是0～9的10個數(shù)碼，輸出是對應(yīng)的二進制代碼。其步驟如下：1．確定二進制代碼的位數(shù)由于輸入有10個數(shù)碼，要求有10種狀態(tài)，3位二進制只有8種狀態(tài)，所以輸出應(yīng)為4位二進制代碼。2．列編碼表4位二進制代碼共有16種狀態(tài)，其中，任何10種狀態(tài)都可用來表示0～9這十個數(shù)碼。最常用的是8421編碼方式，即在4位進制代碼的16種狀態(tài)中取出前10種狀態(tài)，即0000～1001，后6種狀態(tài)去掉。二進制代碼各位的1所代表的十進制數(shù)從高位到低位依次為8、4、2、1，稱之為“權(quán)”，“8421碼”由此而得名。二進制代碼各位的數(shù)碼乘以該位的“權(quán)”再相加，即可得出該二進制代碼所表示的一位十進制數(shù)。例如，0101表示十進制數(shù)的5，因為0×8+1×4+0×2+1×1=58421碼的編碼表如表13–6所示。表13–68421（BCD）碼編碼表十進制數(shù)碼輸入輸出S0S1S2S3S4S5S6S7S8S9DCBA0011111111100001101111111100012110111111100103111011111100114111101111101005111110111101016111111011101107111111101101118111111110110009111111111010013．由編碼表寫出邏輯表達式A=1+3+5+7+9==B=2+3+6+7==同理，可得C=D=4．由邏輯表達式畫出邏輯電路圖如圖13–12所示，當按下某一鍵號時，輸出便產(chǎn)生與該鍵號對應(yīng)的8421碼。例如，按下S6，相應(yīng)輸入“6”為低電平0，其余輸入均為高電平1，則輸出端D=0，C=1，B=1，A=0，即將十進制的6編成了二–十進制代碼0110。該電路設(shè)置了控制標志S，當S=0時，電路尚未處于編碼狀態(tài)，輸出端DCBA=0000；當S=1時，按下S0，輸出端DCBA=0000是十進制0的二進制代碼。圖13–12鍵控8421（BCD）碼編碼器13.3.3優(yōu)先編碼器上述兩種編碼電路存在一定的問題，編碼器每次只允許出現(xiàn)一個輸入信號。如果同時有多個輸入信號出現(xiàn)時，其輸出是混亂的。為了避免編碼器輸出混亂造成誤操作，必須事先規(guī)定好各個輸入信號的先后次序，即優(yōu)先級別。識別這些輸入信號的優(yōu)先級別并進行編碼的邏輯部件稱為優(yōu)先編碼器。優(yōu)先編碼器允許幾個信號同時輸入，但電路只對其中優(yōu)先級別最高的輸入信號編碼。4線–2線優(yōu)先編碼器的功能表如表13–7所示。表13–74線–2線優(yōu)先編碼器功能表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111由功能表可知，4個輸入信號的優(yōu)先級別的高低次序依次為I3、I2、I1、I0。例如當I3為1時，無論其他3個輸入信號是否為有效電平輸入，輸出均為11。讀者可根據(jù)功能表列出邏輯表達式，并畫出邏輯電路圖。在實際應(yīng)用中多采用集成優(yōu)先編碼器，常用的有74LS147、74LS148等。74LS147為10線–4線優(yōu)先編碼器，74LS148為8線–3線優(yōu)先編碼器?！舅伎碱}】13.3.1編碼器的功能是什么？13.3.2什么叫優(yōu)先編碼？13.4譯碼器譯碼是編碼的逆過程，即將每一組二進制代碼“翻譯”成一個相應(yīng)的輸出信號。實現(xiàn)譯碼功能的邏輯電路稱為譯碼器。譯碼器按用途大致分為三類：一是二進制譯碼器，又稱變量譯碼器，是用來表示輸入變量狀態(tài)的譯碼器；二是碼制變換譯碼器，常見的是把BCD碼轉(zhuǎn)換成十進制數(shù)碼的譯碼器，簡稱二–十進制譯碼器。三是顯示譯碼器，是用來驅(qū)動數(shù)碼管等顯示器件的譯碼器。13.4.1二進制譯碼器圖13–13所示的電路是一個2位二進制譯碼器，其中，A、B為輸入端，輸入2位二進制代碼，～為4個輸出信號，所以又稱為2線–4線譯碼器。其邏輯表達式為：，，，圖13–132線–4線譯碼器當輸入端A、B的狀態(tài)改變時，輸出端有相應(yīng)的信號輸出，其邏輯狀態(tài)表如表13–8所示。表13–82線–4線譯碼器的邏輯狀態(tài)表輸入輸出BA001110011101101011110111由表13–8可以看出，對應(yīng)于任何一組代碼的輸入，都只能有一條相應(yīng)的輸出線有信號輸出，在該電路中為低電平0，而其他輸出端均為高電平1，從而實現(xiàn)了把輸入代碼譯成特定信號的功能。常用的集成二進制譯碼器種類很多，如74LS139、74LS138等。其中，74LS139為雙2線–4線譯碼器，74LS138為3線–8線譯碼器。74LS138的引腳排列如圖13–14（a）所示，它具有三個控制端、和。當或時，無論其他輸入端為何種狀態(tài)，輸出端0～7均為高電平1，即禁止編碼。只有當且時，允許編碼，譯碼器輸出低電平有效，如當A2A1A0=101時，5=0，其他輸出端均為高電平1。圖13–1474LS138譯碼器（a）引腳排列圖；（b）邏輯符號圖13.4.2二–十進制譯碼器集成電路二–十進制譯碼器74LS42的引腳排列如圖13–15所示。該電路有4個輸入端A0～A3，有10個輸出端0～9，所以又稱4線–10線譯碼器。其邏輯功能如表13–9所示。圖13–1574LS42二–十進制譯碼器表13–974LS42二–十進制譯碼器功能表輸入輸出00001111111110000111111111010010111111101100111111110111010011111011110101111101111101101110111111011111011111111000101111111110010111111111由表13–9可知，當當時，，即，它對應(yīng)的十進制數(shù)為0。其余輸出依次類推。13.4.3七段顯示譯碼器常見的顯示譯碼器是數(shù)字顯示電路，由顯示器件、譯碼器和驅(qū)動電路等部分組成。常用的顯示器件有半導體數(shù)碼管、液晶數(shù)碼管和熒光數(shù)碼管等。1．半導體數(shù)碼管顯示器這里僅介紹半導體數(shù)碼管。半導體數(shù)碼管顯示器也稱LED（LightEmittingDiode，發(fā)光二極管），其基本結(jié)構(gòu)是PN結(jié)。當PN結(jié)外加正向電壓時，就能發(fā)出清晰的光線。單個PN結(jié)可以封裝成發(fā)光二極管，多個PN結(jié)可按分段封裝成半導體數(shù)碼管，如圖13–16所示。發(fā)光二極管的工作電壓為1.5V～3V，工作電流為幾毫安到十幾毫安。半導體數(shù)碼管將十進制數(shù)碼分成7段，又稱為7段數(shù)碼管，選擇不同的字段發(fā)光，可顯示0～9不同的字形。a）b）圖13–16半導體顯示器a）發(fā)光二極管；b）數(shù)碼管半導體數(shù)碼管中，7個發(fā)光二極管有共陰極和共陽極兩種接法，如圖13–17所示。對于共陰極接法，接高電平的字段發(fā)光，對共陽極接法，接低電平的字段發(fā)光。使用時，每個發(fā)光管要串接約100Ω的限流電阻。圖13–177段數(shù)碼管的兩種接法a）共陰極接法；b）共陽極接法7段顯示譯碼器是把BCD代碼譯成驅(qū)動7段數(shù)碼管的信號，顯示出相應(yīng)的十進制數(shù)碼。其邏輯功能表如表13–10所示。表13–107段顯示譯碼器的邏輯功能表輸入輸出顯示數(shù)字A3A2A1A0abcdefg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119由表13–10可以看出，7段顯示譯碼器的輸出為高電平有效，應(yīng)與共陰極半導體數(shù)碼管配合使用。對于與共陽極半導體數(shù)碼管配合使用的7段顯示譯碼器，其邏輯功能表與表13–10相反，即將輸出狀態(tài)中的1和0對換。2．液晶顯示器液晶是液態(tài)晶體的簡稱，是一種介于晶體和液體之間的有機化合物，常溫下既有液體的流動性和連續(xù)性，又有晶體的某些光學特性，其透明度和顏色受外加電場的控制，利用這一特點，可做成電場控制的七段液晶數(shù)碼顯示器，其字形和七段半導體顯示器相近。液晶顯示器（LiquidCrystalDisplay，LCD）是一種平板薄型顯示器件，在沒有外加電場時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈現(xiàn)透明狀態(tài)，不顯示數(shù)字。當在相應(yīng)字段的電極加上電壓時，液晶中的導電正離子作定向運動，在運動過程中不斷撞擊液晶分子，從而破壞了液晶分子的整齊排列，使入射光產(chǎn)生了散射而變得混濁，使原本透明的液晶變成了暗灰色，從而顯示出相應(yīng)的數(shù)字。當外加電壓斷開時，液晶分子又恢復到整齊排列的狀態(tài)，顯示的數(shù)字也隨之消失。液晶顯示器件本身不發(fā)光，在黑暗中不能顯示數(shù)字，它依靠在外界電場作用下產(chǎn)生的光電效應(yīng)，調(diào)制外界光線使液晶不同部位顯現(xiàn)出反差，從而顯示出字形。液晶顯示器的主要優(yōu)點是功耗極小、驅(qū)動工作電壓很低、工作電流極小(1μA左右)、輻射很小、發(fā)熱量低。它的主要缺點是被動發(fā)光、響應(yīng)速度慢、不耐振動、不耐高溫和嚴寒。但液晶顯示器綠色環(huán)保，所以獲得了廣泛應(yīng)用地用于電子鐘表、電子計算器、各種儀器和儀表中。3．中規(guī)模七段顯示譯碼器集成電路74LS48是輸出高電平有效的7段顯示譯碼器，其引腳排列圖如圖13–18所示。該電路除基本輸入端和輸出端外，還有三個輔助控制端：試燈輸入端，滅零輸入端，滅燈輸入／滅零輸出端／。其中，／既可以作輸入用，也可作輸出端用。圖13–1874LS48引腳排列圖（1）試燈功能當=0，／作為輸出端且=1。無論其他輸入端為何狀態(tài)，a~g均為高電平1，所有段全亮，顯示十進制數(shù)字8。該輸入端常用于檢查74LS48顯示譯碼器及數(shù)碼管的好壞。=1時，方可進行譯碼顯示。（2）滅燈功能／作為輸入端，且=0，無論其他輸入端為何狀態(tài)，a~g均為低電平0，數(shù)碼管各段均熄滅。（3）滅零功能／作為輸出端，且=1、=0，當A3A2A1A0=0000時，a～g均為低電平0，實現(xiàn)滅零功能。與此同時，／輸出低電平0，表示74LS48處于滅零狀態(tài)。而對于非0000狀態(tài)的數(shù)碼輸入照常顯示，／輸出高電平。和配合使用，可實現(xiàn)無意義位的“消隱”。例如5位數(shù)顯示器顯示數(shù)為“03．150”，將無意義位的0消隱后，則顯示“3.15”。譯碼顯示器74LS48與共陰極半導體數(shù)碼管的連接示意圖如圖13–19所示。圖13–19顯示譯碼器與數(shù)碼管連接示意圖【思考題】13.4.1譯碼器的功能是什么？13.4.24線–10線譯碼器與七段顯示譯碼器有何相同與不同之處？13.4.3液晶顯示器有何特點？本章小結(jié)1．組合邏輯電路的輸出狀態(tài)只取決于同一時刻的輸入狀態(tài)，而與電路的原狀態(tài)無關(guān)。2．分析組合邏輯電路的目的是確定它的功能，即根據(jù)給定的邏輯電路，找出輸入和輸出信號之間的邏輯關(guān)系。3．用邏輯門電路設(shè)計組合邏輯電路的步驟中，關(guān)鍵的一步是由實際問題列出真值表，然后寫出表達式，畫出邏輯電路圖。若問題比較簡單，也可以分析輸入和輸出之間的邏輯規(guī)律，直接寫出表達式。4．具有特定功能的常用的一些組合邏輯單元電路(如加法器、編碼器、譯碼器等組合電路)的工作原理、邏輯功能、特點和相應(yīng)的集成組件的型號及使用方法，只有熟悉它們的邏輯功能，才能靈活應(yīng)用。真值表(功能表)是分析和應(yīng)用各種邏輯電路的重要依據(jù)，同時分析和應(yīng)用各種邏輯電路還要運用邏輯代數(shù)這一重要的數(shù)學工具。習題13一、選擇題13.1能將輸入信號轉(zhuǎn)變成二進制代碼的電路稱為A．譯碼器B．編碼器C．半加器D．全加器13.2組合邏輯電路的輸出取決于A．輸入信號的現(xiàn)態(tài)B．輸出信號的現(xiàn)態(tài)C．輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài)D．輸出信號變化前的狀態(tài)13.3如果對鍵盤上的108個符號用二進制代碼進行編碼，則要求輸出二進制代碼位數(shù)至少為A．5位B．7位C．10位D．11位13.4二–十進制的編碼器是指A．將二進制代碼轉(zhuǎn)換成0～9十個數(shù)字B．將0～9十個數(shù)字轉(zhuǎn)換成二進制代碼電路C．將二進制轉(zhuǎn)換成十進制電路D．將十進制數(shù)轉(zhuǎn)換二進制數(shù)13.5二進制譯碼器指A．將二進制代碼轉(zhuǎn)換成某個特定的控制信息B．將某個特定的控制信息轉(zhuǎn)換成二進制數(shù)C．具有以上兩種功能D．將某個特定的控制信息轉(zhuǎn)換成任意進制數(shù)13.6全加器是指實現(xiàn)A．兩個同位的二進制數(shù)相加運算的