第5章時(shí)序邏輯電路5.1概述5.2時(shí)序邏輯電路的分析5.4計(jì)數(shù)器5.3存放器和移位存放器學(xué)習(xí)要點(diǎn)時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路的分析

存放器的功能計(jì)數(shù)器的功能與應(yīng)用

5.1概述--輸出信號(hào)只取決于輸入信號(hào)，一旦輸入信號(hào)撤消，輸出信號(hào)也隨之消失。

--在任何一個(gè)時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路原來(lái)的狀態(tài)有關(guān)。數(shù)字電子技術(shù)的兩個(gè)重要組成局部：時(shí)序邏輯電路組合邏輯電路所以時(shí)序邏輯電路必須含有具有記憶能力的存儲(chǔ)元件，最常用的存儲(chǔ)元件是觸發(fā)器。在時(shí)序邏輯電路中既包含輸出信號(hào)只取決于輸入信號(hào)的門電路局部，又包含能實(shí)現(xiàn)存儲(chǔ)功能的觸發(fā)器局部。時(shí)序邏輯電路示意圖按照時(shí)序邏輯電路中觸發(fā)器觸發(fā)方式的不同，時(shí)序邏輯電路可以分為:同步時(shí)序邏輯電路異步時(shí)序邏輯電路--所有的觸發(fā)器共用一個(gè)時(shí)鐘信號(hào)，各個(gè)觸發(fā)器狀態(tài)變化都在該時(shí)鐘信號(hào)的作用下同時(shí)發(fā)生.--所有觸發(fā)器不共用一個(gè)時(shí)鐘信號(hào)，各個(gè)觸發(fā)器狀態(tài)變化有先有后。

該電路位為同步時(shí)序邏輯電路。常用的時(shí)序邏輯電路描述方法有方程式、狀態(tài)表、狀態(tài)圖和時(shí)序圖。例

輸出方程--時(shí)序邏輯電路的輸出邏輯表達(dá)式。驅(qū)動(dòng)方程--各觸發(fā)器輸入端的邏輯表達(dá)式。狀態(tài)方程--將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程中，所得到的該觸發(fā)器的次態(tài)方程。狀態(tài)表--描述輸入信號(hào)、輸出信號(hào)、觸發(fā)器態(tài)和次態(tài)之間關(guān)系的表格。將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程和輸出方程中計(jì)算，求出相應(yīng)的次態(tài)和輸出。時(shí)序邏輯電路狀態(tài)表X/Z00000/000111/001010/001101/110001/010110/011011/011100/1狀態(tài)圖

--描述觸發(fā)器的動(dòng)態(tài)行為，顯示了觸發(fā)器如何根據(jù)當(dāng)前所處的狀態(tài)對(duì)不同的情況做出反響。圓圈和圈中數(shù)值表示某種狀態(tài)下的編碼；箭頭表示狀態(tài)轉(zhuǎn)換的前進(jìn)方向；箭頭旁邊帶斜線的數(shù)值分別表示輸入信號(hào)〔斜線左側(cè)〕和輸出信號(hào)〔斜線右側(cè)〕的邏輯值。當(dāng)X=1時(shí)，“00”、“01”、“10”、“11”這四個(gè)狀態(tài)構(gòu)成一個(gè)循環(huán)，稱為“主循環(huán)”或“有效循環(huán)”。當(dāng)X=0時(shí)，“01”和“11”構(gòu)成一個(gè)“有效循環(huán)”，“01”和“11”稱為“有效狀態(tài)”；“00”和“10”位于有效循環(huán)之外，稱為“無(wú)效狀態(tài)”。如果每個(gè)無(wú)效狀態(tài)在假設(shè)干個(gè)時(shí)鐘作用后都能夠轉(zhuǎn)入有效狀態(tài)，進(jìn)入“有效循環(huán)”，那么，稱這個(gè)電路具有自啟動(dòng)能力；否那么電路就不具有自啟動(dòng)能力。顯然，當(dāng)X=1時(shí)，電路實(shí)現(xiàn)的功能是四進(jìn)制加法計(jì)數(shù)器；當(dāng)X=0時(shí)，電路實(shí)現(xiàn)的功能是二進(jìn)制計(jì)數(shù)器，并且不具有自啟動(dòng)能力。時(shí)序圖

--描述在時(shí)鐘源CP作用下時(shí)序邏輯電路的狀態(tài)及輸出隨輸入和時(shí)間變化的波形，通常指有效循環(huán)的波形圖。時(shí)序圖清晰的描述了在輸入和時(shí)鐘源的作用下，各個(gè)觸發(fā)器狀態(tài)的變化情況。5.2時(shí)序邏輯電路的分析5.2.1同步時(shí)序邏輯電路分析的一般步驟5.2.2同步時(shí)序邏輯電路分析舉例5.2.3異步時(shí)序邏輯電路的分析5.2.1同步時(shí)序邏輯電路分析的一般步驟電路圖時(shí)序圖狀態(tài)圖方程式同步時(shí)序邏輯電路中所有的觸發(fā)器共用一個(gè)時(shí)鐘信號(hào)。流程圖如下圖。狀態(tài)表5.2.2同步時(shí)序邏輯電路分析舉例例1分析圖示電路實(shí)現(xiàn)的邏輯功能。各觸發(fā)器初始狀態(tài)為0。解：電路中兩個(gè)D觸發(fā)器的時(shí)鐘信號(hào)是同一個(gè)時(shí)鐘源CP，因此是同步時(shí)序邏輯電路。1、列方程式：〔1〕驅(qū)動(dòng)方程--即各觸發(fā)器的輸入邏輯表達(dá)式：〔2〕輸出方程：〔3〕把驅(qū)動(dòng)方程代入D觸發(fā)器的特征方程得狀態(tài)方程：2、根據(jù)上述方程式列出電路的狀態(tài)表：/Z0011/00100/01001/01110/13、畫出電路的狀態(tài)圖：4、時(shí)序圖--在一系列CP信號(hào)的作下，各觸發(fā)器狀態(tài)和輸出波形圖：5、結(jié)論：從電路的狀態(tài)表、狀態(tài)圖和時(shí)序圖可以看到，電路在時(shí)鐘脈沖的作用下，每經(jīng)過(guò)4個(gè)CP，電路狀態(tài)循環(huán)一次，并且按照“11”、“10”、“01”、“00”降序排列。該電路是一個(gè)四進(jìn)制減法計(jì)數(shù)器。輸出Z信號(hào)可以看作是借位信號(hào)。實(shí)際上，此例中只要列出電路的狀態(tài)表就可以看出電路實(shí)現(xiàn)的邏輯功能。狀態(tài)表、狀態(tài)圖和時(shí)序圖可據(jù)分析的具體要求選用表示形式，不必要全部寫出。例2試分析圖示電路實(shí)現(xiàn)的邏輯功能。各觸發(fā)器初始狀態(tài)為0。解：電路中三個(gè)JK觸發(fā)器的時(shí)鐘信號(hào)是同一個(gè)時(shí)鐘源CP，因此是同步時(shí)序邏輯電路。1、列方程式：〔1〕驅(qū)動(dòng)方程?！选?〕輸出方程?！?〕狀態(tài)方程。

⊙2、根據(jù)方程式列出狀態(tài)表：

/Z000001/0001100/1010000/0011100/0100010/0101010/0110011/0111010/03、畫出電路的狀態(tài)圖：4、結(jié)論：狀態(tài)“000”、“001”、“100”、“010”構(gòu)成有效循環(huán)，電路能夠?qū)崿F(xiàn)四進(jìn)制計(jì)數(shù)器功能；狀態(tài)“110”、“011”、“101”、“111”經(jīng)有限個(gè)時(shí)鐘周期后能夠回到有效循環(huán)中，電路具有自啟動(dòng)能力。即該電路為具有自啟動(dòng)能力的四進(jìn)制計(jì)數(shù)器。當(dāng)狀態(tài)為“001”時(shí)，Z輸出1信號(hào)，可以把Z信號(hào)看成是“001”狀態(tài)的檢測(cè)電路。即檢測(cè)到“001”狀態(tài)時(shí)，Z輸出1信號(hào)。15.2.3異步時(shí)序邏輯電路的分析例1異步時(shí)序邏輯電路中各個(gè)觸發(fā)器受不同時(shí)鐘脈沖控制。分析時(shí)需要特別關(guān)注時(shí)鐘脈沖，根據(jù)時(shí)鐘信號(hào)、輸入信號(hào)和觸發(fā)器現(xiàn)態(tài)來(lái)確定輸出和觸發(fā)器次態(tài)。分析電路邏輯功能。各觸發(fā)器初態(tài)為0。解：電路兩個(gè)D觸發(fā)器由不同時(shí)鐘源控制，異步時(shí)序邏輯電路。1、列出方程式：〔1〕驅(qū)動(dòng)方程：〔2〕輸出方程：〔4〕時(shí)鐘方程：〔3〕狀態(tài)方程：

2、根據(jù)方程式列出狀態(tài)表：CP/Z0001/00110/01011/01100/13、畫出電路的狀態(tài)圖：4、結(jié)論：從電路的狀態(tài)表、狀態(tài)圖可以看到，每經(jīng)過(guò)4個(gè)CP脈沖，電路狀態(tài)循環(huán)一次，并且按照“00”、“01”、“10”、“11”升序排列。因此該電路是一個(gè)四進(jìn)制加法計(jì)數(shù)器，輸出Z信號(hào)可以看作是進(jìn)位信號(hào)。例2分析電路邏輯功能。各觸發(fā)器初始狀態(tài)為0。解：電路由三個(gè)上升沿觸發(fā)的JK觸發(fā)器組成：FF0和FF1的時(shí)鐘輸入端由時(shí)鐘源CP控制FF2的時(shí)鐘輸入端由控制電路是異步時(shí)序邏輯電路。1、列出方程式：〔1〕驅(qū)動(dòng)方程：〔2〕輸出方程：〔3〕狀態(tài)方程：〔4〕時(shí)鐘方程：

2、根據(jù)方程式列出狀態(tài)表：CP/Z000001/0001010/0010101/0011010/0100101/0101110/1110001/0111110/0“001”、“010”、“101”、“110”構(gòu)成有效循環(huán)，能夠?qū)崿F(xiàn)四進(jìn)制計(jì)數(shù)器功能。3、畫出狀態(tài)圖：4、結(jié)論：“000”、“011”、“100”、“111”經(jīng)有限時(shí)鐘周期后能夠回到有效循環(huán)，具有自啟動(dòng)能力。該電路為具有自啟動(dòng)能力的四進(jìn)制計(jì)數(shù)器，Z信號(hào)為進(jìn)位端。同步時(shí)序邏輯電路分析和異步時(shí)序邏輯電路分析不同的地方就在列方程式時(shí)，異步時(shí)序邏輯電路要多列一組時(shí)鐘方程。同步時(shí)序邏輯電路中各觸發(fā)器共用時(shí)鐘源，當(dāng)條件具備時(shí)，各觸發(fā)器進(jìn)行狀態(tài)轉(zhuǎn)換的時(shí)刻完全取決于時(shí)鐘脈沖有效邊沿到來(lái)的時(shí)刻。異步時(shí)序邏輯電路中各觸發(fā)器不是同一個(gè)時(shí)鐘源控制，當(dāng)條件具備時(shí)，各觸發(fā)器的轉(zhuǎn)換時(shí)刻取決于各自的時(shí)鐘脈沖有效沿是否到達(dá)。5.3存放器和移位存放器5.3.1存放器5.3.2移位存放器5.3.3存放器應(yīng)用舉例5.3.1存放器觸發(fā)器是構(gòu)成存放器的主要局部，且一個(gè)觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制代碼。存放器可以由RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器構(gòu)成，各觸發(fā)器通常在同一個(gè)時(shí)鐘源的作用下工作。由四個(gè)D觸發(fā)器構(gòu)成的四位存放器：由四個(gè)D觸發(fā)器構(gòu)成的集成存放器7477。兩個(gè)時(shí)鐘源CP1~2和CP3~4是7477內(nèi)部四個(gè)D觸發(fā)器的時(shí)鐘輸入端，為高電平觸發(fā)。CP1~2控制輸入端為D1和D2的觸發(fā)器：CP3~4控制輸入端為D3和D4的觸發(fā)器當(dāng)CP1~2是高電平狀態(tài)時(shí)，D1和D2的數(shù)據(jù)可以送入存放器存儲(chǔ)在Q1和Q2端；當(dāng)CP3~4是高電平狀態(tài)時(shí)，D3和D4的數(shù)據(jù)可以送入存放器存儲(chǔ)在Q3和Q4端，當(dāng)CP1~2是低電平狀態(tài)時(shí)，Q1和Q2保持；當(dāng)CP3~4是低電平狀態(tài)時(shí)，Q3和Q4保持。只有一個(gè)控制脈沖的存放器〔如前面D觸發(fā)器構(gòu)成的存放器和集成7477〕。雙拍工作方式的存放器：有兩個(gè)控制脈沖的存放器。單拍工作方式的存放器：RS觸發(fā)器構(gòu)成的存放器5.3.2移位存放器移位存放器既可以存放數(shù)碼，又可以在時(shí)鐘脈沖的控制下實(shí)現(xiàn)存放器中的數(shù)碼向左或者向右移動(dòng)。由JK觸發(fā)器組成的3位右移存放器：設(shè)移位存放器的初始狀態(tài)為，從串行輸入端把數(shù)碼D=101送入存放器，在串行輸入數(shù)碼D=101之后，始終令D=0。CPCP脈沖未到000110020103101401050016000JK觸發(fā)器組成的3位右移存放器狀態(tài)表。由狀態(tài)表知，再經(jīng)過(guò)3個(gè)時(shí)鐘脈沖之后，數(shù)碼D=101已經(jīng)完全移出存放器。經(jīng)過(guò)3個(gè)時(shí)鐘脈沖之后，數(shù)碼D=101已經(jīng)移入存放器，存儲(chǔ)在端。通常稱前3個(gè)脈沖后數(shù)碼存儲(chǔ)在端是移位存放器的串行輸入/并行輸出工作方式；后3個(gè)脈沖后數(shù)碼完全移出存放器是移位存放器的串行輸入/串行輸出工作方式。

即存放器能夠完成右移功能。同理，要用JK觸發(fā)器組成3位左移存放器，需5.3.3存放器應(yīng)用舉例74LS194--4位并行輸入/并行輸出雙向移位存放器并行輸出端并行輸入端直接清零端左移串行輸入右移串行輸入工作方式控制端1S74LS194狀態(tài)表CP功能101110111并行輸入100保持0清零右移左移將74LS194的端經(jīng)過(guò)非門送給串行輸入端可以構(gòu)成扭環(huán)形右移計(jì)數(shù)器。由于扭環(huán)形計(jì)數(shù)器的狀態(tài)是通過(guò)移位存放器實(shí)現(xiàn)的，相鄰狀態(tài)之間只有一位代碼不同，因此扭環(huán)形計(jì)數(shù)器不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。5.4計(jì)數(shù)器5.4.1異步計(jì)數(shù)器和同步計(jì)數(shù)器5.4.2集成計(jì)數(shù)器5.4.3計(jì)數(shù)器應(yīng)用舉例計(jì)數(shù)器是一種常用的時(shí)序邏輯功能器件?！?〕按照時(shí)鐘信號(hào)CP控制方式：異步計(jì)數(shù)器〔2〕按照計(jì)數(shù)規(guī)律：加法計(jì)數(shù)器分類：同步計(jì)數(shù)器減法計(jì)數(shù)器5.4.1異步計(jì)數(shù)器和同步計(jì)數(shù)器由T觸發(fā)器構(gòu)成的3位二進(jìn)制異步加法計(jì)數(shù)器直接清零端--先接低電平將觸發(fā)器強(qiáng)制清零；計(jì)數(shù)時(shí)一般接高電平。T觸發(fā)器輸入端全接高電平,滿足特征方程：用三個(gè)T觸發(fā)器完成減法計(jì)數(shù)功能用D觸發(fā)器、JK觸發(fā)器都能夠完成N位二進(jìn)制加法/減法計(jì)數(shù)器，只要把相應(yīng)的觸發(fā)器連成觸發(fā)器。那么在時(shí)鐘信號(hào)的有效沿就滿足特征方程實(shí)現(xiàn)翻轉(zhuǎn)。由T觸發(fā)器構(gòu)成的3位二進(jìn)制同步加法計(jì)數(shù)器三個(gè)觸發(fā)器是由同一個(gè)時(shí)鐘源控制各觸發(fā)器輸入端滿足方程：3位二進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖T觸發(fā)器也可由JK觸發(fā)器替代，只要把JK觸發(fā)器的J端和K端連在一起即可。相比較而言，同步計(jì)數(shù)器工作速度快于異步計(jì)數(shù)器，但比異步計(jì)數(shù)器電路結(jié)構(gòu)復(fù)雜。速度快同步結(jié)構(gòu)復(fù)雜5.4.2集成計(jì)數(shù)器1．雙四位二進(jìn)制同步加法計(jì)數(shù)器74LS3931、21~1、2~21CP、2CP--時(shí)鐘輸入端--輸出端--異步清零端〔高電平有效〕〔下降沿有效〕74LS393狀態(tài)表11CP10000000000010001020010030011040100050101060110070111............2．十進(jìn)制同步加/減計(jì)數(shù)器74LS190CP--時(shí)鐘輸入端〔上升沿有效〕--使能端--預(yù)置數(shù)端--數(shù)據(jù)輸入端--輸出端--減/加計(jì)數(shù)器控制端CO/BO--進(jìn)位/借位標(biāo)志端當(dāng)74LS190做加法計(jì)數(shù)器計(jì)到最大數(shù)或者做減法計(jì)數(shù)器計(jì)到最小數(shù)時(shí)此標(biāo)志端輸出高電平。~D/~十進(jìn)制同步加/減計(jì)數(shù)器74LS190狀態(tài)表CP1×××××××00××011××××減計(jì)數(shù)010××××加計(jì)數(shù)D/

使用計(jì)數(shù)器時(shí)，可以將N進(jìn)制的計(jì)數(shù)器連成小于N進(jìn)制的計(jì)數(shù)器或者大于N進(jìn)制的計(jì)數(shù)器。如果是連成小于N進(jìn)制的計(jì)數(shù)器可用清零法來(lái)實(shí)現(xiàn)，清零法是指計(jì)數(shù)器從初始狀態(tài)開(kāi)始進(jìn)行計(jì)數(shù)，計(jì)滿M〔Ｍ<N〕個(gè)狀態(tài)后使用直接清零端令計(jì)數(shù)器恢復(fù)初始狀態(tài)重新計(jì)數(shù)。即構(gòu)成M進(jìn)制的計(jì)數(shù)器。如果是連成大于N進(jìn)制的計(jì)數(shù)器可以用兩個(gè)或多個(gè)計(jì)數(shù)器擴(kuò)展來(lái)實(shí)現(xiàn)。3．連成M〔Ｍ＜Ｎ〕進(jìn)制計(jì)數(shù)器使用74LS393連成十一進(jìn)制計(jì)數(shù)器。首先在RD端加一個(gè)正脈沖，使得輸出端1~1為0000狀態(tài)。工作時(shí)：74LS393為雙四位二進(jìn)制同步加法計(jì)數(shù)器。而接到與門作為輸入，此時(shí)與門的輸出直接清零端RD為高電平有效1~1為0001狀態(tài)。然后在時(shí)鐘脈沖的作用下，74LS393開(kāi)始計(jì)數(shù)。經(jīng)過(guò)一個(gè)時(shí)鐘脈沖，經(jīng)過(guò)十一個(gè)時(shí)鐘脈沖后，1~1為1011狀態(tài)。那么1~1端重新回到0000狀態(tài)。狀態(tài)轉(zhuǎn)換圖0000~1010--實(shí)線框各狀態(tài)持續(xù)時(shí)間為一個(gè)ＣＰ周期1011--虛線框持續(xù)時(shí)間只有一個(gè)74LS393的傳輸延遲時(shí)間。而一個(gè)CP周期要遠(yuǎn)大于芯片傳輸延遲時(shí)間?！捕虝核查g〕因此：稱0000~1010這十一個(gè)狀態(tài)是有效狀態(tài)，1011這個(gè)狀態(tài)是無(wú)效狀態(tài)。在構(gòu)成M進(jìn)制計(jì)數(shù)器的時(shí)候，只考慮有效狀態(tài)，有效狀態(tài)個(gè)數(shù)為M的電路連接方式，構(gòu)成的就是M進(jìn)制計(jì)數(shù)器。置數(shù)法可以從某一狀態(tài)S開(kāi)始，計(jì)滿M進(jìn)制后輸出置數(shù)信號(hào)使得計(jì)數(shù)器恢復(fù)狀態(tài)S。用置數(shù)法將74LS190連成七進(jìn)制計(jì)數(shù)器74LS190為十進(jìn)制同步加/減計(jì)數(shù)器此時(shí)，計(jì)數(shù)器實(shí)現(xiàn)減法計(jì)數(shù)功能。令計(jì)數(shù)器輸出端~的初始狀態(tài)為0111

時(shí)鐘源CP作用，計(jì)時(shí)器進(jìn)行減法計(jì)數(shù);當(dāng)?shù)谝粋€(gè)時(shí)鐘上升沿到的時(shí)候，計(jì)數(shù)器輸出~為0110。

當(dāng)?shù)谄邆€(gè)時(shí)鐘上升沿到的時(shí)候，計(jì)數(shù)器輸出端~為0000.

同時(shí)，CO/BO端輸出高電平使得有效，把=0111置到端。即經(jīng)過(guò)7個(gè)時(shí)鐘上升沿后，端重新回到初始狀態(tài)0111。4．計(jì)數(shù)器的擴(kuò)展74LS190構(gòu)成100進(jìn)制計(jì)數(shù)器74LS190為十進(jìn)制同步加/減計(jì)數(shù)器5.4.3計(jì)數(shù)器應(yīng)用舉例1.分頻器N位二進(jìn)制計(jì)數(shù)器能夠完成時(shí)鐘信號(hào)CP的分頻。74LS393構(gòu)成分頻器波形圖2.定時(shí)器每經(jīng)過(guò)一個(gè)時(shí)鐘脈沖〔1秒〕七段顯示譯碼管上顯示的數(shù)值減1，直到8秒后CO/BO端輸出高電平1狀態(tài)。即為“定時(shí)到”信號(hào)。3.脈沖發(fā)生器本章小結(jié)

1．時(shí)序邏輯電路在任何一個(gè)時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路原來(lái)的狀態(tài)有關(guān)，一般由組合電路和存儲(chǔ)電路兩局部構(gòu)成。同步時(shí)序邏輯電路

所有的觸發(fā)器共用一個(gè)時(shí)鐘信號(hào)，各個(gè)觸發(fā)器狀態(tài)變化都在時(shí)鐘信號(hào)CP的作用下同時(shí)發(fā)生。異步時(shí)序邏輯