循序邏輯的應(yīng)用(一)_第1頁
循序邏輯的應(yīng)用(一)_第2頁
循序邏輯的應(yīng)用(一)_第3頁
循序邏輯的應(yīng)用(一)_第4頁
循序邏輯的應(yīng)用(一)_第5頁
已閱讀5頁,還剩23頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1CH8 循序邏輯的應(yīng)用(一)Teacher:D.Jin-HuaHong2Outline循序邏輯與組合邏輯之差別正反器之介紹移位暫存器之介紹實(shí)驗(yàn)?zāi)康膶?shí)驗(yàn)項(xiàng)目3循序邏輯與組合邏輯之差別在前面所提到的都屬於“組合邏輯(CombinationalLogicCircuits)”電路,而之後將要介紹的是“循序邏輯(SequentialLogicCircuits)”。組合邏輯與循序邏輯ㄉ差異:組合邏輯:沒有記憶功能。循序邏輯:有記憶功能。記憶功能:紀(jì)錄目前輸出訊號狀態(tài),作為與輸入訊號共同決定下一次輸出訊號的狀態(tài)。記憶功能大多用Filp-Flop(正反器)組成。一個(gè)Filp-Flop視為一個(gè)記憶單位,可記憶一個(gè)位元(Bit)。4循序邏輯之介紹(cont’)循序邏輯方塊圖:組合邏輯記憶元件循序邏輯輸出輸入5正反器之介紹J-KFilp-FlopDFilp-FlopTFilp-Flop6正反器之介紹(cont’)J-KFilp-Flop(a)J-K正反器符號(b)J-K正反器真值表7(c)J-K正反器的時(shí)序圖正反器之介紹(cont’)8正反器之介紹(cont’)DFilp-Flop(a)D型正反器符號(b)D型正反器真值表9(c)D型正反器的時(shí)序圖正反器之介紹(cont’)10正反器之介紹(cont’)TFilp-Flop(a)T型正反器符號(b)T型正反器真值表11(c)T型正反器的時(shí)序圖正反器之介紹(cont’)12移位暫存器之介紹串列輸入-串列輸出(Serialin-Serialout;SISO)。串列輸入-並列輸出(Serialin-Parallelout;SIPO)。並列輸入-串列輸出(Parallelin-Serialout;PISO)。並列輸入-並列輸出(Parallelin-Parallelout;PIPO)。13實(shí)驗(yàn)?zāi)康牟t解正反器與閂鎖器之差別。瞭解正反器之簡單應(yīng)用。瞭解正反器如何運(yùn)用在資料傳輸上。14實(shí)驗(yàn)項(xiàng)目項(xiàng)目一 J-K正反器基本實(shí)驗(yàn)項(xiàng)目二 D型Latch實(shí)驗(yàn)項(xiàng)目三 四位元可並行加載移位暫存器項(xiàng)目四 簡易循環(huán)廣告燈15項(xiàng)目一 J-K正反器基本實(shí)驗(yàn)

(P11-21實(shí)作一)可使用7473連接,Vcc=5V,其內(nèi)部有2組正反器,使用其中一組完成J-K正反器功能,使用另外一組J-K正反器完成D型正反器與T型正反器功能,先將CLR控制腳接0或1。完成其真值表。模擬此電路的波形。指出此正反器之動(dòng)作狀態(tài)。工作需求:QuartusII模擬、麵包板實(shí)作。16項(xiàng)目一 J-K正反器基本實(shí)驗(yàn)(cont’)CLRCKJKQn+10xxx1xxx10010111011111111117項(xiàng)目一 J-K正反器基本實(shí)驗(yàn)(cont’)J-K正反器18項(xiàng)目一 J-K正反器基本實(shí)驗(yàn)(cont’)J-K正反器實(shí)現(xiàn)T型正反器19項(xiàng)目一 J-K正反器基本實(shí)驗(yàn)(cont’)747320項(xiàng)目二 D型Latch實(shí)驗(yàn)(P11-21實(shí)作二)使用4bitLatch7475,當(dāng)Latch輸入控制E為1時(shí),在DataBus(匯流排)上之資料D3至D0將出現(xiàn)在輸出端Q3至Q0,當(dāng)Latch輸入控制E為0時(shí),Q3至Q0則儲(chǔ)存原來的資料。連接此一基本電路,並完成下列真直表。完成其真值表。模擬出此電路的波形。連接此電路並量測其電壓。工作需求:QuartusII模擬、麵包板實(shí)作。21747522項(xiàng)目三 四位元可並行加載移位暫存器(cont’)使用7474,實(shí)現(xiàn)一個(gè)可由外部控制作為串列傳輸(左移、右移)或並列傳輸之電路,其電路圖如下。模擬出此電路的波形。連接此電路並量測其電壓。工作需求:QuartusII模擬、麵包板實(shí)作。若在沒有7474IC的情況下,你會(huì)用哪一顆IC來代替,並用代替的IC來實(shí)作電路。23747474747474747474153741537415374153並列輸入B並列輸入A並列輸入C並列輸入D24動(dòng)作原理項(xiàng)目三 四位元可並行加載移位暫存器(cont’)74LS742574LS1532627項(xiàng)目四 簡易循環(huán)廣告燈請使用7474實(shí)現(xiàn)下面電路。SW1作為初始化,當(dāng)SW1=0(打開)時(shí),QAQBQCQD=0111,當(dāng)SW1=1(關(guān)閉)時(shí),資料作循環(huán)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論