第六章集成門電路的測試電子設(shè)計(jì)基礎(chǔ)與創(chuàng)新實(shí)踐教程01集成門電路的測試PARTONE2．實(shí)驗(yàn)原理在數(shù)字邏輯中，最基本的邏輯運(yùn)算是與運(yùn)算、或運(yùn)算、非運(yùn)算三種，并由此組合成各種各樣復(fù)雜的邏輯，實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的電子線路稱為邏輯門電路，常用的邏輯門電路如表所示。1）TTL電路與CMOS電路TTL電路傳輸延時(shí)為5～10ns，CMOS電路傳輸延時(shí)為25～50ns，TTL電路速度更快，但是TTL電路比CMOS電路功耗大；CMOS器件的噪聲容限大，抗干擾能力更強(qiáng)。常用集成門電路電平參數(shù)如表所示。1．實(shí)驗(yàn)?zāi)康模?）了解TTL、CMOS集成電路的區(qū)別。（2）掌握集成邏輯門電路功能的測試方法。（3）理解并掌握門的控制作用。集成門電路的測試

集成門電路的測試3．實(shí)驗(yàn)內(nèi)容及步驟1）TTL與非門邏輯功能的測試完成TTL與非門74LS00的邏輯功能及輸入、輸出電平的測試，將測試結(jié)果記錄于表中，并記錄門控制功能實(shí)驗(yàn)的輸入、輸出波形。2）CMOS或非門邏輯功能的測試完成CMOS或非門CD4001的邏輯功能和門的控制功能測試，將測試結(jié)果記錄于表中，并記錄門控制功能實(shí)驗(yàn)的輸入、輸出波形。3）用1片TTL與非門74LS00芯片實(shí)現(xiàn)異或門推導(dǎo)出邏輯4）用1片CD4001和1片74LS00驗(yàn)證摩根定律的正確性搭建電路并對電路進(jìn)行邏輯功能測試，自行列表并記錄邏輯功能測試結(jié)果。5）用1片CD4001設(shè)計(jì)一個(gè)能實(shí)現(xiàn)同或運(yùn)算的電路推導(dǎo)出邏輯表達(dá)式，畫出電路圖，搭建電路，并進(jìn)行邏輯功能測試，自行列表并記錄邏輯功能測試結(jié)果。表達(dá)式，畫出電路圖，搭建電路，并進(jìn)行邏輯功能測試，將測試結(jié)果記錄于表中。集成門電路的測試02組合邏輯電路設(shè)計(jì)PARTONE2．實(shí)驗(yàn)原理組合邏輯電路的輸出只決定于同一時(shí)刻的輸入狀態(tài)，輸入、輸出之間沒有反饋，電路中也不含記憶元件。設(shè)計(jì)組合邏輯電路的方法及步驟如下：①根據(jù)具體問題進(jìn)行邏輯抽象，明確輸入（原因）/輸出（結(jié)果），定義邏輯狀態(tài)的含義，列出真值表。②把真值表轉(zhuǎn)化為邏輯函數(shù)表達(dá)式，并對邏輯函數(shù)表達(dá)式進(jìn)行化簡。③根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯電路圖。常見的組合邏輯電路單元包括譯碼器、數(shù)據(jù)選擇器等。1．實(shí)驗(yàn)?zāi)康模?）熟練掌握組合邏輯電路的設(shè)計(jì)與測試方法。（2）掌握利用小規(guī)模組合邏輯器件設(shè)計(jì)組合電路的一般方法。組合邏輯電路設(shè)計(jì)

組合邏輯電路設(shè)計(jì)

1）自動傳輸線中停機(jī)與告警控制電路設(shè)計(jì)某自動傳輸線由三條傳送帶串聯(lián)而成，各傳送帶均由一臺電動機(jī)拖動。自物料起點(diǎn)至終點(diǎn)，這三臺電動機(jī)分別設(shè)為A、B、C。為了避免物料在傳輸途中堆積于傳送帶上，要求A開機(jī)則B必須開機(jī)，B開機(jī)則C必須開機(jī)；否則，應(yīng)立即停機(jī)并發(fā)出告警信號F。試用最少的與非門（選用74LS00）及非門（選用74LS04）設(shè)計(jì)具有停機(jī)與告警功能（用LED顯示）的控制電路。要求：①寫出設(shè)計(jì)過程，列出真值表，寫出邏輯函數(shù)表達(dá)式，畫出邏輯電路圖。②對所設(shè)計(jì)的電路進(jìn)行邏輯功能測試，將測試結(jié)果填入表。③將輸入端A、B接高電平，輸入端C接1kHz的方波，雙蹤觀測輸入C和輸出F的波形并記錄。2）自備電站中發(fā)電機(jī)啟?？刂齐娐吩O(shè)計(jì)某工廠有三個(gè)車間和一個(gè)自備電站，站內(nèi)有兩臺發(fā)電機(jī)X和Y，Y的發(fā)電量是X的兩倍，如果一個(gè)車間開工，啟動X就可滿足要求；如果兩個(gè)車間同時(shí)開工，啟動Y就可滿足要求；若三個(gè)車間同時(shí)開工，則X和Y都要啟動。要求：①用異或門（選用74LS86）、與或非門（選用74LS54）及非門（選用74LS04）設(shè)計(jì)一個(gè)控制X和Y啟停的電路。②用74LS138譯碼器及74LS20與非門實(shí)現(xiàn)該電路。組合邏輯電路設(shè)計(jì)3）設(shè)計(jì)1位二進(jìn)制全加器要求：①檢測74LS138譯碼器的邏輯功能。②用74LS138譯碼器及74LS20與非門實(shí)現(xiàn)。③用74LS151數(shù)據(jù)選擇器實(shí)現(xiàn)。4）設(shè)計(jì)一個(gè)可控加、減運(yùn)算電路試分別用74LS138譯碼器和74LS153數(shù)據(jù)選擇器實(shí)現(xiàn)可控加、減運(yùn)算電路。要求當(dāng)控制端X=0時(shí)，進(jìn)行1位二進(jìn)制加法運(yùn)算；當(dāng)控制端X=1時(shí)，進(jìn)行1位二進(jìn)制減法運(yùn)算。要求：①寫出設(shè)計(jì)過程，列出真值表，寫出邏輯函數(shù)表達(dá)式，畫出邏輯電路圖；②對所設(shè)計(jì)的電路進(jìn)行測試，記錄測試結(jié)果。組合邏輯電路設(shè)計(jì)03觸發(fā)器及其應(yīng)用PARTONE觸發(fā)器及其應(yīng)用2．實(shí)驗(yàn)原理在數(shù)字電路中，需要使用具有記憶功能的邏輯單元電路來對狀態(tài)信息進(jìn)行保存，這種基本單元電路稱為鎖存器（Latch），圖6-3-1所示為用或非門組成的RS鎖存器，圖6-3-2所示為用與非門組成的RS鎖存器，其邏輯功能分別如表所示。如果在每個(gè)存儲單元電路中引入一個(gè)時(shí)鐘信號作為觸發(fā)信號，只有當(dāng)觸發(fā)信號為有效電平時(shí)，該電路才能按照輸入被設(shè)置為相應(yīng)的狀態(tài)，這種單元電路稱為觸發(fā)器。觸發(fā)器按照觸發(fā)方式分為電平觸發(fā)器、脈沖觸發(fā)器、邊沿觸發(fā)器等；按照邏輯功能分為RS觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器等，其特性及邏輯符號如表所示。1．實(shí)驗(yàn)?zāi)康模?）掌握測試D觸發(fā)器和JK觸發(fā)器邏輯功能的方法。（2）了解觸發(fā)器的基本應(yīng)用。1）D觸發(fā)器（74LS74）74LS74是一個(gè)邊沿觸發(fā)的雙D觸發(fā)器，其邏輯符號及內(nèi)部邏輯電路圖如圖所示，其邏輯功能表如表所示。74LS74由時(shí)鐘脈沖的上升沿觸發(fā)，輸入端的信號將被傳送到輸出端。觸發(fā)器及其應(yīng)用2）JK觸發(fā)器（74LS76）74LS76是一個(gè)邊沿觸發(fā)的JK觸發(fā)器，其邏輯符號及內(nèi)部邏輯電路圖如圖所示，其邏輯功能表如表所示。74LS76由時(shí)鐘脈沖的下降沿觸發(fā)，輸入端的信號將被傳送到輸出端。觸發(fā)器及其應(yīng)用3．實(shí)驗(yàn)內(nèi)容及步驟1）RS鎖存器的邏輯功能測試用74LS00芯片搭建RS鎖存器，并測試其邏輯功能，將結(jié)果填入表6-3-6。2）D觸發(fā)器的邏輯功能測試設(shè)置觸發(fā)器的初始狀態(tài)，將D端分別接高、低電平，用點(diǎn)動脈沖作為CP，觀察并記錄當(dāng)CP的上升沿、下降沿到來時(shí)Q端狀態(tài)的變化，并將結(jié)果填入表。3）JK觸發(fā)器的邏輯功能測試設(shè)置JK觸發(fā)器的初始狀態(tài)，用點(diǎn)動脈沖作為CP，觀察并記錄當(dāng)CP的下降沿到來時(shí)Q端狀態(tài)的變化，并將結(jié)果填入表。

觸發(fā)器及其應(yīng)用4）用D觸發(fā)器設(shè)計(jì)一個(gè)二分頻器輸入1kHz的方波信號，用示波器同時(shí)觀測輸入、輸出波形。5）用74LS74芯片中的兩個(gè)D觸發(fā)器構(gòu)成一個(gè)同步的四進(jìn)制加法計(jì)數(shù)器用示波器觀察輸入、輸出波形，記錄各自的幅值、脈寬和周期。

觸發(fā)器及其應(yīng)用04計(jì)數(shù)器及其綜合應(yīng)用PARTONE計(jì)數(shù)器及其綜合應(yīng)用

1．實(shí)驗(yàn)?zāi)康模?）理解時(shí)序邏輯電路的工作原理。（2）掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法。（3）理解計(jì)數(shù)-譯碼-顯示電路的工作原理。計(jì)數(shù)器及其綜合應(yīng)用

2）任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法已有N進(jìn)制計(jì)數(shù)器，設(shè)計(jì)M進(jìn)制計(jì)數(shù)器，其設(shè)計(jì)方法如下。①如果M<N，只要跳過N-M個(gè)狀態(tài)即可。常用的方法有清零（復(fù)位）法和置數(shù)（置位）法。清零（復(fù)位）法適用于有清零輸入端的計(jì)數(shù)器，清零又分為異步清零和同步清零。異步清零在SM狀態(tài)產(chǎn)生清零信號，計(jì)數(shù)器立刻返回S0狀。同步清零在清零信號產(chǎn)生時(shí)，計(jì)數(shù)器不會馬上清零，必須等待下一個(gè)時(shí)鐘脈沖到來后，才能完成清零，所以應(yīng)該在SM-1狀態(tài)產(chǎn)生清零信號。置數(shù)（置位）法適用于有預(yù)置數(shù)功能的計(jì)數(shù)器，置數(shù)可以從計(jì)數(shù)器任意一個(gè)狀態(tài)下開始，假定從Si狀態(tài)開始計(jì)數(shù)。置數(shù)分為異步置數(shù)和同步置數(shù)。異步置數(shù)在Si+M狀態(tài)產(chǎn)生置數(shù)信號，計(jì)數(shù)器立刻返回Si狀態(tài)。同步置數(shù)在置數(shù)信號產(chǎn)生時(shí)，計(jì)數(shù)器不會馬上置數(shù)，必須等待下一個(gè)時(shí)鐘脈沖到來后，才能完成置數(shù)，所以應(yīng)該在Si+M-1狀態(tài)產(chǎn)生置數(shù)信號。計(jì)數(shù)器及其綜合應(yīng)用

計(jì)數(shù)器及其綜合應(yīng)用4）數(shù)碼管圖示為七段數(shù)碼管（若加小數(shù)點(diǎn)dp，則為八段）的符號及內(nèi)部結(jié)構(gòu)，它由七個(gè)LED組成。當(dāng)所有LED的陽極連在一起作為公共端（com）時(shí)，為共陽極數(shù)碼管；當(dāng)所有LED的陰極連在一起作為公共端（com）時(shí)，則為共陰極數(shù)碼管。當(dāng)相應(yīng)的LED被點(diǎn)亮?xí)r，數(shù)碼管顯示不同的字符。計(jì)數(shù)器及其綜合應(yīng)用

計(jì)數(shù)器及其綜合應(yīng)用05555定時(shí)器的應(yīng)用PARTONE555定時(shí)器的應(yīng)用

1．實(shí)驗(yàn)?zāi)康模?）熟悉555定時(shí)器的電路結(jié)構(gòu)、工作原理及特點(diǎn)。（2）熟悉555定時(shí)器的基本應(yīng)用。

555定時(shí)器的應(yīng)用

555定時(shí)器的應(yīng)用

555定時(shí)器的應(yīng)用3．實(shí)驗(yàn)內(nèi)容及步驟（1）利用555定時(shí)器設(shè)計(jì)一個(gè)多諧振蕩器，要求輸出波形占空比為2/3，輸出頻率為1Hz。完成電路的設(shè)計(jì)，觀測輸出波形，并記錄相應(yīng)參數(shù)。