比一般的數(shù)字信號也存在著傳輸介質(zhì)頻率相關(guān)損耗引起的碼間干擾ISI,影響信大均衡器輸出的小幅高頻信號，在針對不同寬關(guān)鍵詞：均衡器；Limiter;自適應(yīng)技術(shù)；寬頻技術(shù)；CapacitiveDegeneration;Highspeedserialinterfacetechnology,SATA(SerialATA),providesbroadertransmission.HoweverthefrequencydependentlossoftransmissionmediawillcauseISI,whichaffecthedatarateandthetransmissionlength.EqualizationandbroadbandtechnfequalizationistocompensateorreducetheimpactofthelosslineonBER.Astounfixedlengthofferbettersolution.Bandwidthremainprocessofdesign.ThisthesisfocusesontherLimiter.EqualizeradaptstheCapacitiveDegenerathighpassfilterwhichwillcompensatethecomparisonandresearchofdiffHopperstructure.Thecisignal.DuringthedesignofLimiter,tradeoffmustbetakenintoagain,noiseandbandwidth.SATARedriverincludescontrollableequalizer,singlepoly,fourmentalCMOStechnology.It'sthetrendthatequalizercancompenslengthoftransmissionlinethatthesignalpassesthrough.FuIIconfirmedinthetestresults.Astooriginality,thisthesisproposesatwo-loopequalizertosolvetheequalizationaccuracyproblem,whicKeywords:Equalizer;Limiter;Adaptivetechnology;BroadbandCapacitiveDegenerat目錄目錄摘要 1 1 1 2 3 4 6 6 62.2.1趨膚效應(yīng) 62.2.2介質(zhì)損耗 7 7 72.4SATA傳輸線模型 9 3.1引言 3.2CapacitiveDeg 3.4其他寬頻技術(shù) 203.5寬頻技術(shù)的應(yīng)用 22 234.1總體架構(gòu) 234.2可控均衡器 284.3.1級聯(lián)問題 4.3.2Limiter的電路結(jié)構(gòu) 4.4其他電路 36目錄4.4.2帶隙基準電路 4.5版圖設(shè)計 424.6芯片測試 5.1引言 535.3雙環(huán)自適應(yīng)均衡器研究和設(shè)計 555.4具體電路實現(xiàn) 565.4.1連續(xù)可調(diào)均衡器 59 69參考文獻 致謝 第1章概述了SATA規(guī)范的確立。SATA是一種完全不同于并行ATA的新型硬盤接口類型，second),這比目前最快的并行PATA(ATA/133)所能達到133MBps的最高數(shù)據(jù)傳輸率還高，而在已經(jīng)發(fā)布的SATA2.0的數(shù)據(jù)傳輸率將達到300MBps,SATA3.0將實現(xiàn)600MBps的高數(shù)據(jù)傳輸率。其次，由于是串行連續(xù)的方式，SATA一次只會傳送1位數(shù)據(jù)，這樣能減少SATA接口的針腳數(shù)目，使連接電纜數(shù)目變少，效率也會更高。實際上，SATA小又細，并可以延伸至1米，使得在大型系統(tǒng)上安裝設(shè)備和布線變得非常容易。再次，在電壓方面，一般500毫伏的電壓就可以運行SATA了。SATA的物幅度減低至250mV(最高500mV),較傳統(tǒng)并行ATA接口的5V少上200倍，減從英特爾2000年的IDF上發(fā)布SATA接口技術(shù)到現(xiàn)在己經(jīng)有八個年頭了，應(yīng)用于3.2GbpsSATA的再驅(qū)動電路的研究和實現(xiàn)1傳輸率為1.5Gbps的SATALO接口的控制器和硬盤隨處可見，SATA2.0傳輸率為3.2Gbps接口的控制器和硬盤也已經(jīng)站穩(wěn)市場，當前SATA硬盤已經(jīng)發(fā)展到了最大容量達到500GB、最大單碟容量達到160G、最大硬盤緩存達到16MB、符合SATA2.5標準的地步。目前，SATA的成本比并行ATA高出15%左右，但差距正在迅速縮小。預(yù)計在不遠的將來，SATA的成本將與如今的并行ATA持平。而導致難以進行時鐘數(shù)據(jù)恢復(fù)CDR(ClockandDataDiscovery)和高的誤碼率均衡技術(shù)就是能解決高速數(shù)據(jù)傳輸中由于傳輸線損耗引起的衰減問題的一響[4]。它可以大大減小數(shù)據(jù)傳輸?shù)拇a間干擾，減小誤碼率。由于其在高速數(shù)據(jù)傳輸中的重要作用，均衡技術(shù)研究已成為目前高速數(shù)據(jù)傳輸收發(fā)機研究中的熱鏈路基礎(chǔ)上采用最小均方LMS(LeastMeanSquare)適應(yīng)算法，無法應(yīng)用于單向?qū)崿F(xiàn)的有源均衡器。數(shù)字方式實現(xiàn)的有源均衡器按其濾波器的不同又分為離散2只作用于一種固定模式下(手動調(diào)整)。連續(xù)時間均衡器不需要采樣時鐘，可以工藝實現(xiàn)的，因為雙極工藝能夠?qū)崿F(xiàn)的最高頻率高于CMOS工藝所能實現(xiàn)的最高頻率。在1999年，雙極工藝實現(xiàn)的自適應(yīng)均衡器已經(jīng)能夠工作在2.5Gbps的衡器還僅能工作于幾百兆bps的頻率范圍以下[7]。但近年來，隨著CMOS工藝器其數(shù)據(jù)傳輸率最高可達到20Gbps[8],在10GHz時的高頻補償最多可達20dB,BER<10-1?[9],最先進的已經(jīng)采用的90nmCMOS工藝實現(xiàn)[10]。國內(nèi)在均衡器其數(shù)據(jù)傳送率最高為3G[11],但是該文目前僅實現(xiàn)了帶有可控電容陣列的均衡生產(chǎn)的THS4140接收機均衡器，主要應(yīng)用于RS-485數(shù)據(jù)傳輸收發(fā)機系統(tǒng)，在短傳輸距離時數(shù)據(jù)傳輸率可達30Mbps,在低數(shù)據(jù)率時傳輸?shù)木嚯x最高能達到1200發(fā)射機、均衡器于一體的SOC芯片。該RS-485收發(fā)機系統(tǒng)中的均衡器形成了SN65HVD2X系列，其中的SN65HVD23和SN65HVD24,集成有基于三階有源濾波器的接收機均衡器。SN65HVD23適用的數(shù)據(jù)率為25Mbps,電纜長度可達200米。而SN65HVD24使用的數(shù)據(jù)率為5Mbps,電纜長度達到500米。ALTERA率為3.125Gbps,均衡范圍可適量調(diào)節(jié)。Maxim公司生產(chǎn)的自適應(yīng)均衡器MAX3801,數(shù)據(jù)速率高達3.2Gbps,均衡范圍為0dB-30dB,工作電壓為3.3V,功耗僅為125mW[13]。均衡器的發(fā)展趨勢是使數(shù)據(jù)傳輸頻率更高、傳輸距離更本論文共由六章組成：4第一章概述中介紹了論文研究背景，設(shè)計均衡器的意義，以及國內(nèi)和國際在均衡器設(shè)計方面取得的進展和成果。第二章介紹了趨膚效應(yīng)、介質(zhì)損耗和串擾噪聲三種引起嚴重的碼間干擾問題，分析了傳輸線衰減的一般特性，并且根據(jù)測量模擬了SATA傳輸線頻率衰減模型。第三章介紹了針對高速傳輸數(shù)據(jù)系統(tǒng)中帶寬問題而采用的擴頻技術(shù)，重點介紹了CapacitiveDegeneration和Cherry-Hopper兩種結(jié)構(gòu)，并且分析了不同寬頻技術(shù)的應(yīng)用。第四章介紹了3.2GbpsSATA再驅(qū)動電路的設(shè)計實現(xiàn)，在其中采用了應(yīng)用CapacitiveDegeneration結(jié)構(gòu)的可控均衡器和Cherry-Hopper結(jié)構(gòu)的Limiter電路，在均衡器和Limiter的具體結(jié)構(gòu)和設(shè)計指標方面進行了一定的考慮。同時針對版圖中的一些問題進行了一些分析，并且列出了測試的相關(guān)結(jié)果。第五章對自適應(yīng)均衡器進行研究和設(shè)計。首先介紹傳統(tǒng)的連續(xù)自適應(yīng)均衡器結(jié)構(gòu)，針對傳統(tǒng)自適應(yīng)均衡可能產(chǎn)生的均衡精確度的問題，提出了新的雙環(huán)結(jié)構(gòu)的自適應(yīng)均衡器，并進行了從電路至版圖的設(shè)計。第六章總結(jié)與展望第2章傳輸線衰減特性由于導體電阻、線間電感電容和絕緣泄漏，所有實際的傳輸線都有損耗。具體損耗的幅度和頻率由傳輸線的性質(zhì)決定，包括導體尺寸、絕緣類型、屏蔽性等。一般說來，傳輸線能用其單位長度電阻、特征阻抗和隨頻率衰減來描述。頻率越高，傳輸線越長，衰減就越多，這是由傳輸損耗導致的傳輸線的有限帶寬引起的。當信號率高于信道帶寬時，信號衰減就會發(fā)生。通過傳輸線傳輸?shù)母咚傩盘柋仨毘惺芨哳l衰減，使得接收機難于正確接收信息。傳輸線對信號的影響類似于低通濾波器，它減小高頻信號的增益。雖然串擾和端口匹配不良引起的反射也會導致一些衰減，但主要還是由趨膚效應(yīng)和介質(zhì)損耗引起的[17]2.2影響傳輸質(zhì)量的主要因素趨膚效應(yīng)、介質(zhì)損耗和串擾噪聲都會引起嚴重的碼間干擾問題。當信號通過傳輸線傳輸時，介質(zhì)損耗導致信號的不同頻率分量的延遲不同。高頻相移導致碼間干擾，引入了額外的時域抖動，并最終限制了最大的傳輸距離。趨膚效應(yīng)減小了線的有效導電面積，增加了電阻，引起信號衰減。在高速數(shù)據(jù)傳輸中，有效的均衡器技術(shù)能消除這些非理想因素的影響。2.2.1趨膚效應(yīng)趨膚效應(yīng)描述了高頻電流是如何趨于在導體表面而不是整個導體的橫截面流動的[15]。對于低頻信號，傳導電流流過整個導體截面。在高頻時，情況變復(fù)雜了。由于交變的電荷載流子流動形成了一個交變磁場，該磁場感應(yīng)了一個電場(按照法拉第定律),與該電場相關(guān)聯(lián)的電流密度與原始的電流相反，在中心處該效應(yīng)最強，所以導體中心處的電阻明顯地增加，隨著頻率的提高，電流趨向于導體外表面流動。趨膚深度表示電流密度降低到原始低頻值的e-1因子時的厚度.趨膚深度δ=(πfuocm)2,f為頻率，μ和c分別是導線的磁導率和電導率。由于趨6傳輸線衰減特性應(yīng)用于3.2GbpsSATA的再驅(qū)動電路的研究和實現(xiàn)7圖2.1傳輸線損耗頻率曲線嚴重，從而導致在接收端難以進行時鐘數(shù)據(jù)恢復(fù)CDR及高的誤碼率BER,限制了數(shù)據(jù)傳輸速率和傳輸距離。2.4SATA傳輸線模型SATA所用的電纜是一條細小的4針線纜，分別包括發(fā)射和接收信號的兩條差分對線。為了節(jié)省空間，SATA系統(tǒng)要求連接線路要輕巧細小、柔韌性好。為了減消阻抗和串擾，很多SATA線纜都在外部增加了屏蔽線。最大的SATA電纜線的長度為1米。對實際0.3米和1米的SerialATA26AWGE74020-C和0.5米的SerialATA26AWGCOPARTNERE119932在不同頻率進行測量，可以得到得到實際的SATA線纜的衰減[11],結(jié)果列于表1.1。表1.1根據(jù)表1.1的數(shù)據(jù)，利用Matlab軟件模擬1米長線纜的頻率衰減特性曲線[18,19]。圖2.1中頻率從1Hz變化至10GHz過程中，初始低頻時，線纜衰減很小，對信號幾乎沒有影響，隨頻率增高，衰減大幅增加，且隨頻率增加衰減更加圖2.2為利用Matlab模擬得到的理想偽隨機二元信號方波經(jīng)過1米長的E74020-C型號線纜后的輸出波形?？梢灾庇^的看到在信號發(fā)生跳變的高頻部分，信號的衰減比較嚴重。因此，必須尋求一些方法來補償或修復(fù)信號成分的丟失，其目標是盡量使發(fā)射端信號能重現(xiàn)所期望的重要特征。均衡技術(shù)能解決高速數(shù)據(jù)傳輸中由于傳輸損耗和串擾引起的衰減問題，其主要作用是抵消或者減小傳輸介質(zhì)的頻率相關(guān)損耗對數(shù)據(jù)傳輸誤碼率的影響。它可以大大減小數(shù)據(jù)傳輸?shù)拇a間干擾ISI,減小誤碼率BER,提高通信質(zhì)量。在SATA中兩種主要的均衡技術(shù)即預(yù)加強和接收均衡。他們都要求在發(fā)射機和接收機緩沖器上增加額外的電路來補償高頻損耗。Gain(dB)Gain(dB)圖2.2用Matlab模擬SATA線纜衰減圖2.3經(jīng)過線纜衰減的隨機信號第3章寬頻技術(shù)是均衡器還是Limiter電路，都需要有合適的加而增加，從而補償在輸出節(jié)點產(chǎn)生的極點帶來的高頻衰減的影響。圖3.1(a)采用了將電容電阻以源極負反饋形式接于晶體管源極的結(jié)構(gòu)(capacitive&有一個極點。如果該零點能夠抵消輸出端的極點，比如RsCs=R?C,此時整個也就是說帶寬為簡單的共源差分電路帶寬的(1+gmRs/2)倍。當然帶寬的展寬是以低頻增益的降低為代價，低頻增益為A,=8mRs/(1+gmRs/2)。Rs的熱噪聲的△△△應(yīng)用于3.2GbpsSATA的再驅(qū)動電路的研究和實現(xiàn)12寬頻技術(shù)注意到，零點仍然為1/R?Cs,為了估算極點，可以寫成可以估算因為gmRs一般小于5,w?口@p?的假設(shè)有其合理性：@?和三個時間常數(shù)之和成反比，而@o?為三個極點幅值之和。十 一-圖3.3capacitivedegeneration的輸入電容3.3Cherry-Hopper運放看到的對地的等效電容，第二級的柵源電容Ccs?以及由于第二級CcD?米勒效應(yīng)產(chǎn)生的等效大電容嚴重限制了Cx的大小?？梢酝ㄟ^在兩級電路中插源跟隨的方式將第一級和第二級隔離，如圖3.5(b)所示，使得Cx不會受到第二級大的等效電容影響。但是源跟隨電路將會消耗比較大的電壓裕度，限制了X點的偏置電源跟隨可能會使增益衰減6dB.路信號直接通過RF。首先計算電路的低頻增益，假設(shè)Ig為理想電流源并且忽略溝長調(diào)制效應(yīng)。電壓方程：M?產(chǎn)生的小信號電流流經(jīng)R,產(chǎn)生了Vx和Vo的壓電流方程：Y節(jié)點上M?產(chǎn)生的小信號電流必然全部流過R,即為考慮節(jié)點X和Y電容的電路，可知該電路的極點@px≈8m?/Cx以及增益，并且在節(jié)點X和Y的僅呈現(xiàn)gm2等效小電阻產(chǎn)生高頻極點(約為特征頻率fr?),這種Cherry-Hopper運放結(jié)構(gòu)在寬帶技術(shù)中有著廣泛應(yīng)用。tX圖3.5(a)二級共源電路(b)帶有源跟隨的二級共源電路(c)帶有電阻反饋的二級電路(d)帶有節(jié)點電容的電阻反饋二級電路上面比較直觀的極點分析wp,x≈8m?/Cx,@px≈8m?/C,其實并不精確。在高頻時C,將旁路輸出節(jié)點，降低環(huán)路增益，增大在節(jié)點X看到的等效阻抗。同樣，Cx將會旁路節(jié)點X,產(chǎn)生高的Y點等效阻抗?？梢杂脠D3.6電路做更仔細的分析。同樣分別列出電壓電流方程16如果忽略分母的最后一項，極點為のp=@p?=2gm?/(Cx+Cr),即等效電容為CxCr均值，這個極點值仍舊比在沒有反饋電阻情況下的極點值(R?Cx)?,應(yīng)用于Limiter時，差分Cherry-Hopper運放結(jié)構(gòu)可以為圖3.7(a)所示，但是由于PMOS電流源可能會在輸出節(jié)點附加較大的電容，I?和I?可以用圖3.7(b)所示的大電阻代替。然而，直流電壓裕度也是Cherry-Hopper運題，如圖3.7(b)所示，Iss?將會流經(jīng)反饋電阻，Iss?+Iss?將會流經(jīng)負載電阻，因圖3.7Cherry-Hopper運放(a)帶有電流源負載(b)帶有電阻負載必須大于第二級的等效電阻(如果R,足夠大，為gm2),從而避免降低電路總增益。圖3.8(b)中連接在M?-M?漏端的PMOS電流源，由于其較低的遷移率，需圖3.8修改的Cherry-Hopper運放(a)帶有電阻負載(b)帶有電流源負載必須注意到一點，Cherry-Hopper運放結(jié)構(gòu)中反饋帶來的效果(節(jié)點等效阻抗很小)將會在信號幅度上升致使差分電路經(jīng)歷大信號工作狀態(tài)下消失。所以這意味著相比最后幾級，Cherry-Hopper運放更適合運用在Limiter中最初兩三級。術(shù)的主要思路就是通過電感抵消限制帶寬的電容的影響，從而提高信號傳輸速度。當然電感在抵消電容影響的同時還應(yīng)該考慮到不能產(chǎn)生過高的peaking和過快于圖3.9(b)。但是，如果電感過大，Vou可能r圖3.9簡單共源電路和帶有電感負載的共源電路tdtt—口cc定5=√2/2,那么@-B=@?=√2/(R?C?),此時，零點位置為R?/Lp=2/(R?C?),二階系統(tǒng)更為明顯。表3.2列出了在有無零點此時帶寬可擴展82%。另外，如果考慮電感的寄生電容和低的品質(zhì)因素Q,如圖3.10所示，電感由一個并行網(wǎng)絡(luò)替代，Rp表征實際電感有限的品質(zhì)因素，Rp=Lpw/Q,Cp表征電感對地的等效寄生電容。此時電路變?yōu)槿A，由于Rp的旁路作用，使得Lp對輸出的影響降低，典型的單調(diào)電感帶寬擴展作用大約降為為50%。過沖效應(yīng)ζ(包含零點)5(不含零點)帶寬擴展(包含零點)圖3.10考慮電感顯示模型的等效電路級聯(lián)差分電路的輸入電容是實現(xiàn)寬頻的主要限制因素。frDoublers能從△圖3.11(a)簡單差分對(b)frDoubler(c)fr電阻的總電流加倍，更易使得輸入管進入線性區(qū)。再次，雖然輸入電容減半，但是在輸出端，晶體管貢獻的輸出電容加倍，降低了輸出節(jié)點。此外，如果晶體管3.5寬頻技術(shù)的應(yīng)用從上面的介紹的寬頻技術(shù)都能夠有效地擴展電路帶寬，當然也因為其結(jié)構(gòu)不同而有各自的特點和不足之處。極點(1+gmRs/2)/(R?Cs),這將會在頻率曲線中產(chǎn)生一個peaking,而且，其可以簡單改變Cs,8m,Rg的值來調(diào)整零極點的位置。這一點使得該結(jié)構(gòu)很適合應(yīng)用于均衡器中，可以通過調(diào)節(jié)零極點位置來得到均衡器所需的peaking和帶寬。并且其輸入電容僅為Ccs/2,適合通過級聯(lián)的方式得到均衡器所需的peaking。Cherry-Hopper運放在輸入管的漏端采用本地反饋的方式增大帶寬，在每個節(jié)點看到的等效阻抗都很小，約為gm2,使得帶寬可以達到特征頻率fr?的數(shù)量級。當然該結(jié)構(gòu)存在著增益-電壓裕度的折中，在低壓應(yīng)用中會有一定的限制。這種結(jié)構(gòu)很適合應(yīng)用于Limiter的前級電路中。InductivePeaking可以非常有效地擴展帶寬(50%以上),但是這種結(jié)構(gòu)需要片上電感，這對于工藝和芯片面積都有一定的要求，限制了其在現(xiàn)實中的應(yīng)用。fDoublers能夠在保證電壓增益的前提下減小輸入電容，但是其輸出電容加倍，不適合應(yīng)用于級聯(lián)的情況下，同時其在功耗和電壓裕度上也有一定的限制。表2.1幾種寬頻技術(shù)的比較寬頻技術(shù)種類f優(yōu)點可簡單改變來調(diào)整零極點輸入電容僅為適合應(yīng)用于均衡電路帶寬可以達到特征頻率fr?的數(shù)量級可以非常有效地擴展帶寬(50%以上)保證電壓增益的前提下減小輸入電容為Ccs/2缺點如果應(yīng)用在能出現(xiàn)過沖情況電壓裕度的折中，在低壓應(yīng)用中有一定的限制對于工藝和芯片面積都有一定的要求輸出電容加倍，不適合應(yīng)用于級聯(lián)功耗和電壓裕度上有一定的限制第4章3.2GbpsSATA再驅(qū)動電路3.2GbpsSATARedriver的總架構(gòu)圖見圖4.1。整個Redriver由兩部分組成：發(fā)射端、接收端。圖4.13.2GbpsSATARedriver的總架構(gòu)圖接收端主要作用是對從傳輸線上接收的信號進行均衡，補償其高頻損失，再將補償后的信號輸入到Limiter,通過放大限幅，得到高質(zhì)量的輸出信號。由于實際應(yīng)用中傳輸線的長度會發(fā)生變化，信號流經(jīng)傳輸線發(fā)生的高頻損耗也不同，所以在對信號進行均衡時，應(yīng)該根據(jù)實際情況進行不同程度的高頻補償。在發(fā)射端中采用的均衡器就是一個可控均衡器，可以根據(jù)輸入的控制信號，分別進行2.5dB和6.5dB的補償。Limiter電路輸入的是高頻小幅信號，所以，Limiter的設(shè)計必須在增益，帶寬，噪聲等方面進行多方面的考慮和權(quán)衡。由于存在電壓漂移現(xiàn)象，所以，在發(fā)送端還增加了電壓漂移消除電路，以反饋通路的形式接在Limiter中，消除微小的電壓漂移經(jīng)過Limiter放大后產(chǎn)生的可能阻塞后繼電路的情況。發(fā)送端的主要作用是通過Pre_amp模塊將接收的信號經(jīng)過進一步放大，再經(jīng)W圖4.2可控均衡器可控均衡器的主要目的是根據(jù)所加的控制信號實現(xiàn)不同程度的均衡。高通通路采用圖4.4(a)所示的寬頻技術(shù)中CapacitiveDegeneration結(jié)構(gòu)，該結(jié)構(gòu)等效的跨導Gm加為其中w?=1/R?Cs,A=1+gmRs/2,相應(yīng)跨導頻率曲線見圖4.4(b)。圖4.4(a)采用Capacitivedegeneration結(jié)構(gòu)的高通通路(b)高通通路的跨導的頻率為α=gm/(8m+8m?),那么總電路等效跨導G為在頻域上移動。由于A>1,可知該零點值隨著α的增大而減小，等效跨導的高AO?圖4.5α變化對于跨導的頻率曲線影響均衡器的重要性能參數(shù)包括均衡器的低頻增益，帶寬和peaking。過低的低頻增應(yīng)用于高頻信號使得均衡器必須有足夠的帶寬。如果將可控均衡的負載考慮進間的位置關(guān)系為w?<w,<AO?,所以傳輸函數(shù)曲線為圖4.6,A?=gm/(R?A),peaking為w,/@,帶寬@p,三者的乘積為C?包括輸出端的負載電阻和加權(quán)電路中的寄生電容以及后級Limite電容決定。由于Limiter電路的輸入管的跨導有一定要求，其尺寸比較大，加上柵源電容的miller效應(yīng)，CL主要由Limiter電路的輸入電容決定，所以上式中低頻增益，帶寬和peaking的乘積將會小于fr。說明，在高頻應(yīng)用中，可控均衡在peaking圖4.6可控均衡器傳遞函數(shù)為了產(chǎn)生圖4.2電路中所需的可編程控制電壓，采用了圖4.7中的結(jié)構(gòu)。左右兩路電路分別有兩個8路的電流源陣列IA~I?,IB?~Ig?。數(shù)字電路以一定的邏輯電路產(chǎn)生的相應(yīng)的互補控制信號A?~Ag,B?~B?,控制電流源陣列的開在以二極管形式連接的晶體管M?-M?上產(chǎn)生所需的控制電壓VA,V6B。M?-M?流相等，以穩(wěn)定M?-M?管源級電壓。為了使得反饋回來的電流源陣列基準電路本文根據(jù)實際所需的情況，僅采用一個控制位，EQ=0時，的peaking約為2.5dB;EQ=1時，1.6GHz處仿真的peaking約為6.5dB,具體傳遞函數(shù)見圖4.8。圖4.9為均衡器在時域上的表現(xiàn)，當EQ=1輸入信號為幅度應(yīng)用于3.2GbpsSATA的再驅(qū)動電路的研究和實現(xiàn)2區(qū)Www帶寬和peaking的限制。在低壓供電情況下，如果噪益的折中。2.帶寬：Limiter運放必須有比較大的帶寬，一般會和數(shù)據(jù)率相等。因為兩個相同帶寬的運放級聯(lián)，總的小信號帶寬會變窄。Limiter的作用是放大和整形均衡器輸出的信號，使得信號有高的壓擺率和較短的上升下降時間。3.增益：Limiter必須提供足夠的增益，但同時還需要考慮到噪聲的因素，所以一般Limiter只采用三到四級運放級聯(lián)。4.噪聲：對于整個系統(tǒng)而言，Limiter的輸入相關(guān)噪聲很關(guān)鍵，有兩方面原因：(1)Limiter本身的帶寬比較大，會產(chǎn)生較大的積分噪聲；(2)前級均衡器的增益一般不會很大，使得Limiter的噪聲在整個系統(tǒng)中的比重上升。5.抖動：Limiter可能會引入一定程度的抖動，必須將抖動控制在一定百分比的比特周期內(nèi)。6.電壓漂移：差分信號經(jīng)過大增益的Limiter后，可能會引入一定的電壓漂移，這將會阻塞后級電路。因此，一般在Limiter中會包含漂移取消電路。為了更好的理解Limiter的特點，可以首先研究級聯(lián)電路的小信號帶寬和大信號帶寬。考慮圖4.10中所示的二級等效模型，其中理想運放增益A?,輸出電阻Ro,負載電容CL?？倐鬏敽瘮?shù)為式(4.6),其中wo=(RCz)-1,為每一級的-3dB帶寬。WW圖4.10簡單二級級聯(lián)等效模型為了確定在一定碼間于擾下可以被級聯(lián)電路放大的最大的比特速率，可以將整個為了求取分母的最小值，假設(shè)D=√NNA,取其對數(shù)InD=(1/2)lnN+時，導數(shù)為0,此時級聯(lián)電路的帶寬最大?？梢钥吹絅僅僅是A的函數(shù)，與隨著級數(shù)N的具體變化。圖4.11給出了在A=40dB時，帶寬隨著N變化的曲線。根據(jù)式子(7)得知，Nom≈10電路的帶寬達到最大。實際上，根據(jù)圖中所示，在N從5變化到10的過程中，整個帶寬增長幅度小于15%。另外，如果選取N=10,每一級的增益將很小，使得各級的噪聲影響增強。因此，一般高增益的Limiter的級數(shù)不大于5。圖4.11Ao=40dB時以N為變量的歸一化帶寬在上面分析中，還應(yīng)該注意到一點，在A=40dB時，如果依照小信號帶寬分析總的帶寬@m為0.18B,這意味著為了降低ISI的影響，B取值應(yīng)該約為2π(5×R?)。實際上，小信號帶寬不必取到這么大，因為在實際電路中，第二級或者第三級的輸入信號的擺幅已經(jīng)足夠大使得電路經(jīng)歷導通關(guān)斷的大信號模式。圖4.12中的三級級聯(lián)差分對中，M?-M?或者M?-M?管的漏端電流表明后兩級中差分對管的尾電流在兩個管子之間完全轉(zhuǎn)換，使得數(shù)據(jù)在每一級有一定的延遲，顯然這一現(xiàn)象已經(jīng)超出了之前小信號模型的應(yīng)用范圍。S①A由圖4.12限幅對帶寬的影響事實上小信號帶寬對于Limiter速度的估計是比較保守的，研究圖4.13中差分對在輸入大擺幅信號情況下的輸出波形。可以看到，雖然輸入信號經(jīng)歷了較長的傳輸時間，M?-M?的高跨導特性可以使得尾電流Iss在△T的時間內(nèi)就能完成從M?到M?的轉(zhuǎn)換，產(chǎn)生更陡的輸出波形。因為流經(jīng)的負載由R?和C?組成的，所以ID?和Io?產(chǎn)生波形的時間常數(shù)為R?C?。和級聯(lián)數(shù)字電路的原理相似，當相同運放級聯(lián)并且每一級的輸入信號都可視為大信號時，實際傳輸速率僅由其中的一級決定。圖4.13大信號輸入時差分電路的延遲作用4.3.2Limiter的電路