4.8MOSFET

的結(jié)構(gòu)及發(fā)展方向

MOSFET的發(fā)展方向主要是溝道長度的不斷縮短，目前已經(jīng)縮短到小于

0.1

m。這種發(fā)展趨勢可以用

摩爾定律

來描述：

MOS

集成電路的集成度每

18

個(gè)月翻一番，最小線寬每

6

年下降一半。目前預(yù)測的最小極限尺寸是

25

nm，盡管這種對極限尺寸的預(yù)測也在不斷下調(diào)。MOSFET

的發(fā)展過程，就是在不斷縮短溝道長度的同時(shí)，盡量設(shè)法消除或削弱短溝道效應(yīng)的過程。

4.8.1按比例縮小的

MOSFET

1、恒場按比例縮小法則

為了消除或削弱短溝道效應(yīng)，除了采用一些特殊的結(jié)構(gòu)外，在

VLSI

中，主要采用按比例縮小法則。

設(shè)

K

為縮小因子，K>

1。恒場按比例縮小法則要求這時(shí)器件及集成電路的性能發(fā)生如下改變：

2、恒場按比例縮小法則的局限性

(1)亞閾區(qū)擺幅

S

不變會使亞閾電流相對增大，對動(dòng)態(tài)存儲器特別不利。

(2)某些電壓參數(shù)不能按比例縮小，例如

Vbi

和

2

FB

等。

(3)表面反型層厚度

b

不能按比例縮小?？梢詫⒎葱蛯涌醋饕粋€(gè)極板間距為

b且與

COX

相串聯(lián)的電容

，使總的有效柵電容偏離反比于

TOX

的關(guān)系而逐漸飽和。

(5)電源電壓不能完全按比例縮小。

(4)寄生電阻的限制。

3、其它按比例縮小法則

(1)修正的恒場按比例縮小法則(2)(3)恒亞閾電流縮小法則

(4)恒壓按比例縮小法則

4.8.2雙擴(kuò)散

MOSFET(1)溝道長度由兩次反型擴(kuò)散的結(jié)深之差決定。可以使溝道長度制作得又短又精確。

特點(diǎn)：(2)在溝道和漏區(qū)之間插入一個(gè)

N?

漂移區(qū)，可以減小寄生電容

C

gd

，提高漏源擊穿電壓，減小溝道長度調(diào)制效應(yīng)，防止漏源穿通，抑制襯底電流和熱電子效應(yīng)等。

4.8.3深亞微米

MOSFET

1、量子效應(yīng)的影響

對于深亞微米

MOSFET，根據(jù)按比例縮小法則，必須采用重?fù)诫s襯底和薄柵技術(shù)

。這樣能帶在表面的彎曲將形成足夠窄的勢阱，使反型層中的載流子在界面處

量子化。計(jì)算表明，量子效應(yīng)使反型層電子濃度的峰值離開界面?？梢詫⒃摤F(xiàn)象等效為柵氧化層厚度的增加，從而導(dǎo)致漏極電流的衰退。

2.多晶硅耗盡效應(yīng)在柵氧化層不斷減薄的情祝下，類似于對MOS器件半導(dǎo)體表面耗盡的處理，在多晶硅中靠近二氧化硅界面也會有能帶彎曲和耗盡層電荷分布.柵氧化層1nm單位面積柵電容加1V柵壓，存儲電荷為電荷數(shù)為設(shè)多晶硅摻雜濃度2×1019cm-3，則多晶硅耗盡區(qū)厚度為多晶硅耗盡層電壓降фP考慮多晶硅耗盡后的閾值電壓多晶硅耗盡對輸出特性的影響

3、速度過沖效應(yīng)

在電子的輸運(yùn)過程中，如果不能發(fā)生足夠的散射，就會導(dǎo)致電子被加速到超過飽和漂移速度的速度，這種現(xiàn)象稱為

速度過沖效應(yīng)。速度過沖效應(yīng)將使電子的平均速度超過飽和漂移速度，從而使

MOSFET

的漏極電流和跨導(dǎo)增大。

理論計(jì)算表明，隨著

MOSFET

尺寸的縮小，速度過沖效應(yīng)將會變得很重要。

4.8.4應(yīng)變硅

MOSFET應(yīng)變硅技術(shù)通過在NMOS器件溝道區(qū)施加拉伸應(yīng)力、PMOS器件溝道產(chǎn)生壓縮應(yīng)力以分別提高電子遷移率和空穴遷移率。有效地提高了器件的電流驅(qū)動(dòng)能力。Intel90nm工藝中采用的應(yīng)變溝道技術(shù)，(a)NMOS器件采用SiN蓋帽層產(chǎn)生溝道拉伸應(yīng)力，

(b)PMOS器件采用SiGe源漏產(chǎn)生溝道壓縮應(yīng)力

4.8.5高K柵介質(zhì)及金屬柵電極

MOSFETMOSFET超薄柵介質(zhì)使隧穿電流急劇增大，由此帶來了器件功耗的增加，同時(shí)流過氧化層的柵電流會使得柵氧化層損傷，引起器件的可靠性問題。故采用高介電常數(shù)的新型絕緣介質(zhì)材料(高K材料)來替代SiO2制作MOSFET柵介質(zhì)。在保持相同的單位面積柵電容，柵絕緣介質(zhì)介電常數(shù)的增加將使柵介質(zhì)層的物理厚度TK增大，柵與溝道間的直接隧穿電流將大大減小。常用等效柵氧化層厚度EOT（EquivalentOxideThickness）作為衡量標(biāo)準(zhǔn)。當(dāng)柵介質(zhì)厚度TOX變得可與溝道長度比擬時(shí)，柵電容不能簡單用平行板電容器的模型，必須考慮邊緣效應(yīng)的影響。邊緣感應(yīng)的勢壘降低（Fringing-inducedbarrierlowering，F(xiàn)IBL）效應(yīng)由于邊緣效應(yīng)使到達(dá)柵極下方溝道區(qū)的電力線減少，而一部分電力線從柵極到達(dá)源—漏擴(kuò)展區(qū)溝道中電勢上升，電子勢壘下降導(dǎo)致了MOSFET