2/2《FPGA技術(shù)應(yīng)用》課程標(biāo)準(zhǔn)課程名稱：FPGA技術(shù)應(yīng)用課程代碼：3190716適用專業(yè)：集成電路技術(shù)課程類別：專業(yè)必修學(xué)時(shí)：68學(xué)時(shí)(理論:34實(shí)踐:34)學(xué)分：4學(xué)分一、課程概述（一）課程性質(zhì)與任務(wù)本課程是集成電路技術(shù)專業(yè)的專業(yè)核心課程。前期學(xué)生已學(xué)習(xí)《C語言程序設(shè)計(jì)》、《電路基礎(chǔ)與電工技能》、《模擬電子技術(shù)與應(yīng)用》和《數(shù)字電子技術(shù)與應(yīng)用》，該課程為后續(xù)《系統(tǒng)應(yīng)用與驗(yàn)證》、《集成電路測試技術(shù)》和《嵌入式系統(tǒng)應(yīng)用》等課程的學(xué)習(xí)奠定了堅(jiān)實(shí)的基礎(chǔ)。《FPGA技術(shù)應(yīng)用》是一門綜合性很強(qiáng)的課程。它融合了數(shù)字電路、計(jì)算機(jī)組成原理、硬件描述語言（如Verilog或VHDL）等多方面的知識。該課程具有很強(qiáng)的實(shí)踐性。學(xué)生需要在實(shí)驗(yàn)室環(huán)境中，通過實(shí)際操作FPGA開發(fā)板，將理論知識轉(zhuǎn)化為實(shí)際的電路設(shè)計(jì)和實(shí)現(xiàn)。這種實(shí)踐操作不僅能夠加深學(xué)生對理論知識的理解，還能培養(yǎng)學(xué)生的實(shí)際動(dòng)手能力和解決問題的能力。本課程使學(xué)生掌握FPGA的基本原理和架構(gòu)。了解FPGA芯片內(nèi)部的可編程邏輯單元、布線資源、存儲(chǔ)單元等基本組成部分，以及這些部分是如何協(xié)同工作來實(shí)現(xiàn)數(shù)字電路功能的。熟練掌握硬件描述語言。包括語言的語法、數(shù)據(jù)類型、運(yùn)算符、流程控制語句等方面的知識。培養(yǎng)學(xué)生使用FPGA開發(fā)工具的能力。學(xué)生需要熟悉Quartus的FPGA開發(fā)軟件的操作流程，包括項(xiàng)目創(chuàng)建、代碼編寫、編譯、綜合、布局布線以及下載編程等環(huán)節(jié)。提高學(xué)生的電路設(shè)計(jì)和調(diào)試能力。根據(jù)具體的設(shè)計(jì)要求，運(yùn)用所學(xué)的知識設(shè)計(jì)出合理的數(shù)字電路，并通過FPGA實(shí)現(xiàn)。在調(diào)試過程中，需要學(xué)會(huì)使用示波器、邏輯分析儀等儀器設(shè)備來檢測信號，分析電路中可能存在的問題，并進(jìn)行相應(yīng)的修改和優(yōu)化。培養(yǎng)學(xué)生的創(chuàng)新思維和團(tuán)隊(duì)合作精神。在FPGA技術(shù)應(yīng)用領(lǐng)域，創(chuàng)新是非常關(guān)鍵的，需要能夠根據(jù)市場需求和行業(yè)發(fā)展趨勢，創(chuàng)造性地提出新的設(shè)計(jì)方案。同時(shí)，在項(xiàng)目實(shí)踐過程中，需要學(xué)生組成團(tuán)隊(duì)進(jìn)行合作，每個(gè)成員負(fù)責(zé)不同的設(shè)計(jì)環(huán)節(jié)，這就需要培養(yǎng)學(xué)生的團(tuán)隊(duì)合作精神，學(xué)會(huì)與他人溝通、協(xié)作，共同完成項(xiàng)目任務(wù)。培養(yǎng)學(xué)生的工程意識和規(guī)范意識。讓學(xué)生養(yǎng)成良好的工程意識和規(guī)范意識，為今后從事相關(guān)的工程設(shè)計(jì)工作打下堅(jiān)實(shí)的基礎(chǔ)。（二）課程設(shè)計(jì)思路深入調(diào)研與FPGA技術(shù)相關(guān)的職業(yè)崗位，分析崗位所需的技能和知識，確定課程的核心能力目標(biāo)。FPGA開發(fā)工程師需要熟練掌握硬件描述語言、具備良好的電路設(shè)計(jì)和調(diào)試能力，這些能力就應(yīng)作為課程的重點(diǎn)培養(yǎng)方向。將職業(yè)崗位所需的能力進(jìn)行分解，細(xì)化為具體的技能點(diǎn)。將FPGA設(shè)計(jì)能力分解為硬件描述語言編程技能、FPGA開發(fā)工具使用技能、數(shù)字電路設(shè)計(jì)技能等。針對這些技能點(diǎn)設(shè)計(jì)相應(yīng)的教學(xué)模塊和實(shí)踐項(xiàng)目，確保學(xué)生通過課程學(xué)習(xí)能夠逐步掌握這些技能。以FPGA技術(shù)的基本原理和架構(gòu)為基礎(chǔ)，構(gòu)建系統(tǒng)的理論知識體系。包括數(shù)字電路基礎(chǔ)、FPGA內(nèi)部結(jié)構(gòu)、硬件描述語言基礎(chǔ)、數(shù)字系統(tǒng)設(shè)計(jì)方法等方面的知識。理論知識的講解要緊密結(jié)合實(shí)際應(yīng)用，通過案例分析和實(shí)際項(xiàng)目引導(dǎo)學(xué)生理解和掌握理論知識。設(shè)計(jì)豐富多樣的實(shí)踐教學(xué)環(huán)節(jié)，使學(xué)生在實(shí)踐中鞏固和應(yīng)用理論知識。實(shí)踐教學(xué)環(huán)節(jié)可以包括實(shí)驗(yàn)、課程設(shè)計(jì)、實(shí)習(xí)等。選擇具有實(shí)際應(yīng)用價(jià)值和代表性的項(xiàng)目作為教學(xué)載體。項(xiàng)目可以來源于企業(yè)實(shí)際項(xiàng)目、學(xué)科競賽項(xiàng)目或者教師的科研項(xiàng)目等，讓學(xué)生在真實(shí)的情境中學(xué)習(xí)和應(yīng)用FPGA技術(shù)。將項(xiàng)目實(shí)施過程分解為多個(gè)階段，如項(xiàng)目需求分析、方案設(shè)計(jì)、硬件描述語言實(shí)現(xiàn)、調(diào)試與優(yōu)化等。每個(gè)階段都明確學(xué)生的學(xué)習(xí)目標(biāo)和任務(wù)，引導(dǎo)學(xué)生逐步完成項(xiàng)目。在項(xiàng)目實(shí)施過程中，注重培養(yǎng)學(xué)生的問題解決能力和創(chuàng)新思維，鼓勵(lì)學(xué)生嘗試不同的設(shè)計(jì)方案。根據(jù)FPGA技術(shù)的知識體系和技能要求，將課程內(nèi)容劃分為多個(gè)相對獨(dú)立的教學(xué)模塊。劃分為數(shù)字電路基礎(chǔ)模塊、硬件描述語言模塊、FPGA開發(fā)工具模塊、數(shù)字系統(tǒng)設(shè)計(jì)模塊等。每個(gè)模塊都有明確的教學(xué)目標(biāo)、教學(xué)內(nèi)容和教學(xué)方法。雖然模塊相對獨(dú)立，但要注重模塊之間的銜接和過渡，使學(xué)生能夠?qū)⒏鱾€(gè)模塊的知識和技能有機(jī)地結(jié)合起來。在數(shù)字電路基礎(chǔ)模塊學(xué)習(xí)完成后，緊接著在硬件描述語言模塊中運(yùn)用數(shù)字電路知識進(jìn)行電路描述；在FPGA開發(fā)工具模塊中，將前面設(shè)計(jì)的電路通過開發(fā)工具實(shí)現(xiàn)到FPGA芯片上，這樣逐步遞進(jìn)，形成一個(gè)完整的知識和技能體系。按照從易到難、從簡單到復(fù)雜的順序安排教學(xué)內(nèi)容。在課程開始階段，先讓學(xué)生掌握FPGA技術(shù)的基礎(chǔ)知識和基本操作，硬件描述語言的基本語法、FPGA開發(fā)工具的基本使用方法等。隨著課程的推進(jìn)，逐步增加學(xué)習(xí)難度和復(fù)雜度，讓學(xué)生學(xué)習(xí)和設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)。先學(xué)習(xí)簡單的組合邏輯電路設(shè)計(jì)，再學(xué)習(xí)時(shí)序邏輯電路設(shè)計(jì)，最后學(xué)習(xí)復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。與學(xué)習(xí)層次遞進(jìn)相對應(yīng)，學(xué)生的能力培養(yǎng)也應(yīng)呈現(xiàn)出明顯的梯度提升。從最初的簡單電路設(shè)計(jì)能力，逐步提升到復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)能力，再到創(chuàng)新設(shè)計(jì)和解決實(shí)際問題的能力。在課程初期，通過簡單的實(shí)驗(yàn)項(xiàng)目培養(yǎng)學(xué)生的基本電路設(shè)計(jì)能力；在課程中期，通過課程設(shè)計(jì)項(xiàng)目提高學(xué)生的綜合設(shè)計(jì)能力；在課程后期，通過參與實(shí)際項(xiàng)目或?qū)W科競賽項(xiàng)目，培養(yǎng)學(xué)生的創(chuàng)新能力和解決實(shí)際問題的能力。二、培養(yǎng)目標(biāo)與要求（一）總體目標(biāo)與要求具備扎實(shí)的FPGA設(shè)計(jì)與開發(fā)能力，能夠熟練運(yùn)用硬件描述語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)的設(shè)計(jì)。熟練操作常見的FPGA開發(fā)工具（Quartus），掌握從項(xiàng)目創(chuàng)建、代碼編寫、綜合、布局布線到下載編程等完整的開發(fā)流程。培養(yǎng)學(xué)生的創(chuàng)新意識和創(chuàng)新能力，使學(xué)生能夠在FPGA技術(shù)領(lǐng)域進(jìn)行創(chuàng)新性的設(shè)計(jì)和開發(fā)。塑造學(xué)生的工程意識和團(tuán)隊(duì)合作精神，讓學(xué)生在進(jìn)行FPGA項(xiàng)目設(shè)計(jì)時(shí)，遵循工程化的設(shè)計(jì)流程和規(guī)范，具備良好的項(xiàng)目管理和團(tuán)隊(duì)協(xié)作能力。（二）具體目標(biāo)與要求1、素質(zhì)培養(yǎng)學(xué)生具備嚴(yán)謹(jǐn)負(fù)責(zé)的工作態(tài)度，在進(jìn)行FPGA設(shè)計(jì)和開發(fā)過程中，注重細(xì)節(jié)，對設(shè)計(jì)的每一個(gè)環(huán)節(jié)認(rèn)真負(fù)責(zé)，避免因粗心導(dǎo)致的設(shè)計(jì)錯(cuò)誤。樹立誠實(shí)守信的職業(yè)品格，在項(xiàng)目合作中，如實(shí)匯報(bào)工作進(jìn)度和成果，不抄襲他人設(shè)計(jì)成果。鼓勵(lì)學(xué)生敢于提出新的設(shè)計(jì)思路和方法，在FPGA技術(shù)應(yīng)用領(lǐng)域不斷探索創(chuàng)新。培養(yǎng)學(xué)生對新技術(shù)的敏感性，使其能夠主動(dòng)關(guān)注FPGA技術(shù)領(lǐng)域的最新發(fā)展動(dòng)態(tài)，如新的器件、新的設(shè)計(jì)工具和新的應(yīng)用領(lǐng)域等，并積極嘗試將新技術(shù)應(yīng)用到實(shí)際項(xiàng)目中。讓學(xué)生學(xué)會(huì)在團(tuán)隊(duì)中發(fā)揮各自的優(yōu)勢，共同完成FPGA項(xiàng)目。在綜合性的FPGA課程設(shè)計(jì)中，根據(jù)學(xué)生的特長進(jìn)行分工，通過團(tuán)隊(duì)協(xié)作提高項(xiàng)目效率和質(zhì)量。培養(yǎng)學(xué)生良好的溝通能力，能夠清晰、準(zhǔn)確地表達(dá)自己的設(shè)計(jì)想法和觀點(diǎn)，同時(shí)也能夠理解和尊重團(tuán)隊(duì)成員的意見。2、知識掌握數(shù)字電路與邏輯設(shè)計(jì)的基礎(chǔ)知識，包括邏輯門、組合邏輯電路、時(shí)序邏輯電路等的工作原理和設(shè)計(jì)方法。理解計(jì)算機(jī)組成原理的相關(guān)知識，數(shù)據(jù)的表示與運(yùn)算、存儲(chǔ)系統(tǒng)、指令系統(tǒng)等，為在FPGA中設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)提供理論支持。深入學(xué)習(xí)FPGA的內(nèi)部結(jié)構(gòu)和工作原理，包括可編程邏輯塊、輸入輸出塊、布線資源等的組成和功能。熟練掌握硬件描述語言（Verilog）的語法和編程技巧，包括數(shù)據(jù)類型、運(yùn)算符、模塊定義、進(jìn)程語句等方面的知識。了解FPGA在不同領(lǐng)域的應(yīng)用知識，如在通信領(lǐng)域（如數(shù)字信號處理、通信協(xié)議實(shí)現(xiàn)等）、工業(yè)控制領(lǐng)域（如電機(jī)控制、自動(dòng)化生產(chǎn)線控制等）、消費(fèi)電子領(lǐng)域（如智能家居、智能穿戴設(shè)備等）的應(yīng)用案例和設(shè)計(jì)方法。掌握與FPGA設(shè)計(jì)相關(guān)的工具和技術(shù)知識，F(xiàn)PGA開發(fā)工具（Quartus）的使用方法、硬件調(diào)試工具（如示波器、邏輯分析儀等）的操作方法、系統(tǒng)級設(shè)計(jì)方法（如基于平臺的設(shè)計(jì)、基于IP核的設(shè)計(jì)等）等方面的知識。學(xué)會(huì)利用FPGA開發(fā)工具進(jìn)行項(xiàng)目的綜合、布局布線和編程下載，以及利用硬件調(diào)試工具進(jìn)行信號測試和故障診斷。3、能力具備獨(dú)立進(jìn)行FPGA項(xiàng)目設(shè)計(jì)的能力，從項(xiàng)目的需求分析、方案設(shè)計(jì)、代碼實(shí)現(xiàn)到硬件測試，能夠獨(dú)立完成整個(gè)流程。具有較強(qiáng)的電路調(diào)試和故障排除能力，能夠使用各種調(diào)試工具和手段，快速準(zhǔn)確地找出FPGA設(shè)計(jì)中存在的問題并加以解決。能夠?qū)⑺鶎W(xué)的FPGA技術(shù)與其他相關(guān)學(xué)科知識進(jìn)行綜合應(yīng)用，解決復(fù)雜的實(shí)際問題。具備在不同應(yīng)用場景下靈活運(yùn)用FPGA技術(shù)的能力，根據(jù)具體的項(xiàng)目需求和應(yīng)用環(huán)境，選擇合適的FPGA器件、設(shè)計(jì)方法和開發(fā)工具。培養(yǎng)學(xué)生的自主學(xué)習(xí)能力，使其能夠根據(jù)自己的興趣和職業(yè)發(fā)展需求，主動(dòng)學(xué)習(xí)FPGA技術(shù)領(lǐng)域的新知識、新技能。使學(xué)生具備一定的職業(yè)遷移能力，能夠隨著FPGA技術(shù)的發(fā)展和行業(yè)的變化，不斷調(diào)整和提升自己的技能，適應(yīng)不同的工作崗位和工作環(huán)境。從傳統(tǒng)的FPGA硬件設(shè)計(jì)崗位，能夠快速適應(yīng)基于FPGA的軟件開發(fā)崗位或系統(tǒng)集成崗位等相關(guān)崗位的工作要求。三、課程結(jié)構(gòu)與內(nèi)容（一）課程結(jié)構(gòu)課程結(jié)構(gòu)安排見下表：表1《單片機(jī)系統(tǒng)分析與調(diào)試》課程結(jié)構(gòu)序號學(xué)習(xí)項(xiàng)目子項(xiàng)目1認(rèn)識FPGA說課子任務(wù)1：FPGA簡介2子任務(wù)2：搭建FPGA開發(fā)環(huán)境3子任務(wù)3：點(diǎn)亮LED燈4組合邏輯電路子任務(wù)1：基本邏輯門5子任務(wù)2：多路選擇器6子任務(wù)3：加法器7子任務(wù)4：7段數(shù)碼管顯示譯碼器8時(shí)序邏輯電路子任務(wù)1：4位2進(jìn)制計(jì)數(shù)器9子任務(wù)2：分頻器10子任務(wù)3：乘法器11子任務(wù)4：流水燈12子任務(wù)5：跑馬燈13宏功能模塊子任務(wù)1：10秒倒計(jì)時(shí)14子任務(wù)2：電子琴15子任務(wù)3：DDS信號發(fā)生器16綜合項(xiàng)目子任務(wù)1：游客計(jì)數(shù)器17子任務(wù)2：排球比分系統(tǒng)18考核考核、綜合項(xiàng)目驗(yàn)收（二)教學(xué)內(nèi)容1.課程內(nèi)容安排學(xué)習(xí)任務(wù)(項(xiàng)目)描述、結(jié)構(gòu)與內(nèi)容、目標(biāo)與要求及學(xué)時(shí)分配(總學(xué)時(shí)：68,理論34/實(shí)踐34)見下表：表2《單片機(jī)系統(tǒng)分析與調(diào)試》課程教學(xué)內(nèi)容表序號學(xué)習(xí)任務(wù)(項(xiàng)目)子任務(wù)(項(xiàng)目)教學(xué)內(nèi)容課時(shí)數(shù)（理論/實(shí)踐）目標(biāo)與要求（知識點(diǎn)、能力點(diǎn)、素質(zhì)點(diǎn)）教學(xué)方式（教學(xué)方法、教學(xué)手段）教學(xué)場地1認(rèn)識FPGA任務(wù)1：FPGA簡介說課（授課計(jì)劃、考核方案）；FPGA基本概念；FPGA與其他類型集成電路的區(qū)別；FPGA發(fā)展歷程FPGA應(yīng)用領(lǐng)域8（4/4）知識點(diǎn)：FPGA基礎(chǔ)知識；FPGA開發(fā)軟件的基本操作流程；開發(fā)環(huán)境的各個(gè)組成部分；簡單項(xiàng)目知識；硬件連接圖。能力點(diǎn)：獨(dú)立完成FPGA開發(fā)環(huán)境的搭建工作；具備將設(shè)計(jì)代碼編譯、下載到FPGA開發(fā)板，并進(jìn)行硬件調(diào)試的能力。能夠分析和解決遇到的常見問題。素質(zhì)點(diǎn)：培養(yǎng)工程系統(tǒng)觀念。養(yǎng)成嚴(yán)謹(jǐn)?shù)脑O(shè)計(jì)習(xí)慣，注重每一個(gè)環(huán)節(jié)的準(zhǔn)確性和可靠性。培養(yǎng)在現(xiàn)有知識基礎(chǔ)上進(jìn)行創(chuàng)新探索的意識。講授法、案例法、演示法理實(shí)一體化實(shí)訓(xùn)室任務(wù)2：搭建FPGA開發(fā)環(huán)境開發(fā)軟件選擇；安裝與配置步驟；安裝必要的驅(qū)動(dòng)；開發(fā)環(huán)境界面。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)3：點(diǎn)亮LED燈硬件開發(fā)平臺介紹；創(chuàng)建新項(xiàng)目；添加設(shè)計(jì)文件；編寫代碼；編譯；引腳配置；下載；驗(yàn)證。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室2組合邏輯電路任務(wù)1：基本邏輯門基本邏輯門介紹；語法結(jié)構(gòu)（信號的定義、邏輯運(yùn)算符的使用等語法元素）；波形仿真，設(shè)置輸入信號的激勵(lì)，觀察輸出信號的波形變化。16（8/8）知識點(diǎn)：基本邏輯門知識；多路選擇器知識；加法器知識；7段數(shù)碼管知識。能力點(diǎn)：能夠根據(jù)邏輯功能要求，獨(dú)立設(shè)計(jì)基本邏輯門電路、多路選擇器、加法器和7段數(shù)碼管驅(qū)動(dòng)電路。具備對現(xiàn)有設(shè)計(jì)進(jìn)行改進(jìn)和優(yōu)化的能力。熟練使用仿真工具對組合邏輯電路進(jìn)行波形仿真，能夠根據(jù)仿真結(jié)果分析電路的正確性。素質(zhì)點(diǎn)：培養(yǎng)嚴(yán)謹(jǐn)?shù)倪壿嬎季S能力，注重邏輯的嚴(yán)密性和準(zhǔn)確性。運(yùn)用邏輯思維分析和解決電路設(shè)計(jì)中遇到的問題。培養(yǎng)工程實(shí)踐能力，注重設(shè)計(jì)的可行性、可靠性和穩(wěn)定性，使學(xué)生具備將理論知識應(yīng)用于實(shí)際工程的能力。演示法、翻轉(zhuǎn)課堂法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)2：多路選擇器多路選擇器原理；不同類型多路選擇器（2-1、4-1）的邏輯結(jié)構(gòu)；使用硬件描述語言設(shè)計(jì)多路選擇器電路；對多路選擇器的設(shè)計(jì)進(jìn)行優(yōu)化。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)3：加法器半加器的邏輯功能和電路結(jié)構(gòu)，包括真值表和邏輯表達(dá)式；全加器的工作原理；多位加法器；進(jìn)位鏈的設(shè)計(jì)和優(yōu)化問題；加法器的應(yīng)用。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)4：7段數(shù)碼管顯示譯碼器7段數(shù)碼管的物理結(jié)構(gòu)和控制方式；共陽極和共陰極數(shù)碼管的區(qū)別；顯示編碼原理；顯示編碼；設(shè)計(jì)電路。電路結(jié)構(gòu)與原理，基于觸發(fā)器構(gòu)建4位二進(jìn)制計(jì)數(shù)器的基本結(jié)構(gòu)；演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室知識點(diǎn)：時(shí)序邏輯電路的概念；時(shí)序邏輯與組合邏輯的區(qū)別；時(shí)序邏輯電路的組成；時(shí)序邏輯電路的工作原理；4位二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)原理和狀態(tài)轉(zhuǎn)換圖；分頻器的分頻原理和不同分頻比的實(shí)現(xiàn)方法；乘法器的二進(jìn)制乘法算法在硬件中的實(shí)現(xiàn)方式；流水燈和跑馬燈的控制原理；Verilog語言描述時(shí)序邏輯電路的方法；Verilog描述仿真文件。能力點(diǎn)：根據(jù)實(shí)際需求設(shè)計(jì)簡單的時(shí)序邏輯電路的能力；具備對給定的時(shí)序邏輯電路功能進(jìn)行改進(jìn)和優(yōu)化的能力；熟練使用Verilog仿真工具對設(shè)計(jì)的時(shí)序邏輯電路進(jìn)行功能驗(yàn)證。素質(zhì)點(diǎn)：在設(shè)計(jì)時(shí)序邏輯電路時(shí)，考慮電路的可靠性、穩(wěn)定性和資源利用率等工程因素。學(xué)會(huì)從整體系統(tǒng)的角度出發(fā)，優(yōu)化時(shí)序邏輯電路在整個(gè)電子系統(tǒng)中的性能。鼓勵(lì)學(xué)生在掌握基本時(shí)序邏輯電路設(shè)計(jì)的基礎(chǔ)上，嘗試創(chuàng)新設(shè)計(jì)，如設(shè)計(jì)具有獨(dú)特顯示效果的跑馬燈。理實(shí)一體化實(shí)訓(xùn)室3時(shí)序邏輯電路任務(wù)1：4位2進(jìn)制計(jì)數(shù)器計(jì)數(shù)器的計(jì)數(shù)順序（0000-1111）和狀態(tài)轉(zhuǎn)換規(guī)律；計(jì)數(shù)器的時(shí)鐘信號輸入方式、計(jì)數(shù)使能端的作用；計(jì)數(shù)器的同步與異步工作方式的區(qū)別。定義分頻器在時(shí)序電路中的作用；20（10/10）翻轉(zhuǎn)課堂法、討論法任務(wù)2：分頻器不同分頻比的實(shí)現(xiàn)原理；基于計(jì)數(shù)器或者其他邏輯元件構(gòu)建分頻器的具體電路設(shè)計(jì)；分頻器輸出信號的相位關(guān)系。二進(jìn)制乘法的基本算法；演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)3：乘法器硬件電路中實(shí)現(xiàn)乘法運(yùn)算的基本思路；采用組合邏輯與時(shí)序邏輯相結(jié)合構(gòu)建乘法器的方法；乘法器的運(yùn)算速度和資源占用情況。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)4：流水燈時(shí)序邏輯控制多個(gè)發(fā)光二極管依次點(diǎn)亮的設(shè)計(jì)理念；通過計(jì)數(shù)器和譯碼器實(shí)現(xiàn)流水燈的順序控制；流水燈中LED與電路輸出端的連接方式；流水燈的速度調(diào)節(jié)方法。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)5：跑馬燈不同顯示模式的實(shí)現(xiàn)方法；Verilog語言在描述仿真文件中的基本語法；仿真工具的使用方法；編寫仿真文件。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室4宏功能模塊任務(wù)1：10秒倒計(jì)時(shí)PLL的基本原理；PLL在系統(tǒng)時(shí)鐘管理中的作用；Counter（計(jì)數(shù)器）參數(shù)配置；PLL提供的時(shí)鐘和計(jì)數(shù)器來構(gòu)建10秒倒計(jì)時(shí)電路。ROM的存儲(chǔ)原理；知識點(diǎn)：宏功能模塊的基本原理；LL的工作原理；ROM的存儲(chǔ)原理和讀取方式；DDS的基本工作原理和組成部分；宏功能模塊在具體項(xiàng)目中的應(yīng)用方法；利用PLL和計(jì)數(shù)器實(shí)現(xiàn)倒計(jì)時(shí)功能；使用ROM來構(gòu)建電子琴系統(tǒng)；DDS信號發(fā)生器的設(shè)計(jì)要點(diǎn)和應(yīng)用場景。能力點(diǎn)：獨(dú)立設(shè)計(jì)基于PLL和計(jì)數(shù)器的簡單計(jì)時(shí)電路的能力；根據(jù)電子琴功能要求設(shè)計(jì)基于ROM的電路系統(tǒng)的能力；設(shè)計(jì)簡單的DDS信號發(fā)生器電路的能力。素質(zhì)點(diǎn)：從整體系統(tǒng)的角度考慮問題，考慮整個(gè)系統(tǒng)中的兼容性和穩(wěn)定性。注重系統(tǒng)的可靠性、可維護(hù)性和可擴(kuò)展性。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)2：電子琴ROM在數(shù)字系統(tǒng)中的用途；利用ROM存儲(chǔ)不同音符對應(yīng)的頻率數(shù)據(jù)或音頻信號樣本；基于ROM和其他數(shù)字電路構(gòu)建簡單電子琴的方法。12（6/6）演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)3：DDS信號發(fā)生器DDS（直接數(shù)字頻率合成）基本概念、工作原理、主要組成部分的作用；DDS在頻率合成方面的優(yōu)勢；DDS信號發(fā)生器的實(shí)現(xiàn)；DDS信號發(fā)生器的性能指標(biāo)。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室5綜合項(xiàng)目任務(wù)1：游客計(jì)數(shù)器狀態(tài)機(jī)的基本概念，包括有限狀態(tài)機(jī)（FSM）的定義、狀態(tài)、狀態(tài)轉(zhuǎn)移、輸入和輸出等要素；狀態(tài)機(jī)的設(shè)計(jì)流程；按鍵消抖原理與方法；用有限狀態(tài)機(jī)來消抖；結(jié)合狀態(tài)機(jī)和按鍵消抖技術(shù)來設(shè)計(jì)游客計(jì)數(shù)器。知識點(diǎn)：狀態(tài)機(jī)的原理、設(shè)計(jì)方法和不同類型的特點(diǎn)；按鍵抖動(dòng)的原因以及消除抖動(dòng)的多種方法；數(shù)字系統(tǒng)中計(jì)數(shù)、顯示、控制等基本功能的實(shí)現(xiàn)原理。能力點(diǎn)：獨(dú)立設(shè)計(jì)并實(shí)現(xiàn)游客計(jì)數(shù)器項(xiàng)目，包括狀態(tài)機(jī)的設(shè)計(jì)和按鍵消抖的處理的能力；具備系統(tǒng)設(shè)計(jì)的能力，從功能需求分析到硬件或軟件實(shí)現(xiàn)；系統(tǒng)調(diào)試與優(yōu)化能力。素質(zhì)點(diǎn)：培養(yǎng)工程實(shí)踐思維，考慮實(shí)際應(yīng)用場景中的各種因素，系統(tǒng)在不同環(huán)境下的穩(wěn)定性和可操作性；注重項(xiàng)目的整體規(guī)劃和細(xì)節(jié)設(shè)計(jì)，提高工程實(shí)踐能力。鼓勵(lì)學(xué)生在完成基本項(xiàng)目設(shè)計(jì)的基礎(chǔ)上，進(jìn)行創(chuàng)新設(shè)計(jì)，如游客計(jì)數(shù)器的多功能擴(kuò)展、排球比分系統(tǒng)的智能化設(shè)計(jì)等。演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室任務(wù)2：排球比分系統(tǒng)排球比分系統(tǒng)的基本功能；系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)；系統(tǒng)的穩(wěn)定性和可靠性設(shè)計(jì)，防止誤操作、數(shù)據(jù)保存等操作設(shè)計(jì)。8（4/4）演示法、項(xiàng)目法、討論法理實(shí)一體化實(shí)訓(xùn)室6考核、綜合項(xiàng)目驗(yàn)收4(2/2)2.課程實(shí)驗(yàn)（實(shí)訓(xùn)）安排課程中開設(shè)的實(shí)驗(yàn)(實(shí)訓(xùn))教學(xué)內(nèi)容參考下表：表3實(shí)驗(yàn)(實(shí)訓(xùn))教學(xué)內(nèi)容標(biāo)準(zhǔn)表實(shí)驗(yàn)(實(shí)訓(xùn))項(xiàng)目名稱：認(rèn)識FPGA參考學(xué)時(shí)8實(shí)驗(yàn)?zāi)康牧私釬PGA的特點(diǎn)及組成，安裝好開發(fā)環(huán)境，熟悉FPGA的開發(fā)流程。儀器設(shè)備計(jì)算機(jī)，多媒體、FPGA開發(fā)板軟件需求Quartus、ModelSim、WPS場地要求理實(shí)一體化教室實(shí)訓(xùn)內(nèi)容1．什么是FPGA？2．Quartus軟件下載3．Quartus軟件安裝4.建立工程5.編寫文件6.編譯7.下載8.驗(yàn)證成果完成按鍵檢測功能：在開發(fā)板按下一個(gè)按鍵，LED燈點(diǎn)亮；松手后，LED燈熄滅?？己嗽u價(jià)1.過程性評價(jià)（占比60%）①考勤與態(tài)度（20%）考查學(xué)生的實(shí)訓(xùn)出勤情況，評估學(xué)生在實(shí)訓(xùn)過程中的學(xué)習(xí)態(tài)度、積極性和團(tuán)隊(duì)協(xié)作精神。②操作技能（40%）根據(jù)學(xué)生在電路搭建過程中的操作規(guī)范程度、熟練度以及對儀器設(shè)備的正確使用情況進(jìn)行評價(jià)?？疾閷W(xué)生在調(diào)試電路過程中發(fā)現(xiàn)問題和解決問題的能力。2.結(jié)果性評價(jià)（占比40%）①硬件成果（20%）檢查電路是否能夠正確實(shí)現(xiàn)預(yù)期的邏輯功能。評估電路的穩(wěn)定性和可靠性。②設(shè)計(jì)文檔（20%）對設(shè)計(jì)報(bào)告進(jìn)行評審，考查報(bào)告內(nèi)容的完整性、準(zhǔn)確性和規(guī)范性。重點(diǎn)評估對電路設(shè)計(jì)原理的理解和闡述能力。實(shí)驗(yàn)(實(shí)訓(xùn))項(xiàng)目名稱：組合邏輯電路參考學(xué)時(shí)16實(shí)驗(yàn)?zāi)康募由顚M合邏輯電路概念、原理和設(shè)計(jì)方法的理解。培養(yǎng)使用邏輯電路元件進(jìn)行實(shí)際電路搭建和調(diào)試的技能。提高學(xué)生運(yùn)用組合邏輯電路解決實(shí)際邏輯問題的能力。培養(yǎng)邏輯思維能力和創(chuàng)新意識，學(xué)會(huì)從不同角度思考和解決組合邏輯電路設(shè)計(jì)問題。儀器設(shè)備計(jì)算機(jī)，多媒體、FPGA開發(fā)板軟件需求Quartus、ModelSim、WPS場地要求理實(shí)一體化教室實(shí)訓(xùn)內(nèi)容1.基本邏輯門編程及仿真；2.多路選擇器編程及實(shí)物測試；3.加法器設(shè)計(jì)及仿真；4.7段數(shù)碼管顯示譯碼器設(shè)計(jì)及實(shí)物測試成果用數(shù)碼管顯示0～9。完成實(shí)訓(xùn)報(bào)告。考核評價(jià)1．過程性評價(jià)（占比60%）考勤與態(tài)度（20%）+操作技能（40%）2．結(jié)果性評價(jià)（占比40%）實(shí)驗(yàn)(實(shí)訓(xùn))項(xiàng)目名稱：時(shí)序邏輯電路參考學(xué)時(shí)20實(shí)驗(yàn)?zāi)康臅r(shí)序邏輯電路理論知識、基本概念和工作原理。培養(yǎng)設(shè)計(jì)、搭建和調(diào)試時(shí)序邏輯電路的實(shí)踐技能掌握使用時(shí)序邏輯電路實(shí)現(xiàn)特定功能的方法。學(xué)會(huì)根據(jù)實(shí)際需求選擇合適的時(shí)序邏輯器件，并將其應(yīng)用于簡單的數(shù)字系統(tǒng)中，提高工程應(yīng)用能力。儀器設(shè)備計(jì)算機(jī)，多媒體、FPGA開發(fā)板軟件需求Quartus、ModelSim、WPS場地要求理實(shí)一體化教室實(shí)訓(xùn)內(nèi)容1.4位2進(jìn)制計(jì)數(shù)器；2.分頻器；3.乘法器；4.流水燈；5.跑馬燈；6.Verilog編寫仿真文件。成果用數(shù)碼管實(shí)現(xiàn)流水、跑馬效果，用Verilog編寫仿真文件。完成實(shí)訓(xùn)報(bào)告?？己嗽u價(jià)1．過程性評價(jià)（占比60%）考勤與態(tài)度（20%）+操作技能（40%）2．結(jié)果性評價(jià)（占比40%）硬件成果（20%）+設(shè)計(jì)文檔（20%）實(shí)驗(yàn)(實(shí)訓(xùn))項(xiàng)目名稱：宏功能模塊參考學(xué)時(shí)12實(shí)驗(yàn)?zāi)康睦斫夂旯δ苣K（如PLL、ROM、DDS等）的工作原理，明確這些模塊在數(shù)字系統(tǒng)中所起到的關(guān)鍵作用。學(xué)會(huì)將宏功能模塊應(yīng)用于實(shí)際的電路設(shè)計(jì)中，提高學(xué)生對復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)能力。儀器設(shè)備計(jì)算機(jī)，多媒體、FPGA開發(fā)板軟件需求Quartus、ModelSim、WPS場地要求理實(shí)一體化教室實(shí)訓(xùn)內(nèi)容1.設(shè)計(jì)“10秒倒計(jì)時(shí)”2.設(shè)計(jì)“電子琴”3.設(shè)計(jì)DDS信號發(fā)生器成果完成3個(gè)項(xiàng)目的實(shí)物驗(yàn)證。撰寫實(shí)訓(xùn)報(bào)告?？己嗽u價(jià)1．過程性評價(jià)（占比60%）考勤與態(tài)度（20%）+操作技能（40%）2．結(jié)果性評價(jià)（占比40%）硬件成果（20%）+設(shè)計(jì)文檔（20%）實(shí)驗(yàn)(實(shí)訓(xùn))項(xiàng)目名稱：綜合項(xiàng)目參考學(xué)時(shí)8實(shí)驗(yàn)?zāi)康膶?shù)字電路、Verilog等多方面的知識進(jìn)行融合，讓學(xué)生能夠把分散的知識點(diǎn)整合起來，提升學(xué)生對整個(gè)電子系統(tǒng)的理解和把握能力。使學(xué)生體驗(yàn)從項(xiàng)目的需求分析、方案設(shè)計(jì)、硬件搭建、軟件編程到系統(tǒng)調(diào)試的完整工程流程，培養(yǎng)學(xué)生的工程實(shí)踐能力和項(xiàng)目管理能力。在綜合項(xiàng)目實(shí)施過程中，不可避免會(huì)遇到各種復(fù)雜的問題，通過解決這些問題，鍛煉學(xué)生分析問題、查找原因、嘗試不同解決方案的能力。綜合項(xiàng)目需要學(xué)生分組完成，在團(tuán)隊(duì)中，學(xué)生需要明確各自分工、進(jìn)行有效溝通、相互協(xié)作，從而提高團(tuán)隊(duì)協(xié)作能力。綜合項(xiàng)目給予學(xué)生更多的自主發(fā)揮空間，鼓勵(lì)學(xué)生提出新的想法、設(shè)計(jì)新的功能、采用新的技術(shù)，激發(fā)學(xué)生的創(chuàng)新思維。儀器設(shè)備計(jì)算機(jī)，多媒體、FPGA開發(fā)板軟件需求Quartus、ModelSim、WPS場地要求理實(shí)一體化教室實(shí)訓(xùn)內(nèi)容1.狀態(tài)機(jī)；2.按鍵消抖；3.游客計(jì)數(shù)器4.排球比分系統(tǒng)成果完成2個(gè)項(xiàng)目的實(shí)物驗(yàn)證，撰寫實(shí)訓(xùn)報(bào)告。考核評價(jià)1．過程性評價(jià)（占比60%）考勤與態(tài)度（20%）+操作技能（40%）2．結(jié)果性評價(jià)（占比40%）硬件成果（20%）+設(shè)計(jì)文檔（20%）四、課程實(shí)施與保障（一）教材的選用及編寫建議王真富FPGA應(yīng)用技術(shù)教程（VHDL版）.北京.北京大學(xué)出版社.2015.2。（二）教學(xué)參考資料推薦建議1.龔江濤.EDA技術(shù)應(yīng)用.北京.高等教育出版社.2012.10.2.路而紅.電子設(shè)計(jì)自動(dòng)化應(yīng)用技術(shù).北京.高等教育出版社.2009.11.3.胥勛濤.EDA技術(shù)項(xiàng)目化教程.北京.電子工業(yè)出版社.2011.01.4.楊軍.基于FPGA的SOPC實(shí)踐教程.北京.科學(xué)出版社.2010.06.（三）主要教學(xué)方法建議針對課程特點(diǎn)，結(jié)合FPGA原理與應(yīng)用對學(xué)生的實(shí)際需求，積極探索新穎、先進(jìn)的教學(xué)方法，改進(jìn)教學(xué)手段，優(yōu)化教學(xué)資源，提高教學(xué)質(zhì)量和教學(xué)效率。本課程主要使用以下教學(xué)方法：1.四步教學(xué)法將教學(xué)內(nèi)容分四步進(jìn)行。第一步：教師做好本次課的教學(xué)準(zhǔn)備工作，學(xué)生提前預(yù)習(xí)，教師上課檢查預(yù)習(xí)，布置本次課學(xué)習(xí)任務(wù)。第二步：對于布置給學(xué)生的任務(wù)，教師先做示范并講解。第三步：學(xué)生分小組合作討論交流完成學(xué)習(xí)任務(wù)，教師適時(shí)點(diǎn)撥。第四步：學(xué)生當(dāng)堂訓(xùn)練，鞏固所學(xué)知識。四步教學(xué)法突出了學(xué)生的主體性，讓學(xué)生掌握學(xué)習(xí)的方法和技能，使其愿意學(xué)習(xí)。2.項(xiàng)目教學(xué)法本課程以實(shí)際電路為切入點(diǎn)整合課程內(nèi)容，以真實(shí)的案例為教學(xué)載體，將軟件應(yīng)用、設(shè)備編程、程序?qū)肱c運(yùn)行等課程主要內(nèi)容貫穿在項(xiàng)目實(shí)施過程中。要求學(xué)生獨(dú)立完成，提交整體項(xiàng)目成果，最終提升學(xué)生的應(yīng)用技能。3.一體化教學(xué)一體化教學(xué)就是將理論和實(shí)踐捆綁在一起，教學(xué)方式機(jī)動(dòng)靈活，淡化理論和實(shí)驗(yàn)環(huán)節(jié)的界限，將要講授的內(nèi)容通過教學(xué)設(shè)備、現(xiàn)場展示演示出來，理論通過實(shí)驗(yàn)取得理解，實(shí)踐在理論的指導(dǎo)下得到領(lǐng)悟。課程上學(xué)生身臨其境，教師講解直觀、詳細(xì)，教學(xué)效果好。（四）其他教學(xué)資源配置1.中國大學(xué)MOOC平臺2.嗶哩嗶哩（B站）。3.在線編程競賽平臺（LeetCode、牛客網(wǎng)等）。（五）課程教學(xué)團(tuán)隊(duì)建議教學(xué)團(tuán)隊(duì)?wèi)?yīng)積極推行改革、工作任勞任怨。具備高校教師資格證，具有豐富的FPGA編程與開發(fā)經(jīng)驗(yàn)，熟悉Verilog語言程序開發(fā)及嵌入式應(yīng)用，具備基于行動(dòng)導(dǎo)向教學(xué)法的設(shè)計(jì)應(yīng)用能力，兩年以上企業(yè)一線研發(fā)經(jīng)驗(yàn)，具備“電子工程師”資格的“雙師型”教師。教學(xué)團(tuán)隊(duì)中應(yīng)有30%的企業(yè)一線研發(fā)人員、技術(shù)主管等兼職教師。五、課程考核與評價(jià)1．平時(shí)成績（50分）考勤（5分）與課堂表現(xiàn)（15分）通過課堂點(diǎn)名、提問等方式考查學(xué)生的出勤情況和課堂參與度。例如，每次課隨機(jī)提問，根據(jù)學(xué)生的回答情況給予相應(yīng)的分?jǐn)?shù)，以激勵(lì)學(xué)生積極參與課堂討論。作業(yè)完成