本章內(nèi)容3.1門電路的主要參數(shù)3.2二極管門電路3.3TTL門電路3.4CMOS門電路3.5TTL與CMOS電路的級(jí)聯(lián)

1

概述

2

邏輯門：能完成一些基本邏輯功能的電子電路。小規(guī)模集成電路SSI中規(guī)模集成電路MSI大規(guī)模集成電路LSI超大規(guī)模集成電路VLSI小于10門/片10～99門/片100～9999門/片大于10000門/片IntelI7-980Xprocessor1.7BTransistors發(fā)展過(guò)程

3

電子管二極管邏輯門DDL二極管-三極管邏輯門DTL三極管-三極管邏輯門TTLNMOS、PMOS、CMOS

3.1門電路的主要參數(shù)

4June9,2025門電路的主要參數(shù)靜態(tài)參數(shù)輸入高電平VIH和輸入低電平VIL輸出高電平VOH和輸出低電平VOL噪聲容限靜態(tài)輸入特性和輸出特性扇出系數(shù)動(dòng)態(tài)參數(shù)傳播延遲功耗

5

電壓傳輸特性曲線（VTC）

6

VTC-VoltageTransferCurveIVIH≥2.0V，VIL≤0.8V輸入高電平VIH&輸入低電平VIL輸入高電平VIH：對(duì)應(yīng)輸入邏輯1時(shí)的電平值輸入低電平VIL：對(duì)應(yīng)輸入邏輯0時(shí)的電平值

7

不是固定的值，而是一個(gè)電平范圍標(biāo)準(zhǔn)TTL電路規(guī)定VOH≥2.4V，VOL≤0.4V輸出高電平VOH&輸出低電平VOL輸出高電平VOH：對(duì)應(yīng)輸出邏輯1時(shí)的電平值輸出低電平VOL：對(duì)應(yīng)輸出邏輯0時(shí)的電平值

8

不是固定的值，而是一個(gè)電平范圍標(biāo)準(zhǔn)TTL電路規(guī)定

9

噪聲容限

10

高電平噪聲容限低電平噪聲容限

噪聲容限反應(yīng)了電路的抗干擾能力靜態(tài)輸入特性和輸出特性輸出電流輸出端在保證輸出電平正確的情況下可以承載的最大電流輸出電阻從電路輸出端看進(jìn)去時(shí)電路的等效電阻值輸入電流靜態(tài)工作時(shí)流入輸入端的電流輸入電阻從電路輸入端看進(jìn)去時(shí)電路的等效電阻值

11

驅(qū)動(dòng)能力負(fù)載特性扇出系數(shù)扇出系數(shù)：一個(gè)門電路可以驅(qū)動(dòng)同類門電路的個(gè)數(shù)N=min{NH,NL}其中

12

NL=IOLMAX/IILMAXNH=IOHMAX/IIHMAX驅(qū)動(dòng)能力傳播延遲傳播延遲：輸入信號(hào)變化達(dá)到信號(hào)幅度的50%開(kāi)始到相應(yīng)的輸出信號(hào)變化達(dá)到信號(hào)幅度的50%為止所需的時(shí)間

13

功耗靜態(tài)功耗：電路保持穩(wěn)定狀態(tài)，即所有信號(hào)均不發(fā)生翻轉(zhuǎn)時(shí)的功耗動(dòng)態(tài)功耗：由于電路翻轉(zhuǎn)引起的能量消耗

14

3.2二極管門電路

15June9,2025

16二極管的開(kāi)關(guān)作用開(kāi)關(guān)特性：二極管可以看做一個(gè)由電壓控制的開(kāi)關(guān)鉗位特性：二極管導(dǎo)通時(shí)，端電壓可認(rèn)為保持不變?cè)O(shè)定二極管與門VA、VB均為高電平：VY=3+0.3V=3.3V，高電平（邏輯1）當(dāng)某一輸入為低電平：VY=0.3V（邏輯0）所有輸入均為低電平：VY=0.3V（邏輯0）

17

ABY(5V)輸入高電平VIH=3V,輸入低電平VIL=0V輸出高電平VOH≥2.4V,輸出低電平VOL≤0.4V二極管導(dǎo)通電壓VT=0.3V設(shè)定二極管或門VA、VB均為低電平：VY=0V，低電平（邏輯0）當(dāng)某一輸入為高電平：VY=2.7V（邏輯1）所有輸入均為高電平：VY=2.7V（邏輯1）

18

輸入高電平VIH=3V,輸入低電平VIL=0V輸出高電平VOH≥2.4V,輸出低電平VOL≤0.4V二極管導(dǎo)通電壓VT=0.3VABY二極管電路的缺點(diǎn)

19

二極管與門，輸入為0V時(shí)，輸出低電位被鉗位在0.3V二極管或門，輸入為3V時(shí)，輸出高電位被鉗位在3-0.3=2.7V。存在電壓閾值損失，不能多級(jí)互聯(lián)

3.3TTL門電路

20June9,2025三極管的開(kāi)關(guān)特性

21

VI=0邏輯0VO=Vcc邏輯1VI=Vcc邏輯1VO=Vcs邏輯0截止?fàn)顟B(tài)發(fā)射結(jié)、集電結(jié)均反偏，IC≈0，VO≈VCC放大狀態(tài)發(fā)射結(jié)正偏、集電結(jié)反偏I(xiàn)C=βIB，VO=VCC-ICRC飽和狀態(tài)發(fā)射結(jié)正偏、集電結(jié)也正偏I(xiàn)C≈VCC/RC，VCS≈0.1~0.3VTTL反相器

22輸入級(jí)反相級(jí)輸出級(jí)TTL：Transistor-TransistorLogiczhangyj@TTL反相器

23

設(shè)輸入高電平VIH=3.4V,輸入低電平VIL=0.2V

輸出高電平VOH≥2.4V,

輸出低電平VOL≤0.4V

三極管的導(dǎo)通電壓VT=0.7V(5V)T1發(fā)射結(jié)導(dǎo)通，VB1=0.2+0.7=0.9VT2和T5管發(fā)射結(jié)均截止VC2≈VCC，T4導(dǎo)通T1集電極負(fù)載大，深度飽和，VC1≈VIT4基極電流小，可忽略R2電壓VO≈VCC-VBE4-VD2=3.6VVI=VILTTL反相器

24

設(shè)輸入高電平VIH=3.4V,輸入低電平VIL=0.2V

輸出高電平VOH≥2.4V,輸出低電平VOL≤0.4V

三極管的導(dǎo)通電壓VT=0.7V(5V)VI<0.7V,T1飽和,VC1隨VI升高0.7V<VI<1.4V,T2導(dǎo)通,T5截止,T4導(dǎo)通VI>2.1V,VC1被鉗位至1.4V1.4V<VI<2.1V,T2和T5均導(dǎo)通,T4截止逐漸升高VI（以下分析中電壓值均為估值）當(dāng)VI=VIH時(shí)，VC1=1.4V，T2和T5導(dǎo)通，T4截止，VO=VCE(sat)≈0VTTL反相器

25輸入級(jí)反相級(jí)輸出級(jí)輸入保護(hù)二極管推拉式輸出結(jié)構(gòu)T4和T5只有一個(gè)會(huì)導(dǎo)通，分別輸出高電平和低電平防止T4和T5同時(shí)導(dǎo)通zhangyj@TTL反相器電壓傳輸特性曲線

26

截止區(qū)線性區(qū)：T2導(dǎo)通，R2的電壓降導(dǎo)致

VBE4降低，從而使VO降低轉(zhuǎn)折區(qū)：T4由導(dǎo)通變?yōu)榻刂?/p>

T5由截止變?yōu)閷?dǎo)通飽和區(qū)“截止區(qū)”指T5管截止“飽和區(qū)”指T5管飽和TTL反相器噪聲容限

27

VIH≥2.0V，VIL≤0.8V標(biāo)準(zhǔn)TTL電路規(guī)定VOH≥2.4V，VOL≤0.4VVIL(max)=0.8VVIH(min)=2.0VVOL(max)=0.4VVOH(min)=2.4V

VIH(min):開(kāi)門電平（開(kāi)門：T5飽和）VIL(max):關(guān)門電平（關(guān)門：T5截止）

TTL反相器輸入電壓電流特性

28

輸入低電平等效電路灌電流負(fù)載輸入高電平等效電路拉電流負(fù)載

TTL反相器特性輸出

29

IOH增大導(dǎo)致VO降低IOL增大導(dǎo)致VO升高IOH(max):輸出高電平時(shí)最大輸出電流IOL(max):輸出低電平時(shí)最大輸出電流反映帶負(fù)載能力輸出高電平時(shí)等效電路輸出低電平時(shí)等效電路TTL反相器輸入端負(fù)載特性

30

開(kāi)門電阻RON：維持輸出端為低電平的輸入端對(duì)地最小電阻關(guān)門電阻ROFF：維持輸出端為高電平的輸入端對(duì)地最大電阻T1發(fā)射極電流流過(guò)RIN產(chǎn)生電壓降VI將由電阻RIN和R1的分壓決定

TTL反相器扇出系數(shù)

31

根據(jù)反相器的輸入電流和輸出電流計(jì)算

輸出高電平時(shí)

輸出低電平時(shí)

扇出系數(shù)TTL反相器靜態(tài)功耗

32輸出高電平輸出低電平

zhangyj@TTL反相器靜態(tài)功耗

33

TTL反相器傳播延遲傳播延遲產(chǎn)生的原因？？？三極管的狀態(tài)轉(zhuǎn)換需要時(shí)間（基區(qū)載流子的泄放）電路中存在寄生電容，電路狀態(tài)翻轉(zhuǎn)時(shí)對(duì)電容充放電

34

T5深度飽和，基區(qū)積累大量載流子，T5由飽和變?yōu)榻刂剐枰狗诺艋鶇^(qū)的載流子輸出低電平T4導(dǎo)通但未達(dá)到深度飽和狀態(tài)，T4由導(dǎo)通變?yōu)榻刂剐枰臅r(shí)間較小輸出高電平較慢較快通常來(lái)說(shuō)TTL門電路的tPHL會(huì)小于tPLHTTL反相器動(dòng)態(tài)功耗電容充放電引起的功耗短路電流引起的功耗

35

T5由導(dǎo)通變截止慢T4由截止變導(dǎo)通快T4和T5存在同時(shí)導(dǎo)通時(shí)間存在較大的尖峰電流T4未進(jìn)入深度飽和T4可以快速進(jìn)入截止?fàn)顟B(tài)尖峰電流小輸出由低變高輸出由高變低使用注意事項(xiàng)

36

兩個(gè)門輸出電平不同時(shí)會(huì)產(chǎn)生大電流，燒毀電路輸出端絕對(duì)不能短接盡管輸入端懸空時(shí)相當(dāng)于輸入邏輯“1”，但由于輸入阻抗很高，容易引入干擾，導(dǎo)致邏輯錯(cuò)誤輸入端盡量不要懸空其他邏輯的TTL門電路

37

TTL與非門電路TTL或非門電路其他類型的TTL門電路肖特基TTL門電路集電極開(kāi)路輸出的門電路（OC門）三態(tài)輸出TTL門電路

38

肖特基TTL門電路

39

防止晶體管進(jìn)入深度飽和，減小傳輸延遲增加T6泄放電路，增加載流子泄放速度集電極開(kāi)路輸出的門電路（OC門）

40

上拉電阻上拉電阻多個(gè)OC門的輸出直接接到一起實(shí)現(xiàn)“線與”功能OC門負(fù)載電阻的選擇

41

輸出高電平輸出低電平RL太大：導(dǎo)致輸出高電平時(shí)低于VOH(min)RL太?。簩?dǎo)致輸出低電平時(shí)高于VOL(max)三態(tài)輸出TTL門電路42三態(tài)門有三個(gè)輸出狀態(tài)，“0”，“1”和高阻EN=0，T4和T5均截止，輸出高阻EN=1，反相器正常工作zhangyj@June9,2025三態(tài)輸出TTL門電路符號(hào)

43

三態(tài)輸出TTL門電路應(yīng)用

44

3.4CMOS門電路

45June9,2025MOS管P溝道N溝道增強(qiáng)型耗盡型數(shù)字集成電路中使用增強(qiáng)型PMOS和NMOS

46

NMOS晶體管結(jié)構(gòu)

47

MOS管開(kāi)關(guān)模型

48

MOS晶體管符號(hào)

49

CMOS反相器50VOL=0VOH=VDDzhangyj@June9,2025CMOS反相器電壓傳輸特性曲線

51

VTH=1/2VDDCMOS反相器靜態(tài)特性

52

CMOS反相器動(dòng)態(tài)特性

53

電路連接圖等效負(fù)載電容示意圖充電過(guò)程放電過(guò)程傳播延遲CMOS反相器動(dòng)態(tài)特性

54

54輸出信號(hào)翻轉(zhuǎn)過(guò)程中對(duì)負(fù)載電容的充放電所產(chǎn)生的功耗動(dòng)態(tài)功耗電路翻轉(zhuǎn)過(guò)程中由于NMOS管和PMOS管同時(shí)導(dǎo)通而產(chǎn)生的功耗CMOSCMOS,即互補(bǔ)MOS，由NMOS和PMOS晶體管組合構(gòu)成。電路中包含上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)上拉網(wǎng)絡(luò)由PMOS管構(gòu)成，下拉網(wǎng)絡(luò)由NMOS管構(gòu)成輸入端分別接到上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)中的晶體管柵極下拉網(wǎng)絡(luò)中兩N管并聯(lián)表示兩輸入信號(hào)相“或”，兩N管串聯(lián)表示兩輸入信號(hào)相“與”。上拉網(wǎng)絡(luò)反之下拉網(wǎng)絡(luò)與上拉網(wǎng)絡(luò)為對(duì)偶網(wǎng)絡(luò)N輸入的門電路需要2N個(gè)MOS管

55

CMOS或非門

56

A+BABABABCMOS與非門

57

ABA?BABABCMOS門電路功能分析分析下圖所示電路的功能

58

CMOS門電路設(shè)計(jì)

59

先設(shè)計(jì)下拉網(wǎng)絡(luò)，根據(jù)對(duì)偶關(guān)系設(shè)計(jì)上拉網(wǎng)絡(luò)CMOS門電路中晶體管的尺寸

60

漏極開(kāi)路輸出門電路（OD門）

61

OD門電路結(jié)構(gòu)OD門邏輯符號(hào)CMOS傳輸門

62

傳輸門的應(yīng)用