電子設計自動化雙語實驗教學大綱

目錄

一、課程簡介2

二、課程實驗教學的目的、任務與要求2

三、實驗方式與基本要求2

四、實驗項目設置3

五、教材（講義、指導書）3

六、實驗報告要求3

七、考試（考核）方式4

八、使用說明4

《電子設計自動化》課程實驗項目15

《電子設U自動化》課程實驗項目228

《電子設計自動化》課程實驗項目330

《電子設計自動化》課程實驗項目431

《電子設計自動化》課程實驗項目532

《電子設計自動化》課程實驗項目635

《電子設計自動化》課程實驗項目737

《電子設計自動化》課程實驗項目838

課程名稱：電子設計自動化（雙語）

課程編號：056116

英文名稱：ElectronicDesignAutomation

課程性質(zhì)：非獨立設課

課程屬性：專業(yè)限選課

應開實驗學期：第4學期

學時學分：課程總學時一48實驗學時-16課程總學分-3實驗學分-1

實驗者類別：本科生

適用專業(yè)：自動化、電氣工程及其自動化、電子信息工程、電子科學與技術(shù)等專業(yè)

先修課程：電路、模擬電子技術(shù)、數(shù)字電子技術(shù)等課程,

一、課程簡介

本課程是電子信息類學科的一門專業(yè)課，主要講授電子設計自動化EDA技術(shù)概述、EDA

工具軟件的基本使用方法、VHDL語言基礎(chǔ)、可編程邏輯器件基本原理、EDA技術(shù)綜合應用

等內(nèi)容。學生通過本課程的學習，使學生能夠系統(tǒng)掌握VHDL語言，通過大量的設計范例來

掌握數(shù)字電路的設計方法，熟悉使用EDA工具和開發(fā)系統(tǒng)進行電子設計的方法和過程，為

以后的電子設計工作打下基礎(chǔ)。

二、課程實驗教學的目的、任務與要求

通過本實驗課程的學習，將使學生在課堂理論課學習的基礎(chǔ)上，進一步加深對理論知識

的理解，學習、掌握現(xiàn)代數(shù)字電子設計方法，鍛煉和提高動手能力。為今后在相關(guān)領(lǐng)域中從

事與數(shù)字邏輯電路有關(guān)的設計、開發(fā)、應用等工作打下良好的基礎(chǔ)。

三、實驗方式與基本要求

實驗方式：學生1人一機，獨立實驗，注意記錄實驗數(shù)據(jù)與結(jié)果分析。

基本要求：每次實驗課前，學生應預習實驗講義，明確實驗目的和任務，擬定實驗步驟，

并認真復習與實驗內(nèi)容相關(guān)的理論。實驗過程中嚴格按實驗規(guī)程操作。愛護實驗儀器設備。

實驗完成后要寫出實驗報告，其內(nèi)容包括實驗數(shù)據(jù)的整理和計算，對實驗結(jié)果及實驗中出現(xiàn)

的問題的分析討論，對實驗方法的建議等。實驗后，按要求編寫實驗報告。

四、實驗項目設置

實驗編實驗實驗實驗實驗每組

序號實驗項「名稱實驗內(nèi)容提要

號時數(shù)類型類別耍求人數(shù)

學領(lǐng)乍EDA凝獺、

105511901”譯嘲苑十2驗證利必修2

OMaxPlusll醐緞計方法

編寫1位全加^VHDL程序、完成優(yōu)迎必修

2055119021位劭嘴22

直、電路線及下短痂B螂

媚8位鈉端VHDL程宇、宓戈仿專業(yè)必修2

3055119038位全幅2

其邨各道皴稗瀚HI過程

編寫4位數(shù)據(jù)匕珠交器VHDL程序、完■專業(yè)必修2

405511904緘也燔2

的謨、鄴儲皴下翎僦程

箱_珊期到BCD碼趣的VHDI箍別必修2

505511905切螞微BCD碼W.靛仿真FS犍祓下幸雄2

ilE^

編寫12冊嗯數(shù)器VHD_程序、制翁赳必修2

60551190611螂2

m電?健?皴下麴領(lǐng)附程

編寫單曲快生器器VHDL程序、完鋁氈必修2

705511907單施修生器2

成仿氯邨各詡皴下耨匐過程

炳7幽婀t楙喉「VHDL腑、紿必修2

8055119087艘嫡輜喉口2

初戈仿真、上悌隅接及博媽劍辨

合計16

注到觸tiM期物龍籽湃.說恂除如也會別詡盟專I康也專收〕蛇；姬味：1，必修溺鉆J陀

五、教材（講義、指導書）：

《電子設計自動化》實驗指導書，劉偉編

參考書：《EDA技術(shù)與應用實驗指導書》，江國強編，電子工業(yè)出版社，2004

六、實驗報告要求

每個實驗均按統(tǒng)一格式，按要求編寫實驗報告。

七、考試（考核）方式

本課程的總成績由理論考試成績、平時作業(yè)與實驗課成績3部分組成，按百分制計。其

中：期末理論考試占70%、平時成績（作業(yè)、答疑、課堂提問）占10%,實驗占20%,課

程設計單獨設課，單獨評定成績。

實驗成績的評定方法為：預習報告占10%，硬件電路連接占20%,軟件設計占20%,系

統(tǒng)調(diào)試占30%,實驗報告占20%。另外，對實驗中出現(xiàn)的問題，根據(jù)解決的情況可獎勵。?

50分（百分制）。

八、使用說明

每個實驗可選其中一項或幾項。

《電子設計自動化》課程實驗項目1

一、實驗項目名稱及實驗項目編號

組合邏輯3-8譯碼器的設計實驗，05611601

二、課程名稱及課程編號

電子設計自動化，055116

三、實驗目的：

1、通過一個簡單的3—8譯碼器的設計，讓學生掌握組合邏輯電路的設計方法。

2、掌握組合邏輯電路的靜態(tài)測試方法。

3、初步了解可編程器件設計的全過程。

四、實驗方法和步驟：

Maxplusll軟件的基本操作與應用

<-）設il輸入：

1、軟件的啟動:進入Altera軟件包,打開MAX+pluslllO.O軟件。

2、啟動File\New菜單，彈出設計輸入選擇窗口，如下圖1-1所示?；螯c擊下圖1-3主菜單

中的空白圖標，進入新建文件狀態(tài)。

兇

FileType----------------------------------------

6graphicEditorfild|.gdf一三|

「SymbolEditorfile

「TextEditorfile

CWaveformEditorfile|.$cf;|

QKCancel

圖1-1

3、選擇GraphicEditorFile,單擊ok按鈕，打開原理圖編輯器，進入原理圖設計輸入電路編

輯狀態(tài)，如下圖1-2所示：

Etl?UlQ*??S>wV*l6??k?r.Q?t?on?tfalp

口Q尸『一9、?/二R?屈7@2兇皿，34?！鑫萆蟈

<

v—

z

t

-

期

書

二

圖1-2

4、設計的輸入

I）放置一個器件在原理圖上

a.在原理圖的空白處雙擊鼠標左鍵，出現(xiàn)窗口如圖2-2；也可單擊鼠標右鍵，出現(xiàn)窗口如

圖2-1,選擇“EntcrsymboL”,出現(xiàn)窗口如圖2-2,進入器件選擇輸入窗口。

羹til*SZ所必ImiM“北

^4國342/圓區(qū)AaSQtAS-t罰3F-3I

c

1

T

'

ol-l

R

a

KJ

-'l

二

r?

Erimiajymbolrto5。cmonlGraphsEdflorWo

d川SJjHMxtn|■?上三吻II.WpbMQ我ggtl|回7?w?|Q?f?ie<z

圖2-1

Symbol電revw

SymbolL^xanes:

d:\c<lacxamples\mpg<t

d:\maxp*u22\mAx2bb\pr)m

d:\maSAj22KmBc2bb\mt

d*HpK>o2\ma_lpm3

Direct6yis:d:\edaex?mplocVnygdf

SymbolE^es：

adder4

f_adde<

h_odder

圖2-2

b.在“symbolname”提示處（光標處）輸入元件名稱或用鼠標雙擊庫文件（在提示窗“Symbol

Libraries”里的各個文件），在提示窗“SymbolFiles”中雙擊元件或選中元件按下OK即可將該

器件放置到原理圖中。

c.如果安放相同元件，只要按住Ctrl鍵，同時用鼠標拖動該元件復制即可。

d.一個完整的電路包括：輸入端口INPUT、電路元器件集合、輸出端口OUTPUT。

e.下圖2-3為3-8譯碼器元件安放結(jié)果。

2）添加連線到器件的管腳上：

把鼠標移到元件引腳附近，則鼠標光標自動由箭頭變?yōu)槭?，按住鼠標右鍵拖動，即可畫出

連線。3-8譯碼器原理圖如圖2?4所示。

圖2-3

圖2-4

3）標記輸入/輸出端口屬性

分別雙擊輸入端口的“PIN-NAME”，當變成黑色時，即可輸入標記符并回車確認；輸出端口

標記方法類似。本譯碼器的三輸入端分別標記為：A、B,C；其八輸出端分別為：DO、D1、

D2、D3、D4、D5、D6、d7。如下圖2-5所示。

圖2-5

4）保存原理圖

單擊保存按鈕圖標，對于新建文件，出現(xiàn)類似文件管理器的圖框，請選擇保存路徑、文件名

稱保存原理圖，原理圖的擴展名為.gdf,本實驗中取名為testl.gdf。

4）點擊File\Project\setprojecttocurrentfile設置此項B為當前文件，如F圖2-6所示。注意,

此操作在你打開幾個原有項H文件時尤為重要，否則容易出錯。

Cul?J

■e

Q>?K

>?!?，?File

1CL，“

2CS3

5?*?M

西

MCSS

卬5小

「■?3?D”?U，

XI1?,.MW

KUfeUi1acX?4?，，］?q

Z-JSM

川

lAtrw<tkv

■4Va?-?<arC=??

LuJ

），，,，“?，”?、|■，■,「，,■，???..............」，,，?，?“A

■川面J4'7Ag29aId”由―生、U＜：）a，，…

圖2-6

此時在軟件窗口的頂層有路徑指示，見下圖2-7

iiMAX+plusII-d:\lgds\altera-test\testl\testl

MAX+plusIIFileEditViewSymbolAssignUtilitiesOptionsWindowHelp

口百口昌海?；鼐蔋金及質(zhì)?曲曲陶國暴，就曾2I

圖：2-7

至此，你已完成了一個電路的原理圖設計輸入的整個過程。

（二）電路的編譯與適配

1、選擇芯片型號

選擇當前項目文件欲設計實現(xiàn)的實際芯片進行編譯適配，點擊Assign'Device菜單選擇芯片,

如卜圖3-1對話窗所示。如果此時不選擇適配芯片的話，該軟件將自動把所有適合本電路

的芯片一一進行編譯適配，這將耗費你許多時間。該例程中我們選用CPLD芯片來實現(xiàn)，

如用7000S系列的EPM7128sLe84-6芯片；同樣也可以用FPGA芯片來實現(xiàn)，你只需在下

面的對話窗口中指出具體為芯片型號即可。

注意：EPM7128sLe84-15fllEPFIOK1084-4不是快速芯片，要將提示窗“ShowOnlyFaster

SpeedGrades”前面的7”去掉。

Device兇

TopofHierarchy:Untitled2.gdfOK

廠MaintainCurrentSynthesisRegardlessofDeviceorSpeedGradeChanges

圖：3-1

2、編譯適配

啟動MAX+plusII\Compiler菜單，或點擊主菜單下的快捷鍵，打開編譯窗口。按Start開

始編譯，并顯示編譯結(jié)果，生成下載文件。如果編譯時選擇的芯片是CPLD,則生成*pof文

件：如果是FPGA芯片的話，則生成*?sof文件，以備硬件下載編程時調(diào)用，同時生成*Tpt

報告文件，可詳細查看編譯結(jié)果。如有錯誤待修改后再進行編譯適配，如下圖3-2所示。

注意,此時在主菜單欄里的Processing菜單卜.有許多編譯時的選項，視實際情況選擇設置。

圖：3-2

如果說你設計的電路順利地通過了編譯，在電路不復雜的情況下，就可以對芯片進行編程下

載，直到設計的硬件實現(xiàn)?至此你已經(jīng)完成了一個EDA的設計與實現(xiàn)的整個過程。如果你

的電路有足夠的復雜，那么其仿真就顯得非常必要。

（二）電路仿真與時序分析

MaxplusII教學版軟件支持電路的功能仿真（或稱前仿真）和時序分析（或稱后仿真;。眾

所周知，開發(fā)人員在進行電路設計時，非常希望有比較先進的高效的仿真工具出現(xiàn)，這將為

你的設計過程節(jié)約很多時旬和成本。由于EDA工具的出現(xiàn)，和它所提供的強大的（在線）

仿真功能迅速地得到了電子工程設計人員的青睞，這也是當今EDA（CPLD/FPGA）技術(shù)

非?；鸨┑脑蛑?。下面就MaxphisH軟件的仿真功能的基本應用在本實驗中作一初步介

紹，在以后的實驗例程中將不在一一介紹。

首先我們介紹功能仿真，卻前仿真。

（一）、編譯選擇

a.選擇MAX+plusII\Compiler菜單，進入編譯功能。

b.此時主菜單已改變?nèi)缦聢D3-3。點擊主菜單“Processing","FunctionalSNFExtractor”,如下

圖3-3o

圖3-3

c.此時編譯窗口改變?nèi)缦聢D3-4。這時卜.一步做的仿真是功能仿真。

二）添加仿真激勵信號波形

1＞后動MaxplusinWavefromeditor菜單,進入波形編輯窗口,如下圖3-5所示

圖3-4

IVAX*71USIIZil。ZditXcd?Assign]Jtiliti?zOptionsYindw2{elp

□K口三二k?L或藥心?1向A：金窿面9as四|

圖：3-5

2、將鼠標移至空白處并單擊右鍵，出現(xiàn)如下圖3-6所示對詁窗口。

3、選擇Enternodesfromsnf選項并按左鍵確認，出現(xiàn)下圖3—7所示對話筐，單擊和

按鈕，選擇欲仿真的I/0管腳。

^Ifflxj

IIFileE4>tView-Kod*AstirnUtilitiesOptionsK*lp

Untitled2-GraphicEditor-ID1x|

KUydf-GrephicE4it?r-101x|

11

PVatitied)-YareforsEditor3兇

Ref|0Ons][-[?ITime1100OnsJInterval:|1OOOns

.0°ns

NameValue100拆s200

Cut

Delete

I&tarlVoda

EaterHod”fronSUP

EfttwrT*xt

AddsnodesendgroupsfromtheprojectsSNFtothecurrentfile

_/現(xiàn)]⑷⑥.]」r\a工I"，第三||*HAX*PI.Qgrjgs|畫3京JQ■100n：os

圖：3-6

FotHo。8th<&dologbacprasfiFl

一鞏1031號&彩）勺4―E?…g-g[02，Ia’G片海]IB9

圖3-7

4、單擊OK按鈕，列出仿真電路的輸入、輸出管腳圖，在本電路中，3-8譯碼器的輸出

為灰色，表示未仿真前其輸出是未知的。

5、調(diào)整管腳順序，符合常規(guī)習慣，調(diào)整時只需選中某一管腳（如）并按住鼠標左鍵挺止

相應位置即可完成。

6、準備為電路輸入端口添加激勵波形，如下圖3-8所示。選中欲添加信號的管腳，面口

左邊的信號源即刻變成可操作狀態(tài)，如箭頭和圓括弧所示。根據(jù)實際電路要求選擇信號源種

類，在本電路中我們選擇時鐘信號就可以滿足仿真要求,

圖：3-8

7、選擇仿真時間：視電路實際要求確定仿真時間長短，如下圖3-9所示。在當前主菜單“File”

的下拉菜單中選中“EndTime”,在提示窗Fmc”中輸入仿真結(jié)束時間,即可修改仿真時間。

在本實驗中，我們選擇軟件的默認時間lus就能觀察到3-8譯碼器的8個輸出狀態(tài)。

8、為A、B、C三輸入端口添加信號：先選中A輸入端“2-A”，然后再點擊窗口左側(cè)的

時鐘信號源圖標添加激勵波形，出現(xiàn)下圖3-9對話窗口。

9、在本例程中，我們選擇初始電平為時鐘周期倍數(shù)廿’1一（時鐘周期倍數(shù)只能

為1的整數(shù)倍）并按0K確認。經(jīng)上述操作我們已為A輸入端添加完激勵信號，點擊全屏顯

示如下圖3-10所示。

XI-4141tM(J

,0II￡?i?B4?te???????B?lp

口『。手x出，c”公出國/as卬冏tago彳工工x的嗎,

A|

M—?r_VWwJ_100Ow

，砰*|[1同Q》號4彩口IdG11??3?4?<■■>??”，||■?3八5口-八《??_30kx，

圖3—9

圖3-10

10、根據(jù)電路要求編輯另外兩路輸入端口的激勵信號波形,在本實驗中，3—8譯碼器的A、

B、C三路信號的頻率分別為1、2、4倍關(guān)系，其譯碼輸出順序就符合我們的觀察習慣。

按上述方法為B、C兩路端口添加波形后單擊左邊全屏顯示圖標"”，三路激勵信號的編輯結(jié)

果為下圖3-11所示。

圖3-11

11、保存激勵信號編輯結(jié)果：使用FilcXSavc或關(guān)閉當前波形編輯窗口時均出現(xiàn)下圖3-12對

話框，注意此時的文件名稱不要隨意改動，單擊0K按鈕保存激勵信號波形。

圖：3-12

三）電路仿真

1、打開Maxplusn\Simula【or菜單，或點擊主菜單下的快捷鍵，彈出仿真對話窗口，如下

圖3-13所示。

圖3-13

2、確定仿真時間，EndTime為“1”的整數(shù)倍。注意：如果在添加激勵信號的時未設置結(jié)束

時間的話，此時在仿真窗口中就不能修改EndTime參數(shù)。在該例程中，我們使用的是默認

時間，單擊Start開始仿真，如有出錯報告，請杳找原因，一?般是激勵信號添加有誤。本電

路仿真結(jié)果報告中無錯誤、無警告，如下圖3-14所示。

圖：3-14

3、觀察電路仿真結(jié)果，請單擊激勵輸出波形文件圖標，如卜.圖3-15所示。

圖:3-15

4、上圖可見，我們所設計的3-8譯碼器順利地通過了仿真，設計完全正確。至此功能仿真

結(jié)束。下面我們介紹時序仿真。

（一）、選擇編譯

I.選擇MAX+plusH'Compiler菜單，進入編譯功能。

2.此時主菜單已改變?nèi)缦聢D3-19。點擊主菜單“Processing”下拉菜單中“TimingSNF

Extractor”,編譯窗口便改變?nèi)缦聢D3-16。

編譯完成后，下一步所做的仿真既是時序仿真。

a0VAJtpluc1：-4

HlilaQpticox[inAm

l??tG

>l>tBo<tor

)

E?uicUoialSI?ittrici9rliming

.IsniMSW￡ttreetor

TIBIMSIF[xtractor

La?k?dSWExtractor

FitterS?ttiM>?■

1""QHl<S?QQl9

公幽TOF>1?

￡r?>?rv?411?■?Sy&toyvv

圖3-16

（二）、時序仿真

1.打開MaxphisIIXSimulator菜單,彈出其對話窗口,如下圖3-17所示。點擊“Start”開始

時序仿真。

圖3-17

2.觀察電路仿真結(jié)果，請單擊激勵輸出波形文件圖標,如下圖3-18。

仔細觀查電路的時序，在空白出單擊鼠標坐鍵，出現(xiàn)測帚標尺，然后將標尺拖至欲測審的地

方，查看延時情況從上圖可以看到，我們這個電路在實際工作時.，激勵輸出有15.2個ns的

延遲時間。至此，你以完成和掌握了電路的仿真功能。

在有的電路仿真時，可能需要修改仿真步長，在主菜單“Options”下拉菜單中選中“GridSize”,

如下圖3-19.出現(xiàn)如下圖3-20窗口,在提示窗“GridSize”對應的光標行修改數(shù)據(jù),然后

點擊“0K”確認。

YMHplusII?dscf?fIditor

圖3-18

rrHMAX+plusII-d：\lgds\altera-iv\testl\testl-[testl.sc￡-WaveformEditor]

MAX+plusIIFileEditViewNodeAssignUtilitiesOptionsWindowHelp

/南回回卜？金屬囪的n3SjjaptoGridj

3ShowGridCtrl+Shift+G

Ref:plOOUns11?|?|Time:|240Qns

$ridSize...j

Ai1nn?J11J

UserLibraries...

Name:_Valu410口Ons

□□ColorPalette...-

3c0LicenseSetup....

u^-B0

----------Preferenccs..._

--KftA

圖3-19

圖3-20

在時序仿真的過程中，也可能需要對激勵波形反復做修改，如下圖3-21,用鼠標點住某一

處波形拖動，出現(xiàn)黑色的條，即被選中。此時可通過選擇主窗口左邊的波形鍵選擇高低電平，

如圖3-22。當您想直接打開一個已經(jīng)編輯好的文件時，可用主菜單“File”下拉菜單中的

“Open”項，或使用主菜單下的快捷鍵如下圖3-23。會出現(xiàn)以下“Open”窗口，如圖3-24<,在

“Drives”提示窗中可選擇驅(qū)動器名稱，在“Directories”提示窗中可選擇文件路徑，如圖中，

雙擊“以血山V”，可返回到目錄下，打開它里面的所有文件。雙擊門吸，即可返回

到D盤根目錄下。在提示窗“ShowinFilesList”中選擇文件類型，如.gdf、.tdf、.vhd等，

或可顯示所有文件。在提示窗“Files”中選擇要打開的文件，該文件名稱會出現(xiàn)在“FileName”

提示窗中。點擊“OK”鍵確認，即可打開該文件。

3

叁

囚

圜

里

罌

圖3-23

當打開一個現(xiàn)有的文件后，若要編譯該文件，切記要指定路徑和元器件。指定路徑可用前面

講過的方法,在主菜單法ile”的F拉菜單“Project"中選擇"SetProjecttoCurrentFile”。也可采

用如下方法，在主菜單“File”的下拉菜單“Project”中選擇“Name”，或點擊快捷鍵出

現(xiàn)如圖3-25的窗口。在此窗口中確定工程文件的路徑和名稱。指定工程文件路徑后，可在

軟件窗口的頂層有提示。如圖3-26。

圖3-24

圖3-25

itiMAX+plusIIManager-d:\lgds\altera-iv\testl\testl

MAX+plusIIFileAssignOptionsHelp

si向BBEBBB圜園寓用地@

圖3-26

（四）、管腳的重新分配與定位:

啟動MAX+plusH\FloorplanEditor菜單命令，（或按快捷圖標）出現(xiàn)如圖4-1所示的芯片

管腳自動分配畫面（讀者可在芯片的空白處試著雙擊鼠標左鍵，你能發(fā)現(xiàn)這樣操作可在芯片

如圖4-1和芯片內(nèi)部之間進行切換，可觀察芯片內(nèi)部的邏輯塊等）。

FloorplanEditor顯示的是該設計項目的管腳分配圖。這是由軟件自動分配的。用戶可隨意

改變管腳分配，以方便與你的外設電路進行匹配。管腳編輯過程如下：

1、按下窗口左邊的手動分配圖標，所有管腳將會出現(xiàn)在窗口，如下圖4-2中箭頭所示。

2、用鼠標按住某輸入/輸出端口，并拖到下面芯片的某一管腳上，松開鼠標左鍵，便可完成

一個管腳的重新分配（讀者可試著在管腳之間相互拖拽，你會覺得非常方便）。注意：芯

片上有一些特定功能的管擲，如時鐘端，清零端等，進行管腳編輯時一定要注意，一般管

腳都放置在I/O口。另外，在芯片器件選擇中，如果選的是Aut。，則不允許對管腳再進

行手工分配。當你對管腳進行二次調(diào)整以后，一定要再編譯一次，否則程序下載以后，其

管腳功能還是為當初的自動分配狀態(tài)。

3、可選用自動分配方式，點擊軟件窗口左側(cè)圖標，管腳會自動分配到器件的各個管腳。分

配完成后請注意重新編譯，用臼動分配后，如果要修改，則要手工分配，點手工分配，所有

的管腳重新回到“UnassignedNodes&”窗口中。然后再一個一個的把管腳分配在器件上。

II-d3?”9/八\“出八皿“4

QAX*plusII{ditttyout抬ngOptions(indwHelp

f暨]]3⑥.1I-一3r\IXEC\教學.|G＞同易電子郵箱畫2犯.。3。rd00-q020:03

圖4-1

IIE4itVie*layoutU(il>ii?tOptionsVind?vMtlp

口廄Li倒一卜R|?刈合及墾旦魚蜀國二寓國用回鬼寥制_______________

(CvrentAssicwientsl-Floorpl?BE4Itor3X

ChipName：|addeM(EPM7032LC44-6)3UnnssigncdNodes&Pim

OainO-

COI<MIcgcnd

K>ojn1—

口Unassigned口Device-WideFan-OutE>6in2

E>oin3▼

?Unrouted<lI＞「

SelectedNode(t)SPinfi):

Nonassignable<none>

34Z)(VO)

330(VO)

32Z)(VO)

31ZJ(IO)

30■(GNO)

(VO)(Z1729ng1

J

S'開始|j@⑥.”■一?“8n-3p：VCCTCMMt…Io和電子部箱...I聞2?icr”oC...，|■g⑦20:06

圖：4-2

（五）、器件的卜.載編程與硬件實現(xiàn)

一）實驗箱電路板上的連線

用三位撥碼開關(guān)提供三位譯碼器的輸入信號，將A、B、C對應的管腳與三個撥碼開關(guān)相連;

用LED燈來表示譯碼器的輸出，將D0...d7對應的管腳分別與8只LED等相連。

ABCLEDOLED1LED2LED3LED4LED5LED6LED7

000亮滅滅滅滅滅滅滅

100滅亮滅滅滅滅滅滅

010滅滅亮滅滅滅滅滅

110滅滅滅亮滅滅滅滅

001滅滅滅滅亮滅滅滅

101滅滅滅滅滅亮滅滅

011滅滅滅滅滅滅亮滅

111滅滅滅滅滅滅滅亮

二）器件的編程下載

I、啟動MAX+plusH\Programmer菜單或點擊快捷圖標I旦竺J,如果是第一次啟用的話，將

出現(xiàn)如圖5-1所示的對話框，請你填寫硬件類型，在“HardwareType”提示窗中選擇“byte

blaster,,,在“ParallelPort”提示窗出現(xiàn)“Lpt1:0x378”,并按下OK確認即可。如圖5-2。

?■AX*pl?sII-4：\ed?exa?]

WAX4T>1U5nFila口必FLZXAssignOptioi

D國侑尉圖

-nx3兇

UnastigncdNodes&Pint:

ExamineProgramVerifypainOZ

|?ain1

ErogramISecurityBit?ain2