《計算機組成與系統(tǒng)結(jié)構(gòu)》課程練習

一、填空題

1.計算機的運算精度與機器的①有關(guān)，為解決精度與硬件成本的矛盾，

大多數(shù)計算機使用—②。

答：①字長②變字長運算

2.計算機硬件直接能執(zhí)行的程序是①程序，高級語言編寫的源程序必須

經(jīng)過—②—翻譯，計算機才能執(zhí)行。

答：①機器語言②語言處理程序

3.在帶符號數(shù)的編碼方式中，零的表示是唯一的有①和②。

答：①補碼②移碼

4.若［xl］補=10110111,［x2源=1.01101,則數(shù)xl的十進制數(shù)真值

是①，x2的十進制數(shù)真值是②。

答：①-73②-0.71875

5.設(shè)某浮點數(shù)的階碼為8位（最左一位為符號位），用移碼表示；尾

數(shù)為24位（最左一位為符號位），采用規(guī)格化補碼表示，則該浮點數(shù)能

表示的最大正數(shù)的階碼為①，尾數(shù)為②；規(guī)格化最大負數(shù)的階碼為

③，尾數(shù)為④。（用二進制編碼回答）

答：①11111111②1111111111111

③11111111④10

6.設(shè)有效信息位的位數(shù)為N,校驗位數(shù)為K,則能夠檢測出一位出錯并能

自動糾錯的海明校驗碼應滿足的關(guān)系是①。

答：①2K-1>N+K

7、在補碼加減運算中，符號位與數(shù)據(jù)①參加運算，符號位產(chǎn)生的進位

②。

答：①按同樣規(guī)則一起②自動丟失

8、在浮點運算過程中，如果運算結(jié)果的尾數(shù)部分不是①形式，則需要進

行規(guī)格化處理。設(shè)尾數(shù)采用補碼表示形式，當運算結(jié)果②時，需要進行

右規(guī)操作；當運算結(jié)果③時，需要進行左規(guī)操作。

9、答：①規(guī)格化②溢出③不是規(guī)格化數(shù)

1。、浮點運

11、

12、算器由①和②兩部分組成，它們本身都是定點運算器，其中①要

求能夠進行③運算；

13、②要求能夠進行④運算。

答：①階碼部件②尾數(shù)部件③加減④加減乘除

10、Cache使用的是①存儲芯片。

答：①SRAM

1L主存由①構(gòu)成，虛存由②構(gòu)成。

答：①DRAM②硬盤

12.Cache存儲器的主要作用是解決①。

答：①CPU與主存間速度匹配問題

13.存儲器的取數(shù)時間是衡量主存①的重要指標，它是從②到③的

時間。

答：①速度②把要訪問的存儲單元的地址，加載到存儲器芯片的地址

引腳上

14.SRAM與DRAM中速度高的是①，集成度高的是②。

答：①SRAM②DRAM

15.某存儲器數(shù)據(jù)總線寬度為32位，存取周期為250ns,則其帶寬是

①。

答：①128Mbit/s

16.在指令編碼中，操作碼用于表示①，n位操作碼最多可以表示②條

指令。地址碼用于表示③。

答：①指令應執(zhí)行的操作和應具有的功能②2n③與操作數(shù)據(jù)相關(guān)的

地址信息

17、在寄存器尋址方式中，指令的地址碼部分給出的是①，操作數(shù)存放

在②。

答：①某一寄存器的編號②寄存器中

18、采用存儲器間接尋址方式的指令中，指令的地址碼中字段中給出的是

①所在的存儲器單元地址，CPU需要訪問內(nèi)存②次才能獲得操作數(shù)。

答：①是操作數(shù)的有效地址EA②2

19、操作數(shù)直接出現(xiàn)在指令的地址碼字段中的的尋址方式稱為①尋址;

操作數(shù)所在的內(nèi)存單元地址直接出現(xiàn)在指令的地址碼字段中的的尋址方

式稱為②尋址。

答：①立即尋址②直接尋址

2。、相對尋址方式中，操作數(shù)的地址是由①與②之和產(chǎn)生的。

答：①PC當前的內(nèi)容②形式地址部分給出的位移量

21.控制器的主要功能包括①、②和③等三個功能。

答：①控制指令的正確執(zhí)行②控制程序和教據(jù)的輸入與結(jié)果的輸出③

異常情況和特殊請求的處理法

22.一般而言，CPU中至少有①、②、③、④、⑤和⑥六個

寄存器。

答：①程序計數(shù)器PC、②地址寄存器MAR、③數(shù)據(jù)緩沖寄存器

MDR(MBR)、

④指令寄存器區(qū)、⑤累加寄存器AC、⑥程序狀態(tài)寄存器PSR

23.微指令的編碼方式有①、②和③等三種。

答：①直接控制法②最短編碼法③字段直接編碼法

24.CPU周期也稱為①周期，一個CPU周期包括若干個②。

答：①機器周期②節(jié)拍

25.在程序執(zhí)行過程中，控制器控制計算機的運行總是處于①、分析指

令和②的循環(huán)之中。

答：①取指令②執(zhí)行指令

26.微程序控制器的核心部件是①，它一般由②構(gòu)成。

答：①控制存儲器②ROM

27、在同一微周期中①的微命令被稱為互斥微命令，而在同一微周期中

②的微命令被稱為相容微命令。顯然，③的微命令不能放在一起譯碼。

答：①不允許同時出現(xiàn)的微命令②允許同時出現(xiàn)的微命令③相容的

微命令

28、由于微程序設(shè)計的靈活性，只要簡單地改變①，就可改變微程序控

制的機器指令系統(tǒng)。

答：①微程序

29、在鏈式查詢和獨立請求兩種總線控制判優(yōu)方式中，響應時間最快的是

①方式；對電路故障最敏感的是②方式。

答：①獨立請求②鏈式查詢

30、在單總線、雙總線、三總線3種系統(tǒng)中，從信息流傳送效率的角度看,

①的工作效率最低；從吞吐量來看，②最強。

答：①單總線②三總線

31.在單總線結(jié)構(gòu)的計算機系統(tǒng)中，每個時刻只能有兩個設(shè)備進行通信，

在這兩個設(shè)備中，獲得總線控制權(quán)的設(shè)備叫①，由它指定并與之通信的

設(shè)備叫②。

答：①主設(shè)備②從設(shè)備

32.為了減輕總線的負擔，總線上的部件大都具有①。

答：①緩沖器

33.在地址和數(shù)據(jù)線分時復用的總線中，為了使總線或設(shè)備能區(qū)分地址信

號和數(shù)據(jù)信號，所以必須有①控制信號。

答：①地址有效

34.標準微機總線中，PC/AT總線是①位總線，EISA總線是②位總線,

PCI總線是③位總線。

答：①16②32③32位或64位

35.USB端口通過使用①，可以使一臺微機連接的外部設(shè)備數(shù)多達②

臺。

答：①集線器②127

36.計算機的外圍設(shè)備大致分為輸入設(shè)備、輸出設(shè)備、①、②、③和

其他輔助

設(shè)備。

答：①外存儲器②終端③其它含義的I/O設(shè)備

37、顯示器的刷新存儲器（或稱顯示緩沖存儲器）的容量是由①、②決

定的。

答：①分辨率②灰度級或色彩數(shù)

38、顯示適配器作為CRT與CPU的接口，由①存儲器、②控制器和

ROMBIOS三部

分組成。先進的③控制器具有④加速能力。

答：①顯示緩沖②顯示③顯示④圖形

39、CPU對輸入輸出設(shè)備的訪問，采用按地址訪問的形式。對I/O設(shè)備

編址的方法，目前采用方式主要有：①和②，其中③需要有專門的

I/O指令支持。

答：①I/O獨立編址方式②存儲器統(tǒng)一編址方式③I/O獨立編址方

式

40、主機與外圍設(shè)備之間的數(shù)據(jù)交換方式有①、②、③和④等幾

種。

答：①直接程序控制方式②程序中斷方式③DMA④I/O通道方式

41.接口接收到中斷響應信號INTA后，要將①傳送給CPU。

答：①中斷類型編碼（中斷識別編碼）

42.DMA控制器和CPU分時使用總線的方式有①、②和③三種。

答：①CPU暫停方式②周期挪用方式③交替訪問內(nèi)存方式

43.通道的工作過程可分為①、②和，③三部分。

答：①CPU使用廣義指令進入管理程序，組織一個通道程序，并啟動通

道。

44.在I/O控制方式中，主要由程序?qū)崿F(xiàn)的控制方式是①方式。

答：①程序控制方式

45.中斷處理過程可以①進行，②的設(shè)備可以中斷③的中斷服務(wù)程

序。

答：①嵌套②優(yōu)先級別高③優(yōu)先級別低

46.1/0通道是一個特殊功能的①，它有自己的②，專門負責數(shù)據(jù)輸

入輸出的傳輸控制，CPU只負責③功能。

答：①I/O控制器②指令執(zhí)行部件③啟、停I/O通道，查詢通道與

I/O設(shè)備狀態(tài)，控制I/O通道進行某些操作

47、程序中斷I/O方式與DMA方式除了應用場合與響應時間不同以外,

兩者的主要區(qū)別在于①。

答：①程序中斷I/O方式是以CPU為中心，采用軟硬結(jié)合，以軟件為主

的方式，控制設(shè)備與主機之間的數(shù)據(jù)傳送，DMA方式是以主存為中心,

采用硬件手段，控制設(shè)備與主存間直接進行數(shù)據(jù)傳送。

二、單選題

1.在計算機系統(tǒng)中，硬件在功能實現(xiàn)上比軟件強的是—C—。

A.靈活性.B.實現(xiàn)容.C.速度.D.成本低

2.完整的計算機系統(tǒng)包括兩大部分，它們是—C—o

A.運算器與控制.B.主機與外設(shè)

C.硬件與軟.D,硬件與操作系統(tǒng)

3.現(xiàn)代計算機組織結(jié)構(gòu)是以—B—為中心，其基本結(jié)構(gòu)遵循馮?諾依曼

思想。

A.寄存.B,存儲C.運算.D.控制器

4.馮?諾依曼存儲程序的思想是指—Co

A.只有數(shù)據(jù)存儲在存儲器

B.只有程序存儲在存儲器

C.數(shù)據(jù)和程序都存儲在存儲器

D.數(shù)據(jù)和程序都不存儲在存儲器

5.某機字長64位，其中1位符號位，63位尾數(shù)。若用定點小數(shù)表示，則

最大正小數(shù)為Bo

A.+(l-2-64.B.+(l-2-63.C.26.D.263

6.設(shè)［x］補=1.X1X2X3X4X5X6X7X8,當滿足A時，x>—1/2成立。

A.xl=I.x2~x8至少有一個為.B.xl=0.x2?x8至少有一個為1

C.xl=1,x2?x8任.D.xl=0.x2?x8任意

7、在某8位定點機中，寄存器內(nèi)容為10000000,若它的數(shù)值等于一128,

則它采用的數(shù)據(jù)表示為Bo

A.原.B.補.C.反.D.移碼

8、在下列機器數(shù)中，哪種表示方式下零的表示形式是唯一的Bo

A.原.B.補.C.反.D.都不是

9、下列論述中，正確的是Do

A.已知因原求因補的方法是：在［x］原的末位加1

B.已知［x］補求［—x］補的方法是：在［x］補的的末位加1

C.已知因原求閔補的方法是：將尾數(shù)連同符號位一起取反，再在末位加

1

D.已知因補求［—X］補的方法是：將尾數(shù)連同符號位一起取反，再在末位

加1

10、IEEE754標準規(guī)定的32位浮點數(shù)格式中，符號位為1位，階碼為

8位，尾數(shù)為23位，則它所能表示的最大規(guī)格化正數(shù)為Ao

A.+(2-223)X212.B.+(1-223)x2127

C.+(2-223)X225.D.2127-223

11.浮點數(shù)的表示范圍取決于Ao

A.階碼的位.B.尾數(shù)的位數(shù)

C.階碼采用的編.D.尾數(shù)采用的編碼

12.在24X24點陣的漢字字庫中，一個漢字的點陣占用的字節(jié)數(shù)為Do

A..B..C.2.D.72

13.假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用奇校驗的編

碼是Bo

A.1001101.B.1101000.C.1101011.D.10111000

14.在循環(huán)冗余校驗中，生成多項式G(x)應滿足的條件不包括D。

A.校驗碼中的任一位發(fā)生錯誤，在與G(x)作模2除時，都應使余數(shù)不為。

B.校驗碼中的不同位發(fā)生錯誤時，在與G(x)作模2除時，都應使余數(shù)不同

C.用G(x)對余數(shù)作模2除，應能使余數(shù)循環(huán)

D.不同的生成多項式所得的CRC碼的碼距相同，因而檢錯、校錯能力相

同

15.運算器的核心部分是Co

A.數(shù)據(jù)總.B.累加寄存.C.算術(shù)邏輯運算單.D.多路開關(guān)

16.在浮點運算中下面的論述正確的是Co

A.對階時應采用向左規(guī)格化

B.對階時可以使小階向大階對齊，也可以使大階向小階對齊

C.尾數(shù)相加后可能會出現(xiàn)溢出，但可采用向右規(guī)格化的方法得出正確結(jié)

論

D.尾數(shù)相加后不可能得出規(guī)格化的數(shù)

17、當采用雙符號位進行數(shù)據(jù)運算時，若運算結(jié)果的雙符號位為01,則

表明運算Bo

A.無溢.B,正溢.C.負溢.D.不能判別是否溢出

18、補碼加法運算的規(guī)則是Bo

A.操作數(shù)用補碼表示，符號位單獨處理

B.操作數(shù)用補碼表示，連同符號位一起相加

C.操作數(shù)用補碼表示，將加數(shù)變補，然后相加

D.操作數(shù)用補碼表示，將被加數(shù)變補，然后相加

19、原碼乘除法運算要求Co

A.操作數(shù)必須都是正.B.操作數(shù)必須具有相同的符號位

C.對操作數(shù)符號沒有限.D.以上都不對

20、下面對浮點運算器的描述中正確的是Ao

A.浮點運算器由階碼部件和尾數(shù)部件實現(xiàn)。

B.階碼部件可實現(xiàn)加、減、乘、除四種運算。

C.階碼部件只能進行階碼的移位操作。

D.尾數(shù)部件只能進行乘法和加法運算。

21.若浮點數(shù)的階碼和尾數(shù)都用補碼表示，則判斷運算結(jié)果是否為規(guī)格化

數(shù)的方法是C。

A.階符與數(shù)符相同為規(guī)格化數(shù)。

B.階符與數(shù)符相異為規(guī)格化數(shù)。

C.數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)。

D.數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)。

22.已知因補=1.01010,卜］補=1.10001,下列答案正確的是Do

A.［x］補+［y］補=1.11018.因補+卜］補=0.11011

C」x］補一［y］補=。.1101.口.回補一卜］補=1.11001

23.下列敘述中概念正確的是Do

A.定點補碼運算時，其符號位不參加運算。

B.浮點運算中，尾數(shù)部分只進行乘法和除法運算。

C.浮點數(shù)的正負由階碼的正負符號決定。

D.在定點小數(shù)一位除法中，為了避免溢出，被除數(shù)的絕對值一定要小于除

數(shù)的絕對值。

24.計算機系統(tǒng)中，硬件能夠直接識別的指令是A°

A.機器指.B.匯編語言指.C.高級語言指.D.特權(quán)指令

25.指令系統(tǒng)中采用不同的尋址方式的主要目的是Bo

A.增加內(nèi)存的容.B.縮短指令長度，擴大尋址范圍

C.提高訪問內(nèi)存的速.D.簡化指令譯碼電路

26.在相對尋址方式中，若指令中地址碼為X,則操作數(shù)的地址為Bo

人??8.伊0+9入+段基.口.變址寄存器+乂

27、在指令的地址字段中直接指出操作數(shù)本身的尋址方式，稱為B。

A.隱含地.B.立即尋.C,寄存器尋.D.直接尋址

28、支持實現(xiàn)程序浮動的尋址方式稱為Bo

A.變址尋.B.相對尋.C.間接尋.D.寄存器間接尋址

29、在一地址指令格式中，下面論述正確的是Co

A.只能有一個操作數(shù)，它由地址碼提供

B.一定有兩個操作數(shù)，另一個是隱含的

C.可能有一個操作數(shù)，也可能有兩個操作數(shù)

D.如果有兩個操作數(shù)，另一個操作數(shù)一定在堆棧中。

30、在堆棧中，保持不變的是Co

A.棧.B.堆棧指.C.棧.D,棧中的數(shù)據(jù)

31.在變址寄存器尋址方式中，若變址寄存器的內(nèi)容是4E3cH,給出的

偏移量是63H則它對應的有效地址是Do

A.63.B.4D9F.C.4E3C.D.4E9FH

32.設(shè)寄存器R的內(nèi)容(R)=1000H,內(nèi)存單元1000H的內(nèi)容為2000H,

內(nèi)存單元2000H的內(nèi)容為3000H,PC的值為4000Ho若采用相對尋址

方式，一2000H(PC)訪問的操作數(shù)是Co

A.1000.B.2000.C.3000.D.4000H

33.程序控制類指令的功能是Do

A.進行算術(shù)運算和邏輯運算

B.進行主存與CPU之間的數(shù)據(jù)傳送

C.進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D.改變程序執(zhí)行的順序

34.算術(shù)右移指令執(zhí)行的操作是Bo

A.符號位填0,并順次右移1位，最低位移至進位標志位

B.符號位不變，并順次右移1位，最低位移至進位標志位

C.進位標志位移至符號位，順次右移1位，最低位移至進位標志位

D.符號位填1,并順次右移1位，最低位移至進位標志位

35.下列幾項中，不符合RISC指令系統(tǒng)的特點是Bo

A.指令長度固定，指令種類少

B.尋址方式種類盡量多，指令功能盡可能強

C.增加寄存器的數(shù)目，以盡量減少訪存次數(shù)

D.選取使用頻率最高的一些簡單指令以與很有用但不復雜的指令

36.需要定期刷新的存儲芯片是_Bo

A.EPRO.B.DRA.C.SRA.D.EEPROM

37、-A—存儲芯片是易失性的。

A.SRA.B.UV-EPRO.C.NV-RA.D.EEPROM

38、有RAS和CAS引腳的存儲芯片是—B—。

A.EPRO.B.DRA.C.SRA.D.三者都是

39、下面敘述不正確的是—C—o

A.半導體隨機存儲器可隨時存取信息，掉電后信息丟失。

B.在訪問隨機存儲器時，訪問時間與單元的物理位置無關(guān)。

C.內(nèi)存儲器中存儲的信息均是不可改變的。

D.隨機存儲器和只讀存儲器可以統(tǒng)一編址。

40、動態(tài)RAM與靜態(tài)RAM相比，其優(yōu)點是—C—。

A.動態(tài)RAM的存儲速度快。

B.動態(tài)RAM不易丟失數(shù)據(jù)。

C.在工藝上，比靜態(tài)RAM的存儲密度高。

D.控制比靜態(tài)RAM簡單。

41.某512X8位RAM芯片采用一位讀/寫線控制讀寫，該芯片的引腳至

少有一C—O

A.17.B.19.C.21?D.522條

42.某存儲器按字節(jié)編址，要求數(shù)據(jù)傳輸率達到8X106字節(jié)/秒，則應

選用存儲周期為_D的存儲芯片。

A.800n.B.250n.C.200n.D.120ns

43.程序計數(shù)器的功能是_Do

A.存放微指令地.B.計算程序長度

C.存放指.D.存放下條機器指令的地址

44.從主存取出一條指令并執(zhí)行該指令的所有時間稱為—D—o

A.時鐘周.B.節(jié).C.機器周.D.指令周期

45.的程序被執(zhí)行時，首先要將從內(nèi)存中讀出的指令存放到—D—o

A.程序計數(shù).B.地址寄存器

C.指令譯碼.D.指令寄存器

46.的部件中，不屬于控制器的是_B0

A.程序計數(shù).B,數(shù)據(jù)緩沖器

C.指令譯碼.D.指令寄存器

47、定下一條微指令的地址而采用的斷定方式的基本思想是—C_o

A.用程序計數(shù)器PC來產(chǎn)生后繼微指令地址

B.用微程序計數(shù)器口PC來產(chǎn)生后繼微指令地址

C.通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控

制產(chǎn)生后繼微指令地址。

D.通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址

48、制信號序列的最小單位是_Co

A.微程.B,微指?C.微命?D.機器指令

49、控制器中，機器指令與微指令的關(guān)系是_B

A.每一條機器指令由一條微指令來執(zhí)行

B.每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行

C.一段機器指令組成的程序可由一條微指令來執(zhí)行

D.一條微指令由若干條機器指令組成

50、算機一般通過總線來組織，下述總線結(jié)構(gòu)的計算機中，D操作速度

最快，A的操作速度最慢。

A.單總線結(jié)構(gòu)B.雙總線結(jié)構(gòu)

C.三總線結(jié)構(gòu)D.多總線結(jié)構(gòu)

51.線結(jié)構(gòu)的計算機系統(tǒng)中，采用D方法，對提高系統(tǒng)的吞吐率最有效。

A.多端口存儲器B.提高主存的工作速度

C.交叉編址存儲器D.高速緩沖存儲器

52.地址總線的作用是Co

A.用于選擇存儲器單元

B.用于選擇I/O設(shè)備

C.用于指定存儲器單元和I/O設(shè)備接口寄存器的地址

D.決定數(shù)據(jù)總線上數(shù)據(jù)的傳輸方向

53.制常用于A中，作為其主要的控制方式。

A.單總線結(jié)構(gòu)計算機中，CPU訪問主存與外圍設(shè)備B.微型機中的CPU

控制

C.采用組合邏輯控制方式實現(xiàn)的CPUD.微程序控制器

54.接產(chǎn)生總線請求的總線部件是Bo

A.任何外設(shè)B.具有DMA接口的外設(shè)

C.高速外設(shè)D.需要與主機批量交換數(shù)據(jù)的外設(shè)

55.信之所以比異步通信具有較高的傳輸速率是因為Bo

A.同步通信不需要應答信號

B.同步通信用一個公共的時鐘進行操作同步

C.同步通信方式的總線長度較短

D.同步通信中，各部件存取時間比較接近

56.成數(shù)據(jù)總線、地址總線、控制總線3類是根據(jù)B來分的。

A.總線所處的位置B.總線所傳送信息的內(nèi)容

C.總線的傳送方式D.總線所傳送信息的方向

57、調(diào)計算機系統(tǒng)中各個部件的工作，需要有一種器件來提供統(tǒng)一的時鐘

標準，這個器件是C0

A.總線緩沖器B.總線控制器

C.時鐘發(fā)生器D.操作命令產(chǎn)生器

58、的外圍設(shè)備是指_Do

A.輸入/輸出設(shè).B,外存儲器

C.遠程通信設(shè).D.除了CP.和內(nèi)存以外的其它設(shè)備

59、顯示器顯示圖形圖像的原理是圖形圖像_A—o

A.由點陣組.B.由線條組.C.由色塊組.D.由方格組成

60、以顯示256種顏色的彩色顯示器，其每個像素對應的顯示存儲單元

的長度（位數(shù)）為_Bo

A.16B8c256.D.9位

61.器的灰度級為16,則每個像素的顯示數(shù)據(jù)位數(shù)至少是_A

A.4.B.8.C.16.D.24位

62.的主要參數(shù)之一是分辨率，以下描述中含義正確的是_Bo

A.顯示器的水平和垂直掃描頻率

B.顯示器屏幕上光柵的列數(shù)和行數(shù)

C.可顯示的不同顏色的總數(shù)

D.同一幅畫面允許顯示的不同顏色的最大數(shù)目

63.的分辨率為1024X768像素，像素的顏色數(shù)為256,為保證一次刷新

所需數(shù)據(jù)都存儲在顯示緩沖存儲器中，顯示緩沖存儲器的容量至少為—B

A.512K.B.1M.C.256K.D.2MB

64.接口中的數(shù)據(jù)緩沖器的作用是Ao

A.用來暫存外圍設(shè)備和CPU之間傳送的數(shù)據(jù)

B.用來暫存外圍設(shè)備的狀態(tài)

C.用來暫存外圍設(shè)備的地址

D.以上都不是

65.響應過程中，保護程序計數(shù)器的作用是Bo

A.使CPU能找到中斷處理程序的入口地址

B.使中斷返回后，能回到斷點處繼續(xù)原程序的執(zhí)行

C.使CPU和外圍設(shè)備能并行工作

D.為了實現(xiàn)中斷嵌套

66.方式用來實現(xiàn)Do

A.CPU和內(nèi)存之間的數(shù)據(jù)傳送

B.外圍設(shè)備和外圍設(shè)備之間的數(shù)據(jù)傳送

C.CPU和外圍設(shè)備之間的數(shù)據(jù)傳送

D.內(nèi)存和外圍設(shè)備之間的數(shù)據(jù)傳送

67、下面哪種情況會提出中斷請求？Bo

A.產(chǎn)生存儲周期竊取

B.一次I/O操作結(jié)束

C.兩個數(shù)相加

D.上述三種情況都發(fā)生

68、向量地址是Co

A.子程序的入口地址

B.中斷服務(wù)程序的入口地址

C.中斷服務(wù)程序入口地址的地址

D.中斷向量表的起始地址

69、向量中斷與非向量中斷的區(qū)別在于Do

A.非向量中斷是單一中斷源的中斷，而向量中斷是多中斷源的中斷

B.非向量中斷只有單一中斷處理程序入口，而向量中斷有多個中斷處理

程序入口

C.非向量中斷是單級中斷，而向量中斷可以實現(xiàn)多級中斷

D.非向量不能作為中斷隱指令，而向量可以形成隱指令

70、采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用D的時間。

A.一個指令周期

B.一個CPU周期

C.一個存儲周期

D.一個總線周期

71.周期挪用方式常用于A中。

A.直接存儲器存取方式的輸入輸出

B.直接程序控制傳送方式的輸入輸出

C.CPU的某寄存器與存儲器之間的直接程序控制傳送

D.程序中斷方式的輸入輸出

72.在下面有關(guān)DMA概念的敘述中，正確的是Ao

A.當CPU在執(zhí)行指令時，CPU與DMA控制器同時提出了對主存訪問的

要求，這是應首先滿

足CPU的要求，以免指令執(zhí)行發(fā)生錯誤，而DMA傳送數(shù)據(jù)是可等待的。

B.DMA周期挪用方式是在CPU訪問存儲器總線周期結(jié)束時，插入一個

DMA訪問周期。在此

期間，CPU等待或執(zhí)行不需要訪問內(nèi)存的操作。

C.因為DMA傳送是在DMA控制器控制下內(nèi)存與外設(shè)直接數(shù)據(jù)傳送，因

此在這種方式中，始

終不需要CPU干預。

D.CPU在接到DMA請求后，必須盡快地在一條指令執(zhí)行后予以響應。

三、判斷題

1.微處理器可以用來做微型計算機的CPUoX

2.ENIAC計算機的主要工作原理是存儲程序和多道程序控制。X

3.決定計算機運算精度的主要技術(shù)指標是計算機的字長。力

4.計算機總線用于傳輸控制信息、數(shù)據(jù)信息和地址信息的設(shè)施。M

5.計算機系統(tǒng)軟件是計算機系統(tǒng)的核心軟件。V

6.計算機運算速度是指每秒鐘能執(zhí)行操作系統(tǒng)的命令個數(shù)。X

7、計算機主機由CPU、存儲器和硬盤組成。X

8、計算機硬件和軟件是相鋪相成、缺一不可的。V

9、設(shè)［x］補=0.xlx2x3x4x5x6x7,若要求x>l/2成立，則需要滿足的

條件是xl必須為l,x2?x7至少有一個為1。7

10、一個正數(shù)的補碼和它的原碼相同，而與它的反碼不同。X

11.浮點數(shù)的取值范圍取決于階碼的位數(shù)，浮點數(shù)的精度取決于尾數(shù)的位

數(shù)。M

12.在規(guī)格化浮點表示中，保持其他方面不變，只是將階碼部分由移碼表

示改為補碼表示，則會使該浮點表示的數(shù)據(jù)表示范圍增大。X

13、在生成CRC校驗碼時，采用不同的生成多項式，所得到CRC校驗碼

的校錯能力是相同的。X

14.運算器的主要功能是進行加法運算。X

15.加法器是構(gòu)成運算器的主要部件，為了提高運算速度，運算器中通常

都采用并行加法器。，

16、在定點整數(shù)除法中，為了避免運算結(jié)果的溢出，要求I被除數(shù)Iv|除

數(shù)I。7

17、浮點運算器中的階碼部件可實現(xiàn)加、減、乘、除運算。X

18、根據(jù)數(shù)據(jù)的傳遞過程和運算控制過程來看，陣列乘法器實現(xiàn)的是全并

行運算。V

19、邏輯右移執(zhí)行的操作是進位標志位移入符號位，其余數(shù)據(jù)位依次右移

1位，最低位移入進位標志位。X

20、數(shù)據(jù)引腳和地址引腳越多芯片的容量越大。7

21.存儲芯片的價格取決于芯片的容量和速度。M

22.SRAM每個單元的規(guī)模大于DRAM的。7

23.要訪問DRAM,應首先給出RAS地址，之后再給出CAS地址。7

24、當CPU要訪問數(shù)據(jù)時，它先訪問虛存，之后再訪問主存。X

25.EDO和FPM都是頁模式的DRAM。M

26.主存與磁盤均用于存放程序和數(shù)據(jù)，一般情況下，CPU從主存取得指

令和數(shù)據(jù)，如果在主存中訪問不到，CPU才到磁盤中取得指令和數(shù)據(jù)。V

27、半導體存儲器是一種易失性存儲器，電源掉電后所存信息均將丟失。

X

28、Cache存儲器保存RAM存儲器的信息副本，所以占部分RAM地址

空間。X

29、利用堆棧進行算術(shù)/邏輯運算的指令可以不設(shè)置地址碼。7

30、指令中地址碼部分所指定的寄存器中的內(nèi)容是操作數(shù)的有效地址的尋

址方式稱為寄存器尋址。X

原因：寄存器間接尋址

3L一條單地址格式的雙操作數(shù)加法指令，其中一個操作數(shù)來自指令中地

址字段指定的的存儲單元，另一個操作數(shù)則采用間接尋址方式獲得。X

原因：另一個操作數(shù)來自累加器

32、在計算機的指令系統(tǒng)中，真正必需的指令種類并不多，很多指令都是

為了提高機器速度和便于編程而引入的。V

33.RISC系統(tǒng)的特征是使用了豐富的尋址方式。X

原因：RISC系統(tǒng)的特征之一：指令數(shù)目較少，指令長度固定，指令格式少,

尋址方式種類少

34、在主機中，只有存儲器能存放數(shù)據(jù)。X

35.一個指令周期由若干個機器周期組成。7

36.決定計算機運算精度的主要技術(shù)指標是計算機的字長。7

37、微程序設(shè)計的字段直接編譯原則是：同時出現(xiàn)在一條微指令中的微命

令放在不同的字段里，而分時出現(xiàn)的微命令放在同一個字段里。，

38、由于微程序控制器采用了存儲邏輯，結(jié)構(gòu)簡單規(guī)整，電路延遲小，而

組合邏輯控制器結(jié)構(gòu)復雜，電路延遲大，所以微程序控制器比組合邏輯控

制器的速度快。X

39、在CPU中，譯碼器主要用在運算器中選多路輸入數(shù)據(jù)中的一路數(shù)據(jù)

送至UALU。X

40、控制存儲器是用來存放微程序的存儲器，它的速度應該比主存儲器的

速度快。7

41.由于轉(zhuǎn)移指令的出現(xiàn)而導致控制相關(guān)，因此CPU不能采用流水線技

術(shù)。X

42.計算機使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)模塊化，同時減少了信息

傳輸線的數(shù)目。7

43.在計算機的總線中，地址信息、數(shù)據(jù)信息和控制信息不能同時出現(xiàn)在

總線上。X

44.計算機系統(tǒng)中的所有與存儲器和I/O設(shè)備有關(guān)的控制信號、時序信號,

以與來自存儲器和I/O設(shè)備的響應信號都由控制總線來提供信息傳送通

路。7

45.使用三態(tài)門電路可以構(gòu)成數(shù)據(jù)總線，它的輸出電平有邏輯“1”、邏輯

“0”和高阻（浮空）三種狀態(tài)。7

46.USB提供的4條連線中有2條信號線，每一條信號線可以連通一臺

外設(shè)，因此在某一時刻，可以同時有2臺外設(shè)獲得USB總線的控制權(quán)。

X

47、組成總線時不僅要提供傳輸信息的物理傳輸線，還應有實現(xiàn)信息傳輸

控制的器件，它們是總線緩沖器和總線控制器。M

48、總線技術(shù)的發(fā)展是和CPU技術(shù)的發(fā)展緊密相連的，CPU的速度提高

后，總線的數(shù)據(jù)傳輸率如果不隨之提高，勢必妨礙整機性能的提高。M

49、DMA控制器和CPU可以同時使用總線工作。X

50、在計算機系統(tǒng)中，所有的數(shù)據(jù)傳送都必須由CPU控制實現(xiàn)。X

51.一個更高優(yōu)先級的中斷請求可以中斷另一個中斷處理程序的執(zhí)行。V

52.一個通道可以連接多個外圍設(shè)備控制器，一個外圍設(shè)備控制器可以管

理一臺或多臺外圍設(shè)備。7

53.DMA方式既能用于控制主機與高速外圍設(shè)備之間的信息傳送，也能

代替中斷傳送方式。X

54.通道程序是由通道控制字組成的，通道控制字也稱通道指令。，

55.單級中斷與多級中斷的區(qū)別是單級中斷只能實現(xiàn)單中斷，而多級中斷

可以實現(xiàn)多重中斷或中斷嵌套。V

56.在直接程序控制方式下，CPU啟動I/O設(shè)備的指令開始執(zhí)行后，直到

數(shù)據(jù)傳送完為止，CPU不能執(zhí)行別的程序。7

57、DMA工作方式提高了CPU的效率，同時也提高了數(shù)據(jù)傳送的速度。

這是由于DMA方式在傳送數(shù)據(jù)時不需要CPU干預，而且在一批數(shù)據(jù)傳

送完畢時，也完全不需要CPU干預。X

58、與中斷處理程序相比，CPU目前運行的用戶應用程序的級別最高。X

59、采用DMA方式進行數(shù)據(jù)傳送的設(shè)備，比不采用DMA方式進行數(shù)據(jù)

傳送的設(shè)備優(yōu)先級要高。X

60、CPU在執(zhí)行當前指令最后所做的檢查是否有各類中斷請求的次序，

即為CPU處理各類中斷的次序。M

61.微程序控制器的設(shè)計思想和組合邏輯設(shè)計思想截然不同。它具有設(shè)計

規(guī)整，調(diào)試、維修以與更改、擴充指令方便的優(yōu)點，易于實現(xiàn)自動化設(shè)計。

但是，由于它增加了一級控制存儲器，所以指令的執(zhí)行速度比組合邏輯控

制器慢。M

62、組合邏輯控制器采用組合邏輯技術(shù)實現(xiàn)，其微操作信號發(fā)生器是由門

電路組成的復雜樹形網(wǎng)絡(luò)構(gòu)成的。微程序控制器采用存儲邏輯實現(xiàn)，將微

操作控制信號以編碼字（即微指令）的形式存放在控制存儲器中。7

四、簡述題

1.計算機硬件系統(tǒng)由哪些基本部件組成？它們的主要功能是什么？

答：計算機的硬件系統(tǒng)通常由輸入設(shè)備、輸出設(shè)備、運算器、存儲器和控

制器等五大部件組成。輸入設(shè)備的主要功能是將程序和數(shù)據(jù)以機器所能

識別和接受的信息形式輸入到計算機內(nèi)。

輸出設(shè)備的主要功能是將計算機處理的結(jié)果以人們所能接受的信息形式

或其它系統(tǒng)所要求的信息形式輸出。

存儲器的主要功能是存儲信息，用于存放程序和數(shù)據(jù)。

運算器的主要功能是對數(shù)據(jù)進行加工處理，完成算術(shù)運算和邏輯運算。

控制器的主要功能是按事先安排好的解題步驟，控制計算機各個部件有

條不紊地自動工作。

2.馮?諾依曼計算機的基本思想是什么？什么叫存儲程序方式？

答：馮?諾依曼計算機的基本思想包含三個方面：

1）計算機由輸入設(shè)備、輸出設(shè)備、運算器、存儲器和控制器五大部件組

成。

2）采用二進制形式表示數(shù)據(jù)和指令。

3）采用存儲程序方式c

存儲程序是指在用計算機解題之前，事先編制好程序，并連同所需的數(shù)據(jù)

預先存入主存儲器中。在解題過程（運行程序）中，由控制器按照事先編

好并存入存儲器中的程序自動地、連續(xù)地從存儲器中依次取出指令并執(zhí)行,

直到獲得所要求的結(jié)果為止。

3.早期計算機組織結(jié)構(gòu)有什么特點？現(xiàn)代計算機結(jié)構(gòu)為什么以存儲器

為中心？

答：早期計算機組織結(jié)構(gòu)的特點是：以運算器為中心的，其它部件都通過

運算器完成信息的傳遞。隨著微電子技術(shù)的進步，人們將運算器和控制

器兩個主要功能部件合二為一，集成到一個芯片里構(gòu)成了微處理器。同時

隨著半導體存儲器代替磁芯存儲器，存儲容量成倍地擴大，加上需要計算

機處理、加工的信息量與日俱增，以運算器為中心的結(jié)構(gòu)已不能滿足計算

機發(fā)展的需求，甚至會影響計算機的性能。為了適應發(fā)展的需要，現(xiàn)代計

算機組織結(jié)構(gòu)逐步轉(zhuǎn)變?yōu)橐源鎯ζ鳛橹行摹?/p>

4.什么叫總線？總線的主要特點是什么？采用總線有哪些好處？

答：總線是一組可為多個功能部件共享的公共信息傳送線路。

總線的主要特點是共享總線的各個部件可同時接收總線上的信息，但必

須分時使用總線發(fā)送信息，以保證總線上信息每時每刻都是唯一的、不至

于沖突。

使用總線實現(xiàn)部件互連的好處：

①可以減少各個部件之間的連線數(shù)量，降低成本；

②便于系統(tǒng)構(gòu)建、擴充系統(tǒng)性能、便于產(chǎn)品更新?lián)Q代。

5.按其任務(wù)分，總線有哪幾種類型？它們的主要作用是什么？

答：按總線完成的任務(wù)，可把總線分為：CPU內(nèi)部總線、部件內(nèi)總線、系

統(tǒng)總線、外總線。

6.計算機的主要特點是什么？

答：計算機的主要特點有：①能自動連續(xù)地工作；②運算速度快；③運

算精度高；④具有很強的存儲能力和邏輯判斷能力；⑤通用性強。

7、衡量計算機性能有哪些基本的技術(shù)指標？以你所熟悉的計算機系統(tǒng)

為例，說明它的型號、主頻、字長、主存容量、所接的I/O設(shè)備的名稱與

主要規(guī)格。

答：衡量計算機性能的基本的技術(shù)指標有：

①基本字長；②主存容量；③運算速度；④所配置的外部設(shè)備與其性

能指標；⑤系統(tǒng)軟件的配置。

8、什么叫指令？什么叫指令系統(tǒng)？指令通常有哪幾種地址格式？

答：指令也稱機器指令，是控制計算機執(zhí)行某種操作（如加、減、傳送、

轉(zhuǎn)移等）的命令。指令能夠直接表示對計算機硬件實體的控制信息，是計

算機硬件唯一能夠直接理解并執(zhí)行的命令，。

一臺計算機所能執(zhí)行的全部指令的集合，稱為該計算機的指令系統(tǒng)或指

令集。

指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址

指令等格式。

9、什么叫尋址方式？有哪些基本的尋址方式？簡述其尋址過程。

答：尋址方式就是指形成本條指令的操作數(shù)地址和下一條要執(zhí)行的指令地

址的方法。根據(jù)所需的地址信息的不同，尋址可分為操作數(shù)地址的尋址和

指令地址的尋址兩部分。

基本的尋址方式:

1）立即尋址：指令的地址碼部分給出的不是操作數(shù)的地址而是操作數(shù)本

身，即指令所需的操作數(shù)由指令的形式地址直接給出。

2）直接尋址：指令的地址碼部分給出的形式地址A就是操作數(shù)的有效地

址EA,即操作數(shù)的有效地址在指令字中直接給出。

3）間接尋址：指令的地址碼部分給出的是操作數(shù)的有效地址EA所在的

存儲單元的地址或是指示操作數(shù)地址的地址指示字。即有效地址EA是由

形式地址A間接提供的，因而稱為間接尋址。

4）寄存器尋址：指在指令地址碼中給出的是某一通用寄存器的編號（也

稱寄存器地址），該寄存器的內(nèi)容即為指令所需的操作數(shù)。采用寄存器尋

址方式時，有效地址EA是寄存器的編號。

5）寄存器間接尋址：指令中地址碼部分所指定的寄存器中的內(nèi)容是操作

數(shù)的有效地址。

6）變址尋址：指操作數(shù)的有效地址是由指令中指定的變址寄存器的內(nèi)容

與指令字中的形式地址相加形成的。

7）基址尋址：指操作數(shù)的有效地址等于指令中的形式地址與基址寄存器

中的內(nèi)容之和，基址寄存器中的內(nèi)容稱為基地址。

8）相對尋址：是將程序計數(shù)器PC的當前內(nèi)容與指令中給出的形式地址

相加形成操作數(shù)的有效地址。

9）基址加變址尋址：將基址尋址與變址尋址結(jié)合起來就形成了基址加變

址尋址方式。這種尋址方式是將兩個寄存器的內(nèi)容和指令形式地址中給出

的偏移量相加后得到的結(jié)果作為操作數(shù)的有效地址。其中一個寄存器作為

基址寄存器，另一個作為變址寄存器。

10）堆棧尋址：由堆棧支持的尋址方式，堆棧尋址是按照堆棧指示器SP

的內(nèi)容確定操作數(shù)的訪存地址。

10、基址尋址方式和變址尋址方式各有什么不同？

答：基址尋址是面向系統(tǒng)的，主要用于將用戶程序的邏輯地址（用戶編寫

程序時所使用的地址）轉(zhuǎn)換成主存的物理地址（程序在主存中的實際地址）,

以便實現(xiàn)程序的再定位。例如在多道程序運行時，需要由系統(tǒng)的管理程序

將多道程序裝入主存。由于用戶在編寫程序時，不知道自己的程序應該放

在主存的哪一個實際物理地址中，只能按相對位置使用邏輯地址編寫程

序。當用戶程序裝入主存時，為了實現(xiàn)用戶程序的再定位，系統(tǒng)程序給每

個用戶程序分配一個基準地址。程序運行時，該基準地址裝入基址寄存器,

通過基址尋址，可以實現(xiàn)邏輯地址到物理地址的轉(zhuǎn)換。由于系統(tǒng)程序需通

過設(shè)置基址寄存器為程序或數(shù)據(jù)分配存儲空間，所以基址寄存器的內(nèi)容

通常由操作系統(tǒng)或管理程序通過特權(quán)指令設(shè)置，對用戶是透明的。用戶可

以通過改變指令字中的形式地址A來實現(xiàn)指令或操作數(shù)的尋址。另外基址

寄存器的內(nèi)容一般不進行自動增量和減量。

變址尋址是面向用戶的，主要用于訪問數(shù)組、向量、字符串等成批數(shù)據(jù)，用

以解決程序的循環(huán)控制問題。因此變址寄存器的內(nèi)容是由用戶設(shè)定的。在

程序執(zhí)行過程中，用戶通過改變變址寄存器的內(nèi)容實現(xiàn)指令或操作數(shù)的

尋址，而指令字中的形式地址A是不變的。變址寄存器的內(nèi)容可以進行自

動增量和減量。

11.簡述相對尋址和立即尋址的特點。

答：相對尋址方式是將程序計數(shù)器PC的當前內(nèi)容與指令中給出的形式

地址相加形成操作數(shù)的有效地址。立即尋址方式是指指令的地址碼部分

給出的不是操作數(shù)的地址而是操作數(shù)本身。即指令所需的操作數(shù)由指令的

形式地址直接給出。

12.什么叫堆棧？堆棧操作的特點是什么？堆棧操作是如何尋址

的？

答：計算機中的堆棧是指按先進后出(FILO)或者說后進先出(LIFO)

原則進行存取的一個特定的存儲區(qū)域。堆棧操作的特點是：遵循先進后

出原則進行信息的存取。數(shù)據(jù)按順序存入堆棧稱為數(shù)據(jù)進棧或壓入；從堆

棧中按與進棧相反的順序取出數(shù)據(jù)稱為出棧或彈出。堆棧的壓入和彈出操

作總是根據(jù)SP的內(nèi)容按地址自動增量和自動減量方式在棧頂進行。

堆棧操作的尋址方式：通常用一個寄存器或存儲器單元指出棧頂?shù)牡刂罚?/p>

這個寄存器或存儲器單元稱為堆棧指針SP,SP的內(nèi)容永遠指向堆棧的棧

頂。堆棧的壓入和彈出操作總是根據(jù)SP的內(nèi)容按地址自動增量和自動減

量方式在棧頂進行。

13.一個較完善的指令系統(tǒng)應包括哪些類型的指令？

答：一個完善的指令系統(tǒng)應包括的基本指令有：數(shù)據(jù)傳送指令、算術(shù)邏輯

運算指令、移位操作指令、堆棧操作指令、字符串處理指令、程序控制指

令、輸入/輸出指令等。一些復雜指令的功能往往是一些基本指令功能的

組合O

14.轉(zhuǎn)子指令與轉(zhuǎn)移指令有哪些異同？

答：轉(zhuǎn)子指令與轉(zhuǎn)移指令的執(zhí)行結(jié)果都是實現(xiàn)程序的轉(zhuǎn)移，但兩者的區(qū)別

在于：轉(zhuǎn)移指令的功能是轉(zhuǎn)移到指令給出的轉(zhuǎn)移地址處去執(zhí)行指令，一般

用于同一程序內(nèi)的轉(zhuǎn)移，轉(zhuǎn)移后不需要返回原處，因此不需要保存返回地

址。轉(zhuǎn)子指令的功能是轉(zhuǎn)去執(zhí)行一段子程序，實現(xiàn)的是不同程序之間的轉(zhuǎn)

移。因為子程序執(zhí)行完后必須返回主程序，所以轉(zhuǎn)子指令必須以某種方式

保存返回地址，以便返回時能正確返回到主程序原來的位置。

15.控制器的基本功能是什么？它由哪些基本部件組成?各部件作用是什

么？

答：控制器的主要任務(wù)是：根據(jù)不同的指令、不同的狀態(tài)條件，在不同的

時間，產(chǎn)生不同的控制信號，控制計算機的各部件自動、協(xié)調(diào)地進行工作。

其基本功能包括:

L控制指令的正確執(zhí)行

2.控制程序和教據(jù)的輸入與結(jié)果的輸出

3.異常情況和特殊請求的處理

控制器的基本部件包括：

1.指令部件：用于完成取指令和分析指令

2.時序控制部件：用于產(chǎn)生一系列時序信號，為各個微操作定時，以保證

各個微操作的執(zhí)行順序。

3.微操作控制信號形成部件：根據(jù)指令部件提供的操作控制電位、時序部

件所提供的各種時序信號，以與有關(guān)的狀態(tài)條件，產(chǎn)生機器所需要的各種

微操作控制信號。

4.中斷控制邏輯：用于實現(xiàn)對異常情況和特殊請求的處理。

5.程序狀態(tài)寄存器PSR:用于存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和

指令執(zhí)行的結(jié)果特征（如ALU運算的結(jié)果為零、結(jié)果為負、結(jié)果溢出等），

表明系統(tǒng)的基本工作狀態(tài)。

6.控制臺：用于實現(xiàn)人與機器之間的通信聯(lián)系，如啟動或停止機器的運行、

監(jiān)視程序運行過程、對程序進行必要的修改或干預等。

16.CPU中有哪幾個最主要的寄存器?它們的主要作用是什么？

答：（1）指令寄存器IR:指令寄存器用于存放當前正在執(zhí)行的指令。當指

令從主存取出后，經(jīng)MDR傳送到指令寄存器中，以便實現(xiàn)對一條指令執(zhí)

行的全部過程的控制。

（2）程序計數(shù)器PC：程序計數(shù)器又稱指令計數(shù)器、指令地址寄存器，用于

保證程序按規(guī)定的序列正確運行，并提供將要執(zhí)行指令的指令地址。

⑶累加寄存器AC:用于暫存操作數(shù)據(jù)和操作結(jié)果。

⑷程序狀態(tài)寄存器PSR:用于以存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）

和指令執(zhí)行的結(jié)果特征（如ALU運算的結(jié)果為零、結(jié)果為負、結(jié)果溢出

等），把它所存放的內(nèi)容稱為程序狀態(tài)字（PSW）oPSW表明了系統(tǒng)的

基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。

⑸地址寄存器MAR:用于存放所要訪問的主存單元的地址。它可以接受

來自PC的指令地址，或接受來自地址形成部件的操作數(shù)地址。

（6）數(shù)據(jù)緩沖寄存器MDR（或MBR）:用于存放向主存寫入的信息或從

主存中讀出的信息。

17、什么是同步控制?什么是異步控制?什么是聯(lián)合控制?在同步控制方式

中，什么是三級時序系統(tǒng)？

答：同步控制方式是指任何指令的運行或指令中各個微操作的執(zhí)行，均由

確定的具有統(tǒng)一基準時標的時序信號所控制。每個時序信號的結(jié)束就意味

著安排完成的工作已經(jīng)完成，隨即開始執(zhí)行后續(xù)的微操作或自動轉(zhuǎn)向下

條指令的運行。

異步控制方式不再有統(tǒng)一的周期、節(jié)拍，各個操作之間采用應答方式銜接,

前一操作完成后給出回答信號，啟動下一個操作。

聯(lián)合控制方式是同步控制與異步控制相結(jié)合的方式。通常的設(shè)計思想是：

在功能部件內(nèi)部采用同步方式或以同步方式為主的控制方式，在功能部

件之間采用異步方式。

18、試述指令周期、CPU周期、節(jié)拍周期三者的關(guān)系。

答：指令周期是指從取指令、分析指令到執(zhí)行完該指令所需的全部時間。

機器周期又稱CPU周期，是指令執(zhí)行過程中的相對獨立的階段。把一個

機器周期等分成若干個時間區(qū)間，每一時間區(qū)間稱為一個節(jié)拍，一個節(jié)拍

對應一個電位信號，控制一個或幾個微操作的執(zhí)行。

由于各種指令的操作功能不同，繁簡程度不同，因此各種指令的指令周期

也不盡相同。一條指令的執(zhí)行過程（即指令周期）由若干個機器周期所組

成，每個機器周期完成一個基本操作。一個機器周期中包含若干節(jié)拍。

19、試述組合邏輯控制器與微程序控制器的組成差別？

答：組合邏輯控制器采用組合邏輯技術(shù)實現(xiàn)，其微操作信號發(fā)生器是由門

電路組成的復雜樹形網(wǎng)絡(luò)構(gòu)成的。

微程序控制器采用存儲邏輯實現(xiàn)，將微操作控制信號以編碼字（即微指令）

的形式存放在控制存儲器中。執(zhí)行指令時，通過依次讀取一條條微指令，

產(chǎn)生一組組操作控制信號，控制有關(guān)功能部件完成一組組微操作。

微程序控制器的設(shè)計思想和組合邏輯設(shè)計思想截然不同。它具有設(shè)計規(guī)整,

調(diào)試、維修以與更改、擴充指令方便的優(yōu)點，易于實現(xiàn)自動化設(shè)計。但是，

由于它增加了一級控制存儲器，所以指令的執(zhí)行速度比組合邏輯控制器

慢。

2。、何謂微命令、微操作、微指令、微周期？

答：

1）微命令：微命令是構(gòu)成控制信號序列的最小單位。通常是指那些直接作

用于部件或控制門電路的控制命令。

2）微操作：由微命令控制實現(xiàn)的最基本的操作稱為微操作。

3）微指令：以產(chǎn)生一組微命令，控制完成一組微操作的二進制編碼字稱為

微指令。微指令存放在控制存儲器中。一條微指令通常控制實現(xiàn)數(shù)據(jù)通路

中的一步操作過程。

4）微程序：一系列微指令的有序集合稱為微程序。若干條有序的微指令構(gòu)

成的微程序，可以實現(xiàn)相應的一條機器指令的功能。

21.微指令編碼有哪幾種常用方式?在分段編碼方法中，分段的原則是什

么？

答：微指令編碼的常用方式有：直接控制法、最短編碼法、字段直接編碼

法、字段間接編碼法等。分段編碼方法也稱字段直接編碼法，其分段的

原則是：

①把互斥的微命令（即不允許同時出現(xiàn)的微命令）劃分在同一字段內(nèi)，相容

的（即允許同時出現(xiàn)）微命令劃分在不同字段內(nèi)。

②字段的劃分應與數(shù)據(jù)通路結(jié)構(gòu)相適應。

③一般每個子字段應留出一個狀態(tài)，表示本字段不發(fā)任何微命令。

④每個子字段所定義的微命令數(shù)不宜大多，否則將使微命令譯碼復雜。

五、計算題

1.設(shè)總線的時鐘頻率為8MHz,一個總線周期等于一個時鐘周期。如果一

個總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？

解；總線寬度=16位/8=2B總線帶寬=8MHzX2B

=16MB/s

2.在一個32位的總線系統(tǒng)中，總線的時鐘頻率為66MHz,假設(shè)總線最短

傳輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)

傳輸率，可采取什么措施?

解法1：總線寬度=32位/8=4B時鐘周期=1/66MHz

=0.015ps

總線最短傳輸周期=0.015psX4=0.06ps

總線最大數(shù)據(jù)傳輸率=4B/0.06ps=66.67MB/s

解法2:總線工作頻率=66MHz/4=16.5MHz總線最大數(shù)據(jù)傳輸率

=16.5MHzX4B=66MB/s

若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時鐘頻率，或減少總線周期

中的時鐘個數(shù)，或增加總線寬度。

3.在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、1個

校驗位、2個終止位。若要求每秒傳送12。個字符，試求傳送的波特率和

比特率。

解：一幀=1+8+1+2=12位波特率=120幀/秒X12位=1440

波特

比特率=1440波特X(8/12)=960bps或：比特率=120

幀/秒X8=960bps

4、某機字長為32位，其存儲容量是64KB,按字編址它的尋址范圍是多

少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。

解:存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64K,如按字編址,

其尋址范圍為：

64K/(32/8)=16K

主存字地址和字節(jié)地址的分配情況：(略)。

5.一個容量為16Kx32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？

當選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1KX4位，2K義8位，4KX4位，16KX1位，4K義8位，8KX8位

解：地址線和數(shù)據(jù)線的總和=14+32=46根；

選擇不同的芯片時，各需要的片數(shù)為：

1KX4:(16KX32)/(1KX4)=16義8=128片

2KX8:(16KX32)/(2KX8)=8X4=32片

4KX4:(16KX32)/(4KX4)=4x8=32片

16KX1:(16KX32)/(16KX1)=1X32=32片

4KX8:(16KX32)/(4KX8)=4x4=16片

8KX8:(16KX32)/(8KX8)=2x4=8片

6.一個8KX8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256x256形式,

存取周期為。.1RS。試問采用集中刷新、分散刷新和異步刷新三種方式的

刷新間隔各為多少?

解：采用分散刷新方式刷新間隔為：2ms,其中刷新死時間為：256X0.1

）US=25.6|JS

采用分散刷新方式刷新間隔為：256X（O.lms+xO.lgs）=51.2gs

采用異步刷新方式刷新間隔為：2ms

7、畫出用1024X4位的存儲芯片組成一個容量為64Kx8位的存儲器邏

輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片

存儲芯片c

解：設(shè)采用SRAM芯片，貝IJ：

總片數(shù)=（64KX8位）/（1024X4位）=64X2=128片

題意分析：本題設(shè)計的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖

時也應分三級畫。首先應確定各級的容量：

頁面容量=總?cè)萘?頁面數(shù)=64KX8/4=16Kx8位，4片16K

X8字串聯(lián)成64Kx8位

組容量=頁面容量/組數(shù)=16Kx8位/16=1KX8位，16片1K

X8位字串聯(lián)成16Kx8位

組內(nèi)片數(shù)=組容量/片容量=1KX8位/1KX4位=2片，兩片1K

X4位芯片位并聯(lián)成1KX8位

存儲器邏輯框圖：（略）。

8、設(shè)有一個64Kx8位的RAM芯片，試問該芯片共有多少個基本單元

電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片,

要求對芯片字K的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試確定這

種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。

解：存儲基元總數(shù)=64Kx8位=512K位=219位；

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應盡量把存儲元安排在字向，

因為地址位數(shù)和字數(shù)成2的希的關(guān)系，可較好地壓縮線數(shù)。

解：設(shè)地址線根數(shù)為出數(shù)據(jù)線根數(shù)為b,則片容量為：2axb=219;b=

219-a;

若a=19,b=1,總和=19+1=20；

a=18,b=2,總和=18+2=20;

a=17,b=4,總和=17+4=21;

a=16,b=8,總和=16+8=24；

由上可看出：片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)減1.片位數(shù)

均按2的特變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案

有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=

2根。

9、某8位微型機地址碼為18位，若使用4KX4位的RAM芯片組成模

塊板結(jié)構(gòu)的存儲器，試問：

(1)該機所允許的最大主存空間是多少？

(2)若每個模塊板為32Kx8位，共需兒個模塊板？

(3)每個模塊板內(nèi)共有幾片RAM芯片？

(4)共有多少片RAM?

(5)CPU如何選擇各模塊板？

解：(1)該機所允許的最大主存空間是：218X8位=256KX8位=

256KB

(2)模塊板總數(shù)=256KX8/32KX8=8塊

(3)板內(nèi)片數(shù)=32Kx8位/4KX4位=8x2=16片

(4)總片數(shù)=16片X8=128片

(5)CPU通過最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出

選擇芯片。地址格式分配如下：

模板號(3位)芯片號(3位)片內(nèi)地址(12位)

10、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用（低電平有效）作訪

存控制信號，作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列

存儲芯片：ROM（2KX8位,4KX4位,8KX8位），RAM（1KX4位,2K

X8位，4KX8位），與74138譯碼器和其他門電路（門電路自定）。試

從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：

（1）最小4K地址為系統(tǒng)程序區(qū)，409676383地址范圍為用戶程序區(qū);

（2）指出選用的存儲芯片類型與數(shù)量；

（3）詳細畫出片選邏輯。

解：（1）地址空間分配圖：

系統(tǒng)程序區(qū)（ROM共4KB）:0000H-0FFFH

用戶程序區(qū)（RAM共12KB）:1000H-FFFFH

（2）選片：ROM：選擇4K義4位芯片2片，位并聯(lián)RAM：選擇

4KX8位芯片3片，字串聯(lián)（RAM1地址范圍為:1000H-lFFFH,RAM