第九章

數(shù)字邏輯基礎(chǔ)《電工電子技術(shù)基礎(chǔ)》數(shù)字邏輯基礎(chǔ)邏輯函數(shù)基礎(chǔ)邏輯函數(shù)及其表示方法邏輯函數(shù)化簡邏輯門電路9.4邏輯門電路《第九章數(shù)字邏輯基礎(chǔ)》邏輯門電路邏輯門電路是一種用于實(shí)現(xiàn)邏輯運(yùn)算的電子電路，是實(shí)現(xiàn)邏輯功能的基本單元。邏輯門電路可以用分立元件構(gòu)成，也可以將器件和連接導(dǎo)線制作在同一塊半導(dǎo)體基片上，構(gòu)成集成邏輯門電路。簡單的邏輯門可由晶體管組成，這些晶體管的組合可以使高低電平信號(hào)通過后產(chǎn)生高電平或低電平的信號(hào)，從而實(shí)現(xiàn)邏輯運(yùn)算。根據(jù)電路結(jié)構(gòu)的不同，邏輯門電路可以分為TTL集成門電路和CMOS集成門電路。雙極型晶體三極管是晶體管-晶體管邏輯電路（TTL）的基礎(chǔ)，金屬氧化物絕緣柵型場效應(yīng)管則是CMOS集成電路的基礎(chǔ)。學(xué)習(xí)目標(biāo)1.熟悉分立元件門電路是由分立的半導(dǎo)體器件組成，用于實(shí)現(xiàn)基本的邏輯運(yùn)算功能。2.了解邏輯門電路的主要特性以及邏輯門電路的使用特點(diǎn)（如TTL、CMOS等）。9.4.1分立元件門電路門電路可以理解為一種開關(guān)電路，當(dāng)滿足一定條件時(shí)它能允許數(shù)字信號(hào)通過，條件不滿足時(shí)數(shù)字信號(hào)就不能通過。在數(shù)字電路中信號(hào)表現(xiàn)為高、低兩種電平，稱為邏輯電平，這和相互對(duì)立的邏輯狀態(tài)相對(duì)應(yīng)（高、低電平的具體數(shù)值，則由數(shù)字電路的類型來決定）。這樣，就將高、低電平問題轉(zhuǎn)化為邏輯問題，故數(shù)字電路又有邏輯電路之稱。通常用符號(hào)0（稱作邏輯0）和1（稱作邏輯1）來表示兩種對(duì)立的邏輯狀態(tài)。9.4.1分立元件門電路1.二極管與門電路（共陽極接法）（a）（b)二極管與門電路及其邏輯符號(hào)二極管與門電路，如圖（a）所示，A，B是它的兩個(gè)輸入端，Y是輸出端。二極管與門邏輯符號(hào)，如圖（b）所示。9.4.1分立元件門電路當(dāng)輸入端A、B全為1時(shí)，設(shè)兩者電位均為3V。兩管均承受正向電壓而導(dǎo)通，因?yàn)槎O管的正向壓降較小(硅管約0.7V，鍺管約0.3V，此處一般采用鍺管)，輸出端Y的電位則被鉗制在3V附近，比3V略高一點(diǎn)，屬于高電平的范疇。輸出端Y的邏輯值為1。當(dāng)輸入端只要有一個(gè)為0，即電位在0V附近，例如A為0，B為1，則D1先導(dǎo)通，輸出端Y的電位被鉗制在0V附近，屬于低電平范疇。輸出端Y的邏輯值為0。二極管D2因承受反向電壓而截止。9.4.1分立元件門電路由此可見，只有當(dāng)輸入端A，B全為1時(shí)，輸出端Y才為1，否則輸出就是0，這符合與邏輯，所以它是一種與門。邏輯關(guān)系為：Y＝A·B每個(gè)輸入信號(hào)（邏輯變量）有1和0兩種狀態(tài)，共有四種組合。表為兩邏輯變量的與門邏輯狀態(tài)表。與門邏輯狀態(tài)表9.4.1分立元件門電路2.二極管或門電路（共陰極接法）二極管或門電路及其邏輯符號(hào)，如圖所示?；蜷T的輸入端中只要有一個(gè)為1，輸出就為1。例如當(dāng)A端為1（設(shè)其電位為3V），則A端的電位比B高。D1優(yōu)先導(dǎo)通，Y端電位比A端略低（D1正向壓降約為0.3V），仍屬于3V附近這個(gè)高電平范疇，故輸出端Y的邏輯值為1。由于Y端的電位比輸入端B高，D2因承受反向電壓而截止。（a）（b)二極管與門電路及其邏輯符號(hào)9.4.1分立元件門電路只有當(dāng)兩個(gè)輸入端全為0時(shí)，此時(shí)三管雖都導(dǎo)通，但輸出端Y的電位在0V附近，屬于低電平范疇，故輸出端Y的邏輯值為0。這符合或邏輯，所以它是一種或門?；蜻壿嬯P(guān)系可用下式表示：或門邏輯狀態(tài)表9.4.1分立元件門電路3.三極管非門（反相器）三極管非門電路及其邏輯符號(hào)，如圖所示。非門電路只有一個(gè)輸入端A。當(dāng)A為1（設(shè)其電位為3V）時(shí)，晶體管飽和，其集電極即輸出端Y為0（其電位在零伏附近）；當(dāng)A為0時(shí)，晶體管截止，輸出端Y為1（其電位近似等于UCC（此處接+5V））。所以非門電路也稱為反相器。（a）（b)三極管非門電路及其邏輯符號(hào)9.4.1分立元件門電路非門邏輯狀態(tài)表非邏輯關(guān)系可用下式表示：下表為非門邏輯狀態(tài)表。9.4.2TTL邏輯門電路三極管-三極管邏輯（TTL）電路是用BJT工藝制造的數(shù)字集成電路。TTL集成門電路是采用雙極型晶體管為開關(guān)元件構(gòu)成的邏輯門電路。包含與非門、非門、或非門、與或非門、與門、或門、異或門、三態(tài)門、集電極開路門（OC門）等。9.4.2TTL邏輯門電路1.TTL與非門內(nèi)部結(jié)構(gòu)和工作原理

TTL與非門內(nèi)部基本結(jié)構(gòu)及邏輯符號(hào)TTL與非門內(nèi)部基本結(jié)構(gòu)，如圖所示，多發(fā)射極管VT1為輸入級(jí)，VT2為中間級(jí)，VT3和VT4組成輸出級(jí)。NPN型多發(fā)射極管VT1的基極多個(gè)二極管（發(fā)射結(jié)）的共陽極，當(dāng)A、B、C中有一個(gè)或一個(gè)以上為低電平，對(duì)應(yīng)發(fā)射結(jié)正偏導(dǎo)通，UCC經(jīng)R1為VT1提供基極電流。9.4.2TTL邏輯門電路

TTL與非門內(nèi)部基本結(jié)構(gòu)及邏輯符號(hào)設(shè)輸入低電平UIL=0-3V，輸入高電平UIH=3-6V，UBE=0-7V，則VT1基極電位UB1=1V，VT2因沒有基極電流而截止，因此VT3也截止。因?yàn)閂T2截止，UCC經(jīng)R2為VT4提供基極電流，VT4導(dǎo)通輸出高電平UOH（=UCC–IB4R2-UBE4–UD），由于IB2很小，忽略該電流在R2上直流壓降，則UOH=5V–0.7V–0.7V≈3.6V。9.4.2TTL邏輯門電路

TTL與非門內(nèi)部基本結(jié)構(gòu)及邏輯符號(hào)當(dāng)A、B、C全為高電平或全部懸空，UCC經(jīng)R1經(jīng)VT1集電結(jié)為VT2提供基極電流，VT2導(dǎo)通。此時(shí)，VT1基極電位UB1（為VT1集電結(jié)VT2發(fā)射結(jié)VT3發(fā)射結(jié)三個(gè)PN結(jié)正向壓降之和）=2.1V。9.4.2TTL邏輯門電路

TTL與非門內(nèi)部基本結(jié)構(gòu)及邏輯符號(hào)VT2導(dǎo)通一方面為VT3提供基極電流，使VT3也導(dǎo)通，另一方面因VT2集電極電位UC2（=UBE3+UCES2）≈1V，使VT4截止。VT3導(dǎo)通，VT4截止輸出低電平UOL（=UCES3）≈0.3V。由此可見，TTL集成與非門實(shí)現(xiàn)了“見0為1，全1出0”的與非邏輯功能，是TTL與非門。9.4.2TTL邏輯門電路2.TTL三態(tài)門（TSL門）

TTL三態(tài)與非門（使能端高電平有效）三態(tài)門是指門電路的輸出端除了高電平、低電平兩種正常邏輯狀態(tài)外，還有第三種狀態(tài)：非工作狀態(tài)的高阻態(tài)（注意并不是邏輯狀態(tài)）。三態(tài)門器件中有一個(gè)特殊的控制端“EN”，也叫作“使能端”，這一端的電平高低決定器件是工作于正常邏輯狀態(tài)還是非工作狀態(tài)的高阻態(tài)。TTL使能端高電平有效的三態(tài)與非門電路如圖所示9.4.2TTL邏輯門電路

TTL三態(tài)與非門邏輯符號(hào)（使能端高電平有效）其邏輯符號(hào)如圖所示。使能輸入端EN為高電平時(shí)，二極管VD截止（開關(guān)斷開），與其相連的多發(fā)射極管的相應(yīng)發(fā)射結(jié)反偏截止，此時(shí)門電路相當(dāng)于二輸入的與非門；使能輸入端EN為低電平時(shí)，二極管VD導(dǎo)通（開關(guān)合上），與之相連的VT1相應(yīng)的發(fā)射結(jié)正偏，使UB1被箝位在低電平，從而VT2、VT3管均截止，同時(shí)VT2集電極電位為低電平，VT4和VT5組成的有源負(fù)載管也截止，輸出端呈現(xiàn)高阻抗（Z狀態(tài)）。即使能端EN高電平有效，EN=1，

；EN=0，L=Z。

9.4.2TTL邏輯門電路

TTL三態(tài)與非門邏輯符號(hào)（使能端低電平有效）使能端低電平有效的三態(tài)與非門邏輯符號(hào)如圖所示，三態(tài)與非門真值表，如表所示。三態(tài)與非門真值表（使能端低電平有效）門電路的三態(tài)輸出主要應(yīng)用于多個(gè)門輸出共享數(shù)據(jù)總線，為避免多個(gè)門輸出同時(shí)占用數(shù)據(jù)總線，這些門的使能信號(hào)（EN）中只允許有一個(gè)為有效電平（如高電平）。9.4.2TTL邏輯門電路3.集電極開路TTL門（OC門）（a）OC與非門的電路結(jié)構(gòu)

（b）OC門“線與”邏輯圖

OC與非門由于一般TTL門輸出端不能直接并聯(lián)，當(dāng)需要多個(gè)輸出端并聯(lián)使用時(shí)，選用集電極開路TTL門（OC門）能夠讓邏輯門輸出端的直接并聯(lián)使用，實(shí)現(xiàn)“線與”的邏輯功能。OC與非門的電路結(jié)構(gòu)如圖（a）所示；OC門“線與”邏輯圖如圖（b）所示。（b）的邏輯表達(dá)式為：9.4.2TTL邏輯門電路4.TLL門電路使用注意事項(xiàng)（1）TTL門電路的電源電壓范圍很窄，規(guī)定Ⅰ類和Ⅱ類產(chǎn)品為4.75—5.25V（即5V±5%），Ⅱ類產(chǎn)品為4.5—5.5V（即5V±10%），典型值均為Vcc=5V。使用中Vcc不得超出范圍，否則會(huì)損壞器件。（2）輸入信號(hào)Vin不得高于Vcc，也不得低于GND（地電位），否則可能會(huì)損壞器件。（3）除三態(tài)門和集電極開路的電路外，輸出端不允許并聯(lián)使用。（4）輸出端不允許與電源和地直接短接，但可通過電阻與電源相連，以提高輸出電平。（5）在電源接通時(shí)，不要移動(dòng)或插入集成電路，因?yàn)殡娏鞯臎_擊可能造成芯片損壞。（6）TTL門電路多余的輸入端最好不要懸空，因?yàn)閼铱杖菀资芨蓴_。有時(shí)會(huì)造成誤碼操作，因此多余輸入端要根據(jù)需要處理。（7）集電極開路門（OC門）的輸出端必須連接上拉電阻。9.4.3CMOS門電路CMOS門電路是由PMOS管和NMOS管構(gòu)成的一種互補(bǔ)對(duì)稱場效應(yīng)管集成門電路，是近年來國內(nèi)外迅速發(fā)展、廣泛應(yīng)用的一種電路。其工作電壓范圍寬，可靠性高，并具有較小的靜態(tài)功耗和較大的動(dòng)態(tài)功耗。9.4.3CMOS門電路1.CMOS與非門

CMOS與非門電路圖CMOS與非門電路圖，如圖所示。VT1和VT2為N溝道增強(qiáng)型MOS管，兩者串聯(lián)組成驅(qū)動(dòng)管；VT3和VT4為P溝道增強(qiáng)型MOS管，兩者并聯(lián)組成負(fù)載管。負(fù)載管整體與驅(qū)動(dòng)管相串聯(lián)。當(dāng)A、B兩個(gè)輸入端全為1時(shí)，VT1和VT2同時(shí)導(dǎo)通，VT3和VT4同時(shí)截止，輸出端F為0。當(dāng)A、B兩個(gè)輸入端有一個(gè)或全為0時(shí)，串聯(lián)的VT1、VT2必有一個(gè)或兩個(gè)全部截止，相應(yīng)的VT3或VT4導(dǎo)通，輸出端F為1。上述電路符合與非邏輯關(guān)系，故為與非門。其邏輯關(guān)系式為：9.4.3CMOS門電路2.CMOS或非門CMOS或非門電路CMOS或非門電路，如圖所示。驅(qū)動(dòng)管VT1和VT2為N溝道增強(qiáng)型MOS管，二者并聯(lián)；負(fù)載管VT3和VT4為P溝道增強(qiáng)型MOS管，二者串聯(lián)。當(dāng)A、B兩輸入端有一個(gè)或全為1時(shí)，輸出端F為0；只有當(dāng)輸入端A、B全為0時(shí)，輸出端F才為1。顯然，這符合或非邏輯關(guān)系，其邏輯關(guān)系式為：9.4.3CMOS門電路3.CMOS門電路的主要特點(diǎn)（1）功耗低CMOS電路工作時(shí)，幾乎不吸取靜態(tài)電流，所以功耗極低。（2）電源電壓范圍寬目前國產(chǎn)的CMOS集成電路，按工作的電源電壓范圍分為兩個(gè)系列，即3～18V的CC4000系列和7～15V的C000系列。（3）抗干擾能力強(qiáng)（4）制造工藝較簡單（5）集成度高，宜于實(shí)現(xiàn)大規(guī)模集成（6）開關(guān)速度較