SoC設計方法與實現(xiàn)（第4版）課件第11章-低功耗設計1_第1頁
SoC設計方法與實現(xiàn)（第4版）課件第11章-低功耗設計1_第2頁
SoC設計方法與實現(xiàn)（第4版）課件第11章-低功耗設計1_第3頁
SoC設計方法與實現(xiàn)（第4版）課件第11章-低功耗設計1_第4頁
SoC設計方法與實現(xiàn)（第4版）課件第11章-低功耗設計1_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

SoC設計方法與實現(xiàn)低功耗設計(1)第十一章SoC設計方法與實現(xiàn)為什么需要低功耗設計為什么需要低功耗設計功耗的類型低功耗設計方法內容大綱低功耗技術為什么需要低功耗設計便攜式設備-電池壽命手機~1W/chip，RTFID<<1W/chip桌面電腦-高功耗~10W/chip計算中心–超高功耗>100W/chip功耗對系統(tǒng)的影響系統(tǒng)可靠性系統(tǒng)性能系統(tǒng)生產(chǎn)及封裝成本系統(tǒng)散熱成本功耗度量峰值功耗：系統(tǒng)所能達到的功耗的最大值主要用來調整電源線的寬度和噪音的容限。平均功耗：系統(tǒng)在運行過程中的平均功耗主要用來選擇封裝方式、冷卻裝置和電池壽命等。RMS（平方根法）：用來決定電子遷移的規(guī)則主要用來調整電源線的寬度。動態(tài)功耗CMOS器件的功耗來源開關電流CMOS在翻轉過程中對負載電容充電消耗的功耗。動態(tài)功耗短路電流CMOS在翻轉過程中PMOS管和NMOS管同時導通時消耗的功耗。漏電流靜態(tài)功耗CMOS器件的功耗計算模型C為結電容Nsw為單時鐘周期內翻轉晶體管數(shù)目f為系統(tǒng)工作時鐘頻率VDD為供電電壓Qsc為翻轉過程中的短路電量Ileak為漏電流例子：ARM946-S系統(tǒng)動態(tài)功耗的組成CMOS電路的靜態(tài)功耗在CMOS電路中靜態(tài)功耗主要是由漏電流引起的功耗漏電流主要由以下幾部分組成PN結反向電流I1（PN-junctionReverseCurrent）源極和漏極之間的亞閾值漏電流I2（Sub-thresholdCurrent）柵極漏電流，包括柵極和漏極之間的感應漏電流I3（GateInducedDrainLeakage）柵極和襯底之間的隧道漏電流I4（GateTunneling）

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論