于數(shù)模轉(zhuǎn)換的集成電路版圖設(shè)計摘要集成電路產(chǎn)業(yè)現(xiàn)在是國民經(jīng)濟中基礎(chǔ)性、關(guān)鍵性和戰(zhàn)略性的新興產(chǎn)業(yè)，為了培養(yǎng)產(chǎn)業(yè)界電力電子各個行業(yè)急需的集成電路設(shè)計人才，和面對適應(yīng)即將日益增長的國內(nèi)集成電路電子產(chǎn)業(yè)，本論文開始從集成電路設(shè)計方面教學(xué)斷中最為基礎(chǔ)與重要的版圖設(shè)計教學(xué)出發(fā)，重點講分析與討論一系列開展數(shù)模混合轉(zhuǎn)換的集成電路設(shè)計實驗課程的思路和內(nèi)容設(shè)計，提出了最基礎(chǔ)的電路設(shè)計仿真、版圖布局以及整體電路設(shè)計工程三個層次設(shè)計與驗證。數(shù)模轉(zhuǎn)換（DAC）是集成電路設(shè)計中常見的一個模塊，用于將數(shù)字信號轉(zhuǎn)換為模擬信號。在集成電路版圖設(shè)計中，為了實現(xiàn)出一個高效的DAC需要考慮多個因素，包括精度、速度、功耗和面積等。我們通過使用一種軟件平臺針對于版圖設(shè)計，名為Cadence，設(shè)計完成之后，使用軟件里面的calibre涉及到并對未來集成電路行業(yè)研究指出方向。關(guān)鍵詞:數(shù)模轉(zhuǎn)換版圖設(shè)計驗證集成電路設(shè)計DesignofIntegratedCircuitLayoutBasedonDigital-to-AnalogConverterAbstractTheintegratedcircuitindustryisafundamental,key,andstrategicemergingindustryinthenationaleconomy.Inordertocultivatetalentsinintegratedcircuitdesignurgentlyneededinthepowerelectronicsindustryandadapttothegrowingdomesticintegratedcircuitindustry,thispaperstartsfromthemostimportantlayoutteachinginintegratedcircuitdesignteaching,focusesonanalyzinganddiscussingtheideasandcontentdesignofcarryingouttheintegratedcircuitdesignexperimentcourseofdigital-analoghybridconversion,andproposesthreelevelsofdesignandverification:basiccircuitdesignsimulation,layout,andoverallcircuitdesignengineering.Digital-to-analogconversion(DAC)isacommonmoduleinintegratedcircuitdesign,whichisusedtoconvertdigitalsignalsintoanalogsignals.Inthedesignofintegratedcircuitlayout,toachieveanefficientDAC,multiplefactorsneedtobeconsidered,includingaccuracy,speed,powerconsumption,andarea.BasedontheCadencelayoutdesignsoftwareplatform,thefinaldesignedlayoutisverifiedusingcalibreverificationtoolsforLVSandDRC,andsuccessfullypassestheverification.Subsequently,itpointsoutthedirectionforfutureresearchintheintegratedcircuitindustry.Keywords:Digital-analogconversion,Layoutdesign,Verification,Integratedcircuitdesign目錄TOC\o"1-3"\h\u9013摘要 131839Abstract 214874第1章引言 4264071.1選題背景及意義 4182291.2國內(nèi)微電子發(fā)展?fàn)顩r 525497第2章差分放大器簡介 5169532.1什么是差分放大器 637452.2放大器原理 795992.3差分放大器的運用 83537第3章Virtuoso工具及版圖layout繪制 9108873.1Cadence軟件介紹 10322773.2Virtuoso工具的使用 11179973.2.1如何建立版圖庫 1195163.2.2層選擇窗的設(shè)置 1285483.2.3版圖編輯窗的設(shè)置 13255833.2.4Virtuoso的常用快捷鍵 1412713第4章差分放大器的版圖設(shè)計 1460444.1版圖設(shè)計中的相關(guān)主題 1427654.1.1器件的匹配規(guī)則 14191464.1.2匹配管子的版圖設(shè)計 19256184.1.3電阻版圖設(shè)計 20232184.1.4倒比管版圖設(shè)計 2112464.2模塊擺放 2271404.3整體布線 225920第5章差分放大電路版圖驗證 2386275.1版圖驗證的概述 2355255.2版圖的DRC驗證 2496795.3版圖的LVS驗證 2632107結(jié)束語 28148294、版圖的檢查： 2926073布局時注意事項 29引言1.1選題背景及意義集成電路現(xiàn)在是我國大力發(fā)展的方向，主要現(xiàn)在是分為3種，一種是模擬電路還有數(shù)字電路,另一種是數(shù)模間的轉(zhuǎn)換電路即混合數(shù)模。其中較為成熟的電路是集成中的基準(zhǔn)電壓源,它也是當(dāng)下最核心的技術(shù)之一。在理想狀態(tài)下，我們要求生產(chǎn)的芯片電路不會被外界溫度、濕度、各項復(fù)雜的工藝影響。即使都存在這樣的干擾，電壓電源也不會因為它們變化和波動，仍然處于穩(wěn)定電壓電流狀態(tài)。現(xiàn)今我們版圖設(shè)計中，基準(zhǔn)源的設(shè)計和處理是我們必須要學(xué)會的原理。而后我們還要理解數(shù)模轉(zhuǎn)換中差分放大器的原理，其中涉及的要求和原理，是作為一名合格的版圖工程師第一要學(xué)會的知識。學(xué)會這些，我們才能設(shè)計出一款高質(zhì)量的集成版圖芯片。并且再后面的使用中，它的各項性能及電壓電源穩(wěn)定。所以一名優(yōu)秀的版圖設(shè)計師設(shè)計出的芯片不僅是對集成電路物理實現(xiàn)的最優(yōu)保障，也是對未來集成電路產(chǎn)業(yè)更好的繼承與發(fā)揚。其中重要程度我們不容小覷。隨著科技發(fā)展迅速，當(dāng)下集成電路越做越小，7納米以下更是稀少。芯片小成本少，對我們班圖設(shè)計師的要求就越來越高，我們考慮的問題也很多。這就要求經(jīng)驗豐富的設(shè)計師。然而市場需要多，版圖設(shè)計師是一大缺口，要大力發(fā)展此行業(yè)。本次論文從基本方面入手，先了解電路設(shè)計原理及功能，工作原理。再學(xué)習(xí)軟件設(shè)計平臺Cadence,EDA使用說明。將理論聯(lián)系實際，在實踐中獲取經(jīng)驗。也很好的幫助我們后來了解集成電路做好鋪墊。先打好基礎(chǔ)，后掌握學(xué)習(xí)方法，多練習(xí)多學(xué)習(xí)經(jīng)驗和技巧。這些都會在以后的集成電路學(xué)習(xí)和版圖設(shè)計工作中對我們產(chǎn)生巨大的幫助。集成電路芯片產(chǎn)業(yè)是一種新興產(chǎn)業(yè)，各國之間比拼的是科技技術(shù)。要拉開差距，科技技術(shù)不能落下。集成芯片產(chǎn)業(yè)也是國家目前信息化首當(dāng)其中的重點。國家要發(fā)展，就必須擴展芯片行業(yè)發(fā)展，微電子行業(yè)是核心，是跟一個國家發(fā)達的標(biāo)志息息相關(guān)。是國力，國家信息的，重要程度可觀。欣慰的是，我國目前在此行業(yè)勢頭突飛猛進，發(fā)展意識在國人心中崛起，但總體發(fā)展速度比西方國家還有一小截，我們每年仍然要從其他國家進口各個功能性芯片。這些花費也很巨大，有些芯片費用甚至超過了我國的原油進口量，我國集成電路整體芯片水平與西方歐美差距仍然比較懸殊，至少每年要從國外進口超過2200多億美元的芯片，而對于關(guān)系到國家和國防安全重要芯片，我們更是處于被國外禁運的狀態(tài)。在近期爆發(fā)的美國對我國華為和中興通訊公司實行芯片禁運事件就揭露我國集成電路行業(yè)的困境。為了突破國外對我們的封鎖，盡快擺脫我們對國外芯片的依賴，我國先后明確出臺了一系列相關(guān)鼓勵扶持政策，國家要大力發(fā)展集成芯片行業(yè)，培養(yǎng)相關(guān)的電路設(shè)計師，更快縮小與他國的信息化差距，重點扶持半導(dǎo)體企業(yè)，鼓勵國內(nèi)外優(yōu)秀的高端研發(fā)設(shè)計師為國家發(fā)展。相關(guān)創(chuàng)業(yè)高新企業(yè)也要大力培養(yǎng)一些列所需要的設(shè)計師，尤其缺乏電路設(shè)計關(guān)于比如研發(fā)類工程師，包括射頻/模擬/混合信號集成電路設(shè)計師、數(shù)字集成電路設(shè)計工程師、版圖設(shè)計工程師等。1.2國內(nèi)微電子發(fā)展?fàn)顩r眼下，智能時代已來臨，科技全球化帶動著信息共享和文化知識。微電子時代也漸漸被人們所熟知。現(xiàn)如今，微電子漸漸與國防安全建設(shè)掛鉤，國家經(jīng)濟水平緊密連接，百姓生活息息相關(guān)，它是信息基礎(chǔ)的保障。近些年來，微電子行業(yè)發(fā)展迅猛，半導(dǎo)體技術(shù)逾越成熟，其發(fā)展性能速度與納米技術(shù)出乎大眾想像。現(xiàn)在，已經(jīng)有很多半導(dǎo)體產(chǎn)業(yè)正在向國外進軍，緊跟歐美國家集成半導(dǎo)體智能科技的步伐。逐漸形成研發(fā)、設(shè)計、制造和銷售一條產(chǎn)業(yè)鏈。但是居安思危，我們逐漸意識到，攻克核心技術(shù)領(lǐng)域才是我們要深入開展的事業(yè)，我們現(xiàn)在大部分納米級芯片還是要依靠進口，所以我們要意識到依靠任何人不如依靠我們自己，我們要打造一個屬于我們自己的研發(fā)中心，創(chuàng)造屬于我們自己的中國芯片。但是未來這塊路還很難走，仍有很多艱巨的任務(wù)等著我們，所以，作為半導(dǎo)體行業(yè)的業(yè)內(nèi)IC工程師，我們要排除萬難，早日攻克核心技術(shù)，讓我們來成為芯片行業(yè)的領(lǐng)導(dǎo)者。目前我們做到小工藝生產(chǎn)線，90nm,9nm,7nm,5nm,4nm,未來還可能更小。更小的納米級芯片能讓我們也歐美發(fā)達國家集成制造業(yè)縮小差距范圍。國家半導(dǎo)體企業(yè)也越來越多，國家與政府一直鼓勵扶持集成電路芯片制造業(yè)，并且近幾年，有相當(dāng)一部分半導(dǎo)體企業(yè)發(fā)展迅猛，也培養(yǎng)出了一批IC行業(yè)研發(fā)設(shè)計的接班人，相信不久的將來，我們會取得非凡的佳績。第2章差分放大器簡介本章主要介紹了數(shù)模轉(zhuǎn)換中差分放大器的設(shè)計電路原理。第一點要先對差分放大器的解析，什么是差分放大器，它是干什么的可以用來做什么。本章我們要重點熟悉放大器內(nèi)部設(shè)計電路圖，分析它的工作原理及工作時它的穩(wěn)定電壓值。如果應(yīng)用到常規(guī)電路中，它能起到什么作用。具體電路具體分析。本節(jié)是開始論文的基礎(chǔ)原理點，需要我們懂得它內(nèi)部電路知識點，原理和特性。在這個前提下，我們才能更好的進行下一步的開展。尤其是后面開始進行版圖設(shè)計時，具體器件的擺放和連線有很好的助力。差分放大電路一般是匹配對管，是2種MOS管左右匹配放置，具有電路對稱性，下面連接的是幾種開關(guān)管，作用是負(fù)反饋。2種MOS連接可以將靜態(tài)工作點趨于穩(wěn)定狀態(tài)，而后將差模信號放大，共模信號抑制住。從而達到穩(wěn)態(tài)狀態(tài)。一般直接耦合電路，還有一些電路測試輸入端都可以用此方式進行應(yīng)用。但是差分放大有一個缺點，在電路原理圖上它內(nèi)部結(jié)構(gòu)較為多元化，內(nèi)部較為繁瑣。針對不同電路功能，其分析方法也各自不同。需要我們?nèi)スタ穗y點。2.1什么是差分放大器差分放大器（differenceamplifier）簡稱差放、差動。它一般有2個輸入端，各自端口電壓值也叫壓差會將增益值來放大，就是一種簡單的電子放大器，還有經(jīng)常見的功率放大器也是屬于電子放大器的一種。還有一種輸入級就是發(fā)射極耦合邏輯電路。舉例假設(shè)差分放大器輸入端有2個，2個相和，輸出公式則為如圖：差模（動）增益也叫共模增益。它們2者之間的比值是為了差分放大器來抑制共模信號，這種能力我們通常叫共模抑制比。由此我們可以得到，共模增益變大，差摸增益變小，所謂共模抑制比就會變大。在對于2種對稱的差分放大器（完全對稱情況下）可以用如下公式來表示輸出電壓值。一般普通的差分放大器推廣的都是普通的單端輸入，其中輸入端接地，放大器的另一個端口就能得出比值。一般系統(tǒng)里，2個反饋中，一個接入輸入信號，另一個接入反饋信號，這樣就可以得到負(fù)反饋信號。一般這種應(yīng)用放在發(fā)動機電機控制，用來信號的放大。有文獻提出離散電子學(xué)里面，差動放大是實現(xiàn)差分放大器的一個基本方法，差分電路中的多數(shù)集成運算也很常見。2.2放大器原理輸出功率信號明顯加強的，我們可以叫做放大器電路，簡稱放大電路。它依靠電源供電來工作，很好的將輸入信號和輸出信號加以控制來保持一致，不過缺點是振幅波動較為明顯。從物理位置來比較，信號鏈中的放大器可以更好進行分類?；蛘哌€可以按輸入輸出方式分4種信號類型有雙端輸入雙端輸出、雙端輸入單端輸出、單端輸入雙端輸出和單端輸入單端輸出。我們一般常規(guī)視放大器可以作為輸出電源，而且它隨時都可調(diào)節(jié)，結(jié)果得知輸出的信號也會比輸入信號更強。從而實現(xiàn)信號放大。放大器一般分為四種基本放大的類型，有電壓電流的放大器、也有互導(dǎo)互阻放大器。區(qū)別它們4種，我們可以來分別在于輸入和輸入端是否都可以用線性或非線性來體現(xiàn)信號輸入。舉例說明，比如T1管中，把T2管輸入端斷開，此時差分放大電路屬于單端輸入，它的集電極接在一頭負(fù)載電阻RL往下又接到了GND。對電路而言，差分放大電路有一個輸入信號端口，也僅僅只是一個輸入信號端口，第2個輸入信號端口也接在了GND上。詳細可以看圖示例表示。2.3差分放大器的運用差分放大電路優(yōu)勢可以穩(wěn)定工作點，具有電路絕對的對稱性，一般在直接耦合電路中會應(yīng)用到此放大器，輸入級電路的測量適用于此電路。穩(wěn)壓作用。缺點是電路架構(gòu)不明朗，共模抑制比不同電路分析結(jié)果也不一致，不適用于大部分設(shè)計電路。2者輸入分析輸入信號端也結(jié)果不一致。這缺點目前仍是我們需要解決的問題。差分放大一般分為2種放大信號，一種輸入信號是差模輸入信號，前提是對于2者匹配的對稱電路，如果我們外接信號一致完全，但是不同是相反極性，則稱之為差模輸入信號，另一種則極性相同，其余不變的情況下，我們稱為共模輸入信號。共模信號我們是會對外接環(huán)境，溫度變化而產(chǎn)生輸入信號的影響，反之，我們應(yīng)該去放大差模信號，相對于共模，它的信號會更穩(wěn)定，放大的會更好。所以說要共模抑制比。差分放大電路實質(zhì)就是在微弱的電信號進行放大，這種信號一般是在模擬電子技術(shù)中，傳感器會把一些經(jīng)常使用的微弱的模擬量電信號在經(jīng)過差分放大器進行信號放大，得到我們需要的測量值。有時候傳感器轉(zhuǎn)換的微電量可能會隨著時間，溫度濕度的變化而緩慢，且這種信號無規(guī)律，不是周期性的，對于這種信號而言，我們會進行直接耦合，再把這些信號進行放大，直到能將負(fù)載驅(qū)動。但有時候會出現(xiàn)輸入電壓為0，但是輸出電壓不為0的情況，這種現(xiàn)象我們在學(xué)術(shù)上稱為零點漂移，解決問題使用尺寸相同的MOS管，特性一致。這樣就行成了差分放大電路。差分放大電路基本構(gòu)成是直接耦合放大電路，這樣我們對于不同的輸入信號電路產(chǎn)生有不同的信號作用，放大差模信號，抑制共模信號，并且不會因為輸入輸出形式影響電信號。前面有提到，在模擬電子技術(shù)中，我們需要功能各異且智能化的多功能傳感器，傳感器一般用來采集輸入輸出電信號，但是不足的是，這些信號都是及其微弱的，對于我們記錄與處理結(jié)果不是很友好。所以我們會采用直接耦合放大電路來對這些微弱的低頻信號放大。就是把各個放大器首尾相接，用導(dǎo)線來連線。優(yōu)勢是在集成電路中，這種連接方式低頻特性會很好，干擾能力小。缺點是會存在零點漂移現(xiàn)象。所以就要我們使用相同MOS管，相同連線，完整的匹配性，可以抑制共模信號比，解決零點漂移現(xiàn)象。舉例：ADC中的基準(zhǔn)電壓源問題。將模擬信號轉(zhuǎn)換為數(shù)字信號的我們稱之為ADC，它是一個量化信號，更是一個模擬量化標(biāo)準(zhǔn)。一種進制16位數(shù)的信號量化，它可以把將近65500多個級別電平給量化出來，不過與實際不同的是，這里的每一個電平量化會跟理論出現(xiàn)的量化電壓有出入。好比我們通常情況下基準(zhǔn)源范圍控制在三點多伏的電壓基準(zhǔn)，結(jié)論得知在每一層量化電壓所顯示出的電壓有也只是正負(fù)零點以毫伏，前提是我們要在正負(fù)極輸入信號量化可以達到的情況下。不過經(jīng)過實驗，在相同情況允許下，使用一倍的基準(zhǔn)源信號，則沒層級量化信號差值也多一倍。舉例說明我們一般從SLOPE出發(fā)，將持續(xù)穩(wěn)定的電壓量化中的電容來進行充放電，理解了ADC之間存在的電路原理，我們可以記錄它放電之后的信號，我們就可以得知，充電完成進行放電，將這個變化量與電容充電后釋放的時間進行比較得知，如果沒有基準(zhǔn)電壓源，我們沒有方法得知電容放電之后一系列對應(yīng)的電壓值是多少。如果ADC中電壓基準(zhǔn)源給的實驗電壓值越高，那么得知電壓精度也會上升，所以基準(zhǔn)電壓在模擬電子技術(shù)中也是非常重要的一點。第3章Virtuoso工具及版圖layout繪制下面介紹本論文的軟件開端，我們一般畫版圖設(shè)計時用到一些繪圖軟件工具，而virtuoso是我們常用的軟件之一。我們一般在開始繪制版圖時，必須先熟悉軟件工具各個按鍵所表示的意思，這個是實踐性很強的動作，需要我們熟能生巧。登陸VNC軟件，打開服務(wù)器。了解每個工藝多對應(yīng)的mask對應(yīng)圖層，各個工藝設(shè)計規(guī)則，走線間距，版圖layout本義就是我們將虛擬的電路設(shè)計圖形轉(zhuǎn)換成物理圖形，在通過生產(chǎn)相應(yīng)的mask,俗稱掩膜版，然后送到fab廠家生產(chǎn)，測試，再封裝，最后做成一個芯片，流程下來稱為流片成功。不同工藝對應(yīng)的規(guī)則不一樣，我們在進行版圖設(shè)計時，要先熟知工藝規(guī)則要求。在集成電路制造流程上，我們版圖layout是連接集成電路圖和后實際制造芯片重要橋梁，是不可缺少的一部分，也是如今集成設(shè)計行業(yè)風(fēng)口的風(fēng)向標(biāo)。3.1Cadence軟件介紹版圖設(shè)計常用一款圖形輔助設(shè)計軟件名為Cadence。它是集成電路設(shè)計產(chǎn)品的總學(xué)名。相對于其他繪圖軟件而言，這款軟件功能種類齊全且強大豐富。是在EAD軟件里非常受歡迎。針對電子電路設(shè)計圖，這款軟件可以滿足各種輔助設(shè)計要求。傳統(tǒng)的比如FPGA和PCB制圖，這種都能很好便捷的設(shè)計出來。這款軟件也是現(xiàn)在全球都通行使用的畫圖輔助，廣受IC集成行業(yè)集成設(shè)計工程師好歡迎。此外，它還會提供軟件教學(xué)，服務(wù)設(shè)計提供，及幫助用戶解決外包服務(wù)，在電子軟件輔助設(shè)計中一直排在首位，是個大企業(yè)首要的不二選擇。在Cadence里，有一款版圖設(shè)計工具名為“VirtuosoEditor”。我們在進行版圖設(shè)計時，設(shè)計完后要進行一系列的驗證，仿真，做網(wǎng)表轉(zhuǎn)換，GDSII，這些都是要一次性完成才算真正完成版圖設(shè)計。其中驗證工具也是非常清晰便捷，值得推薦。版圖設(shè)計中用Virtuoso，不僅能快速精準(zhǔn)找到電路設(shè)計問題存在，以及驗證出現(xiàn)的DRC，LVS問題，發(fā)現(xiàn)并及時解決，能夠大大提升我們畫版圖的效率。好的一款畫圖軟件能夠為我們版圖設(shè)計減少很多不必要的麻煩。隨著輔助畫圖軟件不斷開發(fā)與發(fā)展，未來還會出現(xiàn)更多便捷化需求，因為在版圖設(shè)計時，我們要協(xié)同電路設(shè)計師明白電路各種元器件參數(shù)，包括電容電阻，MOS尺寸參數(shù)，還要電源地線需要走多大的電流，工作電壓是多少，這些都是我們要具備的能力知識。其實現(xiàn)在大部分電路圖設(shè)計還是要依靠人工來設(shè)計，如果遇上較為復(fù)雜和高精度芯片要求，就需要花費大量的人力和時間成本。如今市場上納米級以上的小工藝更能使集成設(shè)計降本，但同時也對版圖設(shè)計師專業(yè)技能的高度要求。現(xiàn)在有大量數(shù)字化電路，主要是由邏輯門電路組成，連線多而且復(fù)雜，Virtuoso里也漸漸開發(fā)出由機器只能設(shè)計出，這大大減少設(shè)計師工作量。Virtuoso為了更好發(fā)展整個集成版圖設(shè)計流程進行，特別推出了一系列的流程定制方案，其中RF的設(shè)計方案，集成數(shù)?；旌系霓D(zhuǎn)換都是非常優(yōu)秀的設(shè)計流程。為集成設(shè)計行業(yè)提供高精度的輔助設(shè)計軟件，和流程方案。具體可以表現(xiàn)在：1）各個集成設(shè)計圖清晰簡潔，各個工藝所需要的規(guī)則都能設(shè)置并使用；2）電路設(shè)計，版圖設(shè)計，驗證仿真，GDSII一系列流程都可以有序進行，大大提升流片效率；3）多功能實現(xiàn)模擬和數(shù)字混合信號模擬操作；4）多功能設(shè)計種類，更好被IC設(shè)計師所適應(yīng)。學(xué)習(xí)效率大幅提升；5）驗證工具快速明了，更好的查驗版圖出現(xiàn)的DRC，LVS問題所在。3.2Virtuoso工具的使用3.2.1如何建立版圖庫1.在自己下面的homedirectory下新建一個項目目錄，如ft_home。在ft_home下新建layout文件夾。并且把圖層技術(shù)文件（.tf文件）、版圖顯示文件（.drf文件，注意這里一定要命名為display.drf）等技術(shù)文件拷貝到layout目錄下。2.在layout目錄下啟動Cadence。3.建library：(1)如圖下中3-2所示（也可以在庫管理器中建庫）在CIW框中點擊File→New→Library,彈出對話框。填寫新庫名。4.自己的庫建好以后，另外還需要在庫中建自己需要的單元。用命令File→New→Cellview...，出現(xiàn)“CreateNewFile”對話框-。在對話框中，庫名選為ft_dac，本設(shè)計是要設(shè)計dac差分放大器電路的版圖，在CellName文本區(qū)輸入ADC。將Tool選為Virtuoso，則ViewName自動生成Layout，點擊“OK”按鈕，屏幕則會彈出版圖編輯窗（virtuosoLayoutEditing）和層選擇窗（LSW）。如圖中文所示。3.2.2層選擇窗的設(shè)置1.設(shè)置層符號點擊Edit→SetValidLayers...,在層選擇窗（LSW）中，我們在其中的按鈕上可以選擇我們想要顯示的圖層信息，一種只顯示一層或多層，一種是顯示但不允許操作的圖層，這是為了我們在設(shè)計時誤操作了不必要的圖形層。然后選擇EditSave保存設(shè)置。3.2.3版圖編輯窗的設(shè)置對于編輯圖形窗口的設(shè)置，主要就是設(shè)置我們在版圖設(shè)計時，選擇我們需要的圖層按鈕，在編輯設(shè)計窗里我們可以提前把我們需要的參數(shù)設(shè)置好，比如格點參數(shù)，一般我們是用是0.005，畫法一般放在第二象限，需要標(biāo)尺或者節(jié)點提示都可以設(shè)置好。以下可以看下需要的設(shè)置編輯選項：1.DisplayOptions(1)DisplayControls區(qū)內(nèi)選項控制所畫單元目標(biāo)的出現(xiàn)和命令的特性，ArrayDisplay—Full表示顯示陣列中的全部Instance。如：DynamicHilight—顯示所需的net高亮。(2)GridControls該區(qū)設(shè)置格點屬性。MinorSpacing和MajorSpacing設(shè)置版圖要求的格點屬性。一般在0.001-0.005之間最佳。XSnapSpacing即是X軸方向，YSnapSpacing是Y軸方向，分為4個象限，我們一般在第二象限來設(shè)計，標(biāo)尺所顯示的單位即是微米級別，即1um等于1毫米。(3)SnapModes用來顯示我們光標(biāo)移動的方式，通常有Create和Edit版圖需求。L90XFirst和L90YFirstOrthogonal（正交的）、anyAngle(任意角)、diagonal（對角）需求。2.LayoutEditorOptions引力（Gravity）是指畫圖的時候，GravityOn默認(rèn)設(shè)置為接通狀態(tài)，但很多時候需要把它關(guān)閉更好些。如果光標(biāo)引導(dǎo)某條線向另一條原有的線運動時，只要光標(biāo)進入該線的引力作用范圍，就會受到一個較大力量的作用把光標(biāo)迅速拉到線上，就像受到引力作用一樣。3.2.4Virtuoso的常用快捷鍵第4章差分放大器的版圖設(shè)計4.1版圖設(shè)計中的相關(guān)主題4.1.1器件的匹配規(guī)則版圖設(shè)計時，有一種常見的電路設(shè)計點名詞為匹配（MATCH）。顧名思義就是左右對稱，前面提到的差分放大器就是一種很好的匹配電路，都是在輸入端輸入差摸信號，減小共模抑制比。一旦我們參數(shù)不對稱，或者輸入電壓差值較大，會使得輸出信號差異化，共模信號變大，使得電路性能功能降低。這是一種很不利的電路設(shè)計缺點。一般線路上用到的電流鏡，差分對管，分壓電阻，一定比列MOS，都是要進行匹配要求，匹配是我們版圖設(shè)計中首要學(xué)習(xí)的設(shè)計知識。簡單羅列匹配知識規(guī)則。1.匹配首先要把所需要的器件靠近擺放，高精度的匹配最好是讓器件沿著中心對稱點對折保持相等，包括連線，寬度及襯底，都是在一定程度上保持相對對稱。保持刻蝕環(huán)境的一致。2.保持器件相同方向下面圖中顯示的差分對管，它是由M1，M22個MOS管并列連接。假設(shè)我們擺放的如第二張，方向不一，source和drain端方向也不一致，在光刻生產(chǎn)中，就會造成刻蝕環(huán)境不一致，極大程度上會導(dǎo)致失配，影響電路性能。一般我們會選擇c.d2種方案來設(shè)計，舍得器件擺放一致，方向一致，連線同方向。這種在工藝上會產(chǎn)生一種細微效應(yīng)，簡稱“柵陰影”，一般工廠制作工藝會傾斜7度在源漏區(qū)注入離子，會使工藝溝道效應(yīng)減小。這樣Source端就會形成阻擋離子的陰影溝道，圖C中，按照對稱性，它們不會因為傾斜角度新的陰影，從而導(dǎo)致不對稱。器件分段連接，選擇中等值為一段，每段尺寸大小相同，舉例如MOS電流鏡，基準(zhǔn)電壓放置電流鏡中間位置，在電流鏡左右2邊放置等長尺寸的dummy管用來達到匹配的效果。或者分壓電阻匹配，則在電阻2端分別放置相同尺寸的dummy電阻并短接到地。4.增加虛擬器件（Dummy）電路設(shè)計者一般在設(shè)計電路時，會要求在器件2端增加匹配虛擬管，一方面是用來在精度要求高的地方使得對稱，另一方面是可能會電路功能達不到預(yù)期效果，在流片之前會進行改版，改版即是在出數(shù)據(jù)給廠家之后，返回的數(shù)據(jù)有錯誤提示，但也不用改所有mask,是一種最低成本的流片過程。如果只有M1、M2管，則M1漏區(qū)的左邊是場區(qū)，M2漏區(qū)的左邊是M2管，而M2源區(qū)的右邊是場區(qū)，M1源區(qū)的右邊是M2管，M1和M2左右環(huán)境不同。M1和M2左右的環(huán)境就一致了,如果加上Dummy管。5.共質(zhì)心如圖4-3的差分對管中，對于width都比較小的MOS管來說，失調(diào)電壓存在變化差異，也是為了把這種不匹配避免，使得不同濃度的離子匹配。我們使用共質(zhì)心交叉匹配。如下圖所示。6.器件采用指狀交叉布線方式交叉連線方式也是器件匹配的一種方法，這樣可以讓電壓梯度變得一致。下面我們把所有規(guī)則綜合起來用，具體看兩個例子：1、電阻匹配：一般電阻的L數(shù)值不能太長，容易產(chǎn)生寄生并發(fā)生折斷。并且在2端加上相同尺寸的dummy電阻。(2)Dummy電阻的連接：一般需要并聯(lián)短接到GND上，對于N型電阻而言，一般需要接到穩(wěn)定安靜的電源上，減少噪聲干擾。2、考慮匹配設(shè)計的差分對如下圖所示，采用指狀交叉布線結(jié)構(gòu)，對于MOS左右2端源漏極接法，一般是建議PMOS接在本身電源上，NMOS源漏2端短接在GND上，減少寄生阻抗。中間MOS匹配的線盡量做到連線對稱。這樣做需要修改網(wǎng)表。特別注意，任何版圖設(shè)計者均不能修改網(wǎng)表內(nèi)容，應(yīng)交于電路設(shè)計者修改。4.1.2匹配管子的版圖設(shè)計下面來到主要電路上，下圖是一個匹配的差分對管，MOS尺寸相同個數(shù)也相同，對于數(shù)模電路來說，差分對管是首先版圖設(shè)計師首先要設(shè)計好的版圖，不同于其他MOS擺放方式，這個對管需要單獨圍一圈pickup。將2個MOS管放置里面。Pickup即是一圈保護環(huán)，用來避免外界不必要的干擾信號，MOS擺放實行左右對稱，連線也需盡量對稱。擺放完成我們在MOS2端各放置相應(yīng)的dummy對管，相應(yīng)各自連線前面已提到，或者可以采取電路設(shè)計師的要求。源漏走線一般不跨到gate中間，減小不必要的干擾。下圖供參考：一般我們設(shè)計時，可以使用MOS管交叉，可以AABB，ABAB或者ABBA的形式都可以，具體協(xié)同設(shè)計師要求。4.1.3電阻版圖設(shè)計在集成工藝中，電阻材料一般是多晶柵，為了得到高精度的電阻率，我們對這種材料不會進行控制，成本增加。所以有時會在制作電阻時用雜質(zhì)擴散法制作電阻，但這往往使得精度降低，阻值也會偏差，如果在電阻2頭夾雜離子技術(shù)工藝，可以提高電阻阻值，減小誤差。這時候如果我們再在2頭加上匹配電阻，大大使得匹配電阻精確。為了提高電路精確性，良好的匹配電阻可以減少電路的溫度補償，減少了寄生阻抗，增加了流片成功的可能。4.1.4倒比管版圖設(shè)計寬度和長度的MOS比值小于1的情況下，我們可以稱為倒比管。集成電路工藝中，到倒比管可以作為上拉電阻使用，就是source接在GND上P型MOS，因為導(dǎo)通電阻大。反之，N型MOS在Source接到GND是下拉電阻。這2中情況都是導(dǎo)通狀態(tài)。MOS管之間的寬長小于1，導(dǎo)通電阻比它們大，可以減少消耗功率。這個一般是我們自己來設(shè)計，沒有固定結(jié)構(gòu)，通常是S或U性狀。稱為蛇形或者U形。MOS之間的溝道長度是源漏之間的長短，倒比管的width就是有源區(qū)的width。所有上面都進行好之后，我們就可以排版全局的規(guī)劃，簡稱floorplan。首先啊哦做的就是封裝打線，然后每個PAD的位置，看是否能打線。確定還芯片面積，把所有block全都放置在芯片范圍內(nèi)，按照電路設(shè)計是要求，每一個模塊的擺放，哪些需要走大電流的位置都要預(yù)留好。就可以進行布局規(guī)劃了。下圖所示：4.2模塊擺放在進行模塊block的擺放時候，首先確認(rèn)核心block,一般芯片會將差分管，或者BJT放在芯片中心位置，走大電流的地方預(yù)留空間走線，接PAD的地方我們要靠近，模塊和模塊之間連線多的要靠近，噪聲線和安靜線分開走。盡量在話版圖時我們畫成舉矩形，有時候會根據(jù)芯片來定性狀，矩形一般容易布線而且會節(jié)約空間。一般劃片槽切割的時候也可以盡量減少芯片浪費。大致block確定好位置之后，我們可以擺放需要匹配的電阻，差分對，電流鏡。同時還要注意所有器件方向統(tǒng)一的問題，減小溫度補償誤差。4.3整體布線模塊內(nèi)部我們盡量把接線在一起的放一起，避免很長的走線，多且亂，過長還會產(chǎn)生寄生誤差。對于電源地線，問清楚要走多大電流，芯片工作電壓是多少，再根據(jù)工藝確定電源地走多寬，走線精簡。版面看起來整潔。模擬板塊放一起，包括模擬數(shù)字信號我們也避免走一起，安靜和噪聲線也要分開走。避免天線效應(yīng)，電壓供電不足等問題。第5章差分放大電路版圖驗證在我們完成版圖設(shè)計，連線都連好之后，就可以進行版圖驗證，就是驗證通過DRC，LVS，這個是能查出我們版圖里違反工藝規(guī)則的錯誤，還有相關(guān)連線錯誤。等這些驗證全部都要通過之后，我們版圖設(shè)計才算結(jié)束完成。5.1版圖驗證的概述實際設(shè)計版圖時候，我們可以把錯誤歸結(jié)2類，DRC和LVS。DRC就是在各種工藝前提下，連線之間的寬度要求，間距要求都要滿足，如果內(nèi)有遵循這種錯誤，就會報出你違反規(guī)則的地方。不僅是連線規(guī)則，一些器件，高壓管之間的擺放間距都要查驗到，還有些器件上面是不允許跨線的規(guī)則等都是我們要顧及的點。DRC查驗一切工藝規(guī)則的條列，我們可能會在改的時候會碰到很難或者無法改變的錯誤，這就需要版圖設(shè)計師與工藝設(shè)計師一起商量，如果忽略這種問題，是否會影響線路可靠性或者BV測試結(jié)果，如果風(fēng)險范圍小，可以接受范圍內(nèi)，我們可以忽略。千萬不能版圖設(shè)計師自行忽略DRC問題，因為可能會隱藏真錯，忽略可能會影響到電路性能，導(dǎo)致成品率低。在DRC解決之后，我們就可以進行LVS驗證，LVS是對器件之間的連接關(guān)系的檢查，還有器件尺寸大小的查驗，包括是否少或多放了器件。另外還有ERC檢查，它包含在LVS內(nèi)部，是檢查工藝連接是否有錯誤。但重點是LVS查驗。下面流程圖。5.2版圖的DRC驗證1.DRC查驗一般在cadence里calibre打開，輸入我們要跑DRC發(fā)路徑，工藝和生成結(jié)果選項。切記工藝規(guī)則不能選錯，包括鋁層厚度，這直接影響到規(guī)則查驗結(jié)果，不同工藝之間圖形圖間距厚度都是不一樣的，在打開選項按鈕要看清。選擇好后打開運行按鈕，隨后會生成一個結(jié)果文件，打開文件一樣樣對照錯誤提示改掉報錯的地方，改掉所有報出的錯誤能大大提高電路性能，提高產(chǎn)品成品率。不同工藝不同規(guī)則，具體參照工藝要自己去查詢設(shè)計文檔。下面具體解析跑DRC的程序步驟。2．打開Cadence,在菜單編輯欄中打開calibre選項，將一系列工藝選項，GDS目標(biāo)文件選擇，在選擇跑的DRC結(jié)果文檔位置。這些都選擇好后，就可以按RunDRC按鈕，隨后DRC檢查運行，大概幾秒之后，會自動彈出DRC錯誤窗口，打開之后會顯示里面違反工藝規(guī)則的地方。如選圖所示：3.打開報告后看每一條報出的錯誤提示，點擊它會自動跳到相應(yīng)報錯的地方，在結(jié)合底下寫的錯誤提示，修改相應(yīng)的錯誤。我們再改完后保存在點擊runDRC,重新再對版圖查驗，我們一直要把所有的錯誤地方都修改完畢才算完成DRC操作。這是一個無錯誤的DRC界面。5.3版圖的LVS驗證在DRC驗證完成之后，我們可以進行LVS驗證。這個驗證是查驗?zāi)愕陌鎴D和電路圖是否一致的結(jié)果。一般跑的時候分成2步，第一步要先轉(zhuǎn)出電路圖，就是電路網(wǎng)表，確保電路圖轉(zhuǎn)出無誤，然后我們再轉(zhuǎn)出版圖，就是GDS文件。這2步都操作好之后就可以進行LVS查驗了。1．同樣的在上方calibre菜單欄中選擇runlvs按鈕，把要跑的規(guī)則，GDS路徑，包括它生成的LVS結(jié)果路徑存放結(jié)果地方選擇好，選擇對應(yīng)的網(wǎng)表，之后點擊runLVS按鈕，如果中途報暫停，可能是我們選擇的路徑有問題，檢查一下。沒有問題它才會進行下去。下圖所示：2．LVS跑完之后會自動彈出錯誤報告，一般分為3種，Port,property,net。Port是電路出現(xiàn)的PIN是否對應(yīng)，property是指器件尺寸問題是否對應(yīng)，net則是我們連接線的問題。依次點開查驗錯誤。如下圖：3．打開錯誤選項頁面，點擊其中一條，它可以高亮到錯誤地方，對照線路仔細查驗，看哪里被接錯了，逐條查驗。4．遇到很多錯的情況下，解決一部分之后我們可以重新跑下LVS，因為有些報錯誤都是同一問題引起的，尤其一開始要解決短路問題，然后看電源地線是否接錯，這些都會導(dǎo)致LVS錯誤增多，導(dǎo)致假錯。5．多次修改及可以進行多次runLVS,有助于我們更高效找出錯誤點，知道出現(xiàn)如下圖笑臉，則表示LVS才算PASS，至此版圖設(shè)計才算完成結(jié)束。結(jié)束語以上是這個版圖設(shè)計的整個流程。我們是使用Cadence版圖設(shè)計軟件平臺進行版圖設(shè)計，本章采用的是比較常規(guī)的SMIC180BCD工藝，選取其中一個差分放大器進行設(shè)計，了解電路圖之后，調(diào)取器件并排版，然后布線設(shè)計，畫好之后進行calibre驗證DRC，LVS，直到全部沒有錯誤之后最終完成版圖。電路圖在比較大的時候，比較值得注意的是我們作為版圖設(shè)計師，要懂得線路基本原理，比如敏感噪聲線不可以重疊，大電流的地方走線要加寬，保證足夠電路能穿過。不僅只是匹配知識，還要了解到天線效應(yīng)，閂鎖效應(yīng)問題。另外走線要短而精簡。減少干擾等，這些都是我們要考慮到的點，學(xué)版圖沒有多少捷徑，多學(xué)多練，孰能生巧?？偨Y(jié)集成電路版圖設(shè)計含括種類也很多，列如模擬數(shù)字轉(zhuǎn)換電路，邏輯門數(shù)字電路，標(biāo)準(zhǔn)standcell，射頻信號，還有低高頻信號等設(shè)計。一個合格的版圖設(shè)計師，他能實現(xiàn)芯片低功耗，成品率高，可靠性好。而且可以減少時間成本，一名優(yōu)秀的版圖設(shè)計師，可以在規(guī)定時間內(nèi)完成版圖，這可以高效提升流片速度。這也是國家和企業(yè)看好的人才。現(xiàn)在集成電路半導(dǎo)體行業(yè)越來越壯大，對各路設(shè)計師要求也在逐年提高，但版圖設(shè)計仍是現(xiàn)在一大人才缺口，多學(xué)習(xí)多思考多練習(xí)會使我們的技術(shù)得到很大提升。最后在總結(jié)一下版圖設(shè)計的全過程：在設(shè)計之前，我們拿到電路，首先對電路進行解析。需要什么樣的封裝，PAD需要多少個多大尺寸，怎樣擺放，如何打線，打線寬度是多少，確定芯片大小，工藝及鋁層厚度。這些都要跟電路設(shè)計師溝通確認(rèn)，當(dāng)然也要問下他們的預(yù)估時間結(jié)合我們自身的時間，提高效率。floorplan排版：確認(rèn)好以上問題，我們就可以進行排版設(shè)計，擺放block要保證相關(guān)聯(lián)的模塊放在一起，減少走線，核心模塊，比如差分管，BJT，ADC這些模塊是否要放在芯片中心位置，模塊放好，要給模塊之間預(yù)留寫電源地線還有連接走線的位置。合理安排，才不會使畫圖是導(dǎo)致面積緊張，也可能會減少芯片使用成本。3、分模塊設(shè)計：floorplan完成可以找電路設(shè)計師一起過下，看是否有修改優(yōu)化的地方。然后再進行子模塊排版，每個子模塊我們都先預(yù)留版圖位置，通常一整個芯片需要多人團隊一起完成，這需要團隊高效溝通及時調(diào)整。一般先建立標(biāo)準(zhǔn)單元庫，然后替換。我們一般多個模塊會同時進行。講究團隊協(xié)作才能共贏。4、版圖的檢查：（1）版圖設(shè)計完成之后驗證用DRC工具，我們能夠一打