第2章組合邏輯電路

2.1組合邏輯電路的分析和設(shè)計2.2編碼器2.3譯碼器2.4數(shù)據(jù)選擇器2.5加法器2.6數(shù)值比較器2.7競爭與冒險2.8技能訓(xùn)練本章小結(jié)習(xí)題2.1組合邏輯電路的分析和設(shè)計2.1.1組合邏輯電路的分析方法所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能，并根據(jù)需要提出電路改進或替代方案。分析的主要步驟如下：

(1)由邏輯圖寫表達式：可從輸入到輸出逐級推導(dǎo)，寫出電路輸出端的邏輯表達式。

(2)化簡或整理表達式：在需要時，用公式化簡法或者卡諾圖化簡法將邏輯表達式化為最簡式。

(3)列真值表：將輸入信號所有可能的取值組合代入化簡后的邏輯表達式中進行計算，列出真值表。（有時利用畫卡諾圖求真值表，更為準確方便。）

(4)描述邏輯功能：根據(jù)邏輯表達式和真值表，對電路進行分析，最后確定電路的功能。下面舉例說明組合邏輯電路的分析方法。

【例2.1】試分析圖2.1所示電路的邏輯功能。

解第一步：由邏輯圖可以寫出輸出F的邏輯表達式為第二步：可變換為F=AB+AC+BC第三步：列出真值表如表2.1所示。第四步：確定電路的邏輯功能。從表2.1所示的真值表可以看出，三個變量輸入，只有兩個及兩個以上變量取值為1時，輸出才為1?？梢婋娐房蓪崿F(xiàn)多數(shù)表決邏輯功能。圖2.1例2.1電路表2.1例2.1的真值表

【例2.2】分析圖2.2（a）所示電路的邏輯功能。解為了方便寫出表達式，可在圖中標注一些中間變量，比如F1、F2和F3，則圖2.2（a）所示電路的真值表如表2.2所示。=A⊕B圖2.2例2.2電路表2.2例2.2電路的真值表分析表2.2所示的真值表可以看出，如果將A、B看成兩個1位的二進制數(shù)，則電路可實現(xiàn)兩個1位二進制數(shù)相加的功能。S是它們的和，C是向高位的進位。由于這一加法器電路沒有考慮低位的進位，所以稱該電路為半加器。根據(jù)分析得到的S和C的表達式，還可將原電路圖改畫成圖2.2（b）所示的邏輯圖，只用了一個異或門和一個與門即實現(xiàn)了半加器的邏輯功能。2.1.2組合邏輯電路的設(shè)計方法與分析過程相反，組合邏輯電路的設(shè)計是根據(jù)給定的實際邏輯問題，求出實現(xiàn)其邏輯功能的最簡單的邏輯電路。組合邏輯電路的設(shè)計可以按以下步驟進行：

(1)分析設(shè)計要求，設(shè)置輸入和輸出變量。分析的目的是要搞清楚設(shè)計要求，建立邏輯關(guān)系。通常是把引起事件的原因作為輸入變量，而把事件的結(jié)果作為輸出變量。用0、1兩種狀態(tài)分別代表輸入變量和輸出變量的兩種不同狀態(tài)。

(2)列真值表。根據(jù)分析得到輸入、輸出之間的邏輯關(guān)系，列出真值表。

(3)寫出邏輯表達式，并化簡。根據(jù)真值表寫出邏輯表達式，或者畫出相應(yīng)的卡諾圖，并進行化簡，以得到最簡的邏輯表達式。根據(jù)采用邏輯門電路類型的不同，可將化簡結(jié)果變換成所需要的形式。

(4)畫邏輯電路圖。根據(jù)化簡變換得到的邏輯表達式畫出邏輯電路圖。當然，這些步驟并不是固定不變的程序。在實際設(shè)計時，應(yīng)根據(jù)具體情況和問題的難易程度進行取舍。例如，有的設(shè)計要求將結(jié)果以真值表的形式給出，顯然就不必再重新設(shè)置邏輯變量了；又如，有的問題邏輯關(guān)系比較簡單、直觀，可以不必列真值表而直接寫出邏輯表達式來。下面舉例說明組合邏輯電路的設(shè)計方法。

【例2.3】有一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外線光感三種類型的火災(zāi)探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型的探測器發(fā)出火災(zāi)檢測信號時，報警系統(tǒng)才產(chǎn)生報警控制信號。試設(shè)計一個產(chǎn)生報警控制信號的電路。

解比較容易看出，應(yīng)當把煙感、溫感和紫外線光感三種類型火災(zāi)探測器發(fā)出的檢測信號作為輸入變量，而將系統(tǒng)產(chǎn)生報警控制信號作為輸出變量。因此，令A(yù)、B、C分別代表煙感、溫感和紫外線光感三種火災(zāi)探測器發(fā)出的檢測信號，用1表示有火災(zāi)，用0表示無火災(zāi)；令Y代表報警控制信號，用1表示發(fā)出火災(zāi)報警控制信號，用0表示不發(fā)出火災(zāi)報警控制信號。根據(jù)以上分析可以列出如表2.3所示的真值表。表2.3例2.3的真值表由表2.3可以寫出如下邏輯表達式：經(jīng)過化簡，可得到最簡式：Y=AB+AC+BC

經(jīng)過適當變換可以用與非門實現(xiàn)，其邏輯圖與例2.1相同。如果作以下變換：

則利用一個與或非門加一個非門就可以實現(xiàn)，其邏輯電路圖如圖2.3所示。圖2.3例2.3的邏輯電路圖人們?yōu)榻鉀Q實踐中遇到的各種邏輯問題，設(shè)計了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制作成中規(guī)模集成的組合邏輯電路產(chǎn)品，比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等。下面分別進行介紹。2.2編碼器2.2.1普通編碼器目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。在普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。現(xiàn)以一個3位二進制普通編碼器為例，說明普通編碼器的工作原理。圖2.4是一個3位二進制普通編碼器的方框圖，它的輸入是I0~I7等八個信號，輸出是3位二進制代碼Y2Y1Y0。因此又稱為8線-3線編碼器。編碼器的輸入與輸出的對應(yīng)關(guān)系如表2.4所示，輸入信號為1表示對該輸入進行編碼。根據(jù)表2.4可以寫出編碼器的邏輯表達式，并且畫出邏輯電路圖。請讀者自行分析后得出邏輯表達式和邏輯電路圖。圖2.4普通編碼器的方框圖表2.4編碼器的輸入與輸出的對應(yīng)關(guān)系2.2.2優(yōu)先編碼器在實際的產(chǎn)品中，均采用優(yōu)先編碼器。圖2.5是8線-3線優(yōu)先編碼器74LS148的邏輯符號及管腳排列圖，表2.5是74LS148電路的功能表。圖2.5

74LS148的邏輯符號和管腳排列表2.5

74LS148電路的功能表在優(yōu)先編碼器中，允許同時輸入兩個以上的編碼信號。不過在設(shè)計優(yōu)先編碼器時已經(jīng)將所有的輸入信號按照優(yōu)先順序排了隊，當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進行編碼。下面根據(jù)功能表2.5分析電路的邏輯功能。

1.編碼輸入端~從8線—3線優(yōu)先編碼器74LS148的功能表可以看出，輸入信號為0表示發(fā)出編碼信號，故邏輯符號輸入端~上面均有“－”號，這表示編碼輸入低電平有效。從功能表可以看出，的優(yōu)先權(quán)最高，而的優(yōu)先權(quán)最低，只要，就對進行編碼，而不管其他輸入信號為何種狀態(tài)。

2.編碼輸出端、、從功能表可以看出，74LS148編碼器的編碼輸出是反碼。比如，對編碼，應(yīng)當輸出“000”，而電路輸出的是“111”；對編碼，應(yīng)當輸出“101”，而電路輸出為“010”，這點請讀者注意。為此，邏輯符號的、、輸出端、、上面均有“－”號，這表示輸出為反碼。

3.選通輸入端只有在=0時，編碼器才處于工作狀態(tài)；而在=1時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。

4.選通輸出端和擴展輸出端

和是為擴展編碼器功能而設(shè)置的。從功能表可以看出，只有當所有編碼輸入端都是1（即沒有編碼輸入），并且=0時，才為0?？梢姡?0表示“電路工作，但無編碼輸入”。從功能表還可以看出，只要任何一個編碼輸入端有0，且=0，則為0。因此，=0表示“電路工作，且有編碼輸入”。圖2.6是一個用兩片74LS148接成的16線—4線優(yōu)先編碼器。圖2.6用74LS148接成的16線—4線優(yōu)先編碼器圖2.6所示電路的編碼輸入為~，且為低電平輸入有效。~中，優(yōu)先權(quán)最高，優(yōu)先權(quán)最低。用片Ⅱ的控制片Ⅰ的端，是因為片Ⅱ的輸入信號優(yōu)先權(quán)均比片Ⅰ的輸入信號高。當片Ⅱ“無編碼輸入”時，片Ⅱ的=0，即片Ⅰ的=0，使片Ⅰ處于工作狀態(tài)。也就是說，只有當~中“無編碼輸入”時，

~才可能被編碼。由于編碼器的輸出端加了與非門和反相器，使編碼器的輸出變?yōu)樵a。

將片Ⅱ的輸出反相后作為編碼輸出端Z3，是因為=0表示該片“有編碼輸入”，而若片Ⅱ“有編碼輸入”，則應(yīng)有Z3=1。故將取反，使得編碼輸出的最高位Z3=1。2.3譯碼器譯碼是編碼的逆過程。將編碼時賦予代碼的特定含義“翻譯”出來，叫做譯碼。實現(xiàn)譯碼功能的電路稱為譯碼器。2.3.1二進制譯碼器二進制譯碼器的輸入是一組二進制代碼，輸出是一組與輸入代碼相對應(yīng)的高、低電平信號。圖2.7是一個3位二進制譯碼器的方框圖。它的輸入是3位二進制代碼，有八種狀態(tài)，八個輸出端分別對應(yīng)其中一種輸入狀態(tài)，因此，又把3位二進制譯碼器稱為3—8線譯碼器。圖2.7

3位二進制譯碼器的方框圖圖2.8(a)是3線-8線譯碼器74LS138的內(nèi)部電路圖，圖2.8(b)和(c)所示是74LS138的邏輯符號及管腳排列。表2.6是74LS138的功能表。分析內(nèi)部電路圖或者直接分析表2.6所示的功能表，可以弄清74LS138的邏輯功能，以便正確使用。圖2.8

3線—8線譯碼器74LS138（a）電路圖；（b）邏輯符號；(c)管腳排列表2.6

74LS138的功能表

1.74LS138的邏輯功能從圖2.8可以看出，74LS138有3個譯碼輸入端（又稱地址輸入端）A2、A1、A0，8個譯碼輸出端~，以及3個控制端（又稱使能端）S1、、。譯碼輸入端A2A1A0有8種用二進制代碼表示的輸入組合狀態(tài)。當譯碼器處于工作狀態(tài)時，每輸入一個二進制代碼將使對應(yīng)的一個輸出端為低電平，而其它輸出端均為高電平。也可以說對應(yīng)的輸出端被“譯中”。比如，當A2A1A0輸入為000時，輸出端被“譯中”，輸出為0；A2A1A0輸入為100時，被“譯中”，輸出為0。因為74LS138輸出端被“譯中”時為低電平，所以其邏輯符號中每個輸出端~上方均有“－”符號。

S1、和是譯碼器的控制輸入端，當S1=1、＋=0(即S1=1，和均為0)時，GS輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1、和這三個控制端又叫做“片選”輸入端，利用“片選”的作用可以將多片電路連接起來，以擴展譯碼器的功能。

2.應(yīng)用舉例

1)功能擴展圖2.9所示的電路是一個用兩片74LS138譯碼器構(gòu)成4線—16線譯碼器的例子。圖2.9用74LS138譯碼器構(gòu)成的4線—16線譯碼器從圖中不難看出，片Ⅰ的8個輸出端作為低位的輸出，片Ⅱ的8個輸出端作為高位的輸出。兩片的A2、A1、A0分別并聯(lián)作為4線-16線譯碼器地址輸入的A2、A1、A0，而將片Ⅰ的和片Ⅱ的S1并聯(lián)作為4線—16線譯碼器地址輸入的高位A3。當A3=0時，片Ⅰ工作，片Ⅱ禁止，~可以被“譯中”；當A3=1時，片Ⅰ禁止，片Ⅱ工作，

~可以被“譯中”，從而實現(xiàn)了4線—16線譯碼器的邏輯功能。

2)實現(xiàn)組合邏輯函數(shù)用3線—8線譯碼器74LS138可以實現(xiàn)各種組合邏輯函數(shù)。如果把地址輸入端作為邏輯函數(shù)的輸入變量，那么譯碼器的每個輸出端都與某一個最小項相對應(yīng)，只要加上適當?shù)拈T電路，就可以利用譯碼器實現(xiàn)組合邏輯函數(shù)。

【例2.4】試用74LS138譯碼器實現(xiàn)邏輯函數(shù)：F(A、B、C)=∑m(1，3，5，6，7)

解因為F(A、B、C)=∑m(1，3，5，6，7)

=

m1+m3+m5+m6+m7

所以，將、、、、經(jīng)一個與非門輸出，A2、A1、A0分別作為輸入變量A、B、C，并正確連接控制輸入端使譯碼器處于工作狀態(tài)，則可實現(xiàn)題目要求的組合邏輯函數(shù)。電路圖見圖2.10。圖2.10例2.4電路圖2.3.2二-十進制譯碼器二—十進制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。圖2.11所示是二—十進制譯碼器74LS42的邏輯符號及管腳排列，表2.7是其功能表。從表2.7可以看出，譯碼器74LS42的輸入是8421BCD碼，輸出端譯中時為低電平。對8421BCD碼以外的代碼稱為偽碼，當譯碼器輸入偽碼時，所有輸出端均為高電平，可見這個譯碼器具有拒絕偽碼的功能。圖2.11

74LS42譯碼器的邏輯符號及管腳排列表2.7

74LS42譯碼器的功能表2.3.3顯示器和譯碼器在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取測量和運算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動器和顯示器等部分組成，如圖2.12所示。圖2.12數(shù)字顯示電路的組成方框圖

1.數(shù)字顯示器件數(shù)字顯示器件是用來顯示數(shù)字、文字或者符號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等。本書主要討論發(fā)光二極管數(shù)碼管。

1)發(fā)光二極管發(fā)光二極管（簡稱LED）是由磷砷化鎵、磷化鎵、砷化鎵等特殊半導(dǎo)體材料制成的。由這些半導(dǎo)體材料制作的PN結(jié)，當外加正向電壓時，可以發(fā)出可見光來。目前，利用這樣的PN結(jié)已經(jīng)制成能發(fā)出紅、綠、黃、橙等多種顏色的發(fā)光二極管。

LED不僅具有工作電壓低(1.5~2.5V)、體積小、壽命長、可靠性高等優(yōu)點，而且響應(yīng)速度快(≤100ns)、亮度比較高。

LED可以直接由門電路驅(qū)動，其電路見圖2.13。圖2.13所示是TTL門電路驅(qū)動LED的電路，圖（a）是輸出為低電平時，LED發(fā)光，稱為低電平驅(qū)動；圖（b）是輸出為高電平時，LED發(fā)光，稱為高電平驅(qū)動，采用高電平驅(qū)動方式的TTL門最好選用OC門。調(diào)節(jié)限流電阻R，可以改變流過LED的電流，從而控制LED發(fā)光的亮度。一般LED的工作電流選在5~10mA，但不允許超過最大值（通常為50mA）。圖2.13發(fā)光二極管的驅(qū)動電路(a)低電平驅(qū)動;(b)高電平驅(qū)動

2)LED數(shù)碼管

LED數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個LED按分段式封裝制成的。圖2.14（a）是一個七段顯示LED數(shù)碼管外形圖。LED數(shù)碼管有兩種形式，即共陰型和共陽型。共陰型LED數(shù)碼管將內(nèi)部所有LED的陰極連在一起引出來，作為公共陰極；共陽型LED數(shù)碼管將內(nèi)部所有LED的陽極連在一起引出來，作為公共陽極。具體電路如圖2.14（b）、（c）所示。因為LED的工作電壓較低，工作電流也不大，所以可以直接用七段顯示譯碼器驅(qū)動LED數(shù)碼管。但是，要正確選擇驅(qū)動方式。對共陰型LED數(shù)碼管，應(yīng)采用高電平驅(qū)動方式；對共陽型LED數(shù)碼管，應(yīng)采用低電平驅(qū)動方式。圖2.14七段顯示LED數(shù)碼管(a)外形圖;(b)共陰型;(c)共陽型

2．七段顯示譯碼器

LED數(shù)碼管通常采用圖2.15所示的七段字形顯示方式來表示0~9十個數(shù)字。七段顯示譯碼器應(yīng)當把輸入的BCD碼翻譯成驅(qū)動七段LED數(shù)碼管各對應(yīng)段所需的電平。

74LS49是一種七段顯示譯碼器，圖2.16所示是它的邏輯符號及管腳排列，表2.8是它的功能表。圖2.15七段數(shù)碼管字形顯示方式圖2.16

74LS49的邏輯符號及管腳排列表2.8

74LS49的功能表從圖2.16可以看出，74LS49電路有四個譯碼輸入端D、C、B、A，一個控制輸入端IB，七個輸出端a~g。分析它的功能表可以了解其邏輯功能，以便正確使用。譯碼輸入端D、C、B、A應(yīng)當輸入8421BCD碼，對應(yīng)每一個編碼，相應(yīng)的輸出端為高電平，以驅(qū)動七段顯示的LED數(shù)碼管。由于電路輸出端“譯中”時為高電平，因此應(yīng)當選用共陰型的LED數(shù)碼管。若譯碼輸入為8421BCD碼的禁用碼1010~1110，數(shù)碼管則顯示相應(yīng)的符號；若輸入為1111，數(shù)碼管各段均不發(fā)光，處于滅燈狀態(tài)。

IB是滅燈控制端，當IB=1時，譯碼器處于正常譯碼工作狀態(tài)；若IB=0，不管D、C、B、A輸入什么信號，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)。例如用一個間歇的脈沖信號來控制IB，則數(shù)碼管會間歇地閃亮。如果與滅0輸出信號相配合，在多位數(shù)的顯示系統(tǒng)中，可以利用IB把數(shù)字前部或者尾部多余的“0”熄滅，既能方便讀出結(jié)果，又可減少電源的消耗。圖2.17所示是一個用七段顯示譯碼器74LS49驅(qū)動共陰型LED數(shù)碼管的實用電路。圖2.17

74LS49驅(qū)動共陰型LED數(shù)碼管電路2.4數(shù)據(jù)選擇器數(shù)據(jù)選擇器又稱多路選擇器，其功能是在多個輸入的數(shù)據(jù)中選擇其中所需要的一個數(shù)據(jù)輸出，其作用相當于多路開關(guān)。常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。2.4.1數(shù)據(jù)選擇器的工作原理圖2.18是一個四選一數(shù)據(jù)選擇器的邏輯電路圖。電路中，Y是輸出端，D0~D3是數(shù)據(jù)輸入端，A1、A0是地址輸入端。由A1A0的四種狀態(tài)00、01、10、11分別控制四個與門的開閉。顯然，任何時刻只有一種A1A0的取值將一個與門打開，使對應(yīng)的那一路輸入數(shù)據(jù)通過，并從Y端輸出。S是控制輸入端（又稱使能端），當S=0時，所有的與門都被封鎖，無論地址輸入端是什么狀態(tài)，Y輸出總是為0；當S=1時，封鎖解除，由地址碼決定哪一路輸入數(shù)據(jù)從Y輸出。從以上工作原理的分析，不難得出圖2.18所示電路的功能表，其功能表如表2.9所示。圖2.18四選一數(shù)據(jù)選擇器電路表2.9圖2.18所示電路的功能表2.4.2八選一數(shù)據(jù)選擇器74LS151

74LS151是一種典型的數(shù)據(jù)選擇器，它有三個地址輸入端A2、A1、A0，八個數(shù)據(jù)輸入端D0~D7，兩個互補輸出的數(shù)據(jù)輸出端Y和，還有一個控制輸入端。八選一數(shù)據(jù)選擇器74LS151的邏輯符號及管腳排列如圖2.19所示，功能表如表2.10所示。從表2.10所示的功能表可以看出，為低電平有效。當=1時，電路處于禁止狀態(tài)，Y始終為0；當=0時，電路處于工作狀態(tài)，由地址輸入端A2A1A0的狀態(tài)決定哪一路信號送到Y(jié)和輸出。圖2.19

74LS151的邏輯符號及管腳排列表2.10

74LS151的功能表2.4.3應(yīng)用舉例

1．功能擴展用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)選擇器，具體電路見圖2.20。電路的工作原理比較簡單，請讀者自行分析。圖2.20用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器

2．實現(xiàn)組合邏輯函數(shù)利用數(shù)據(jù)選擇器可以實現(xiàn)各種組合邏輯函數(shù)。只需把數(shù)據(jù)選擇器的地址輸入作為輸入變量，并按要求把數(shù)據(jù)輸入端接成所需狀態(tài)，便可實現(xiàn)各種功能的組合邏輯函數(shù)。下面以八選一電路74LS151的應(yīng)用為例，說明用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的方法。

【例2.5】試用八選一電路實現(xiàn)F＝。

解因為題目要求實現(xiàn)的是一個三變量邏輯函數(shù)，故只需將A、B、C分別從A2、A1、A0輸入作為輸入變量，把Y端作為輸出F即可。由于邏輯表達式中的各乘積項均為最小項，故可改寫為F（A、B、C）=m0+m3+m5+m7

根據(jù)八選一電路的功能，只要令

D0=D3=D5=D7=1

D1=D2=D4=D6=0=0便可實現(xiàn)題目要求的邏輯函數(shù)，具體電路見圖2.21。圖2.21例2.5電路圖

【例2.6】試用八選一電路實現(xiàn)三變量多數(shù)表決電路。

解假設(shè)三變量為A、B、C，則應(yīng)有如表2.11所示的真值表。表2.11例2.6的真值表顯然F（A、B、C）=∑m（3，5，6，7）只要在八選一電路中，將A、B、C從A2、A1、A0輸入，且令

D3=D5=D6=D7=1

D0=D1=D2=D4=0

=0

F=Y便可實現(xiàn)三變量多數(shù)表決電路，具體電路圖請讀者自行畫出。2.5加法器算術(shù)運算是數(shù)字系統(tǒng)的基本功能，加法運算電路更是計算機中不可缺少的組成單元。加法運算的邏輯電路分為半加器和全加器兩種。2.5.1半加器半加器是只考慮兩個加數(shù)本身，而不考慮來自低位進位的邏輯電路。設(shè)計一位二進制半加器，輸入變量有兩個，分別為加數(shù)A和被加數(shù)B；輸出也有兩個，分別為和數(shù)S和進位C。列真值表，如表2.12所示。表2.12半加器的真值表由真值表寫邏輯表達式：C=AB畫出電路圖，如圖2.22(a)所示，圖2.22(b)所示是半加器的邏輯符號。圖2.22半加器（a）電路圖;（b）邏輯符號2.5.2全加器前面講述的半加器是不考慮低位進位的加法器，而全加器能把本位兩個加數(shù)和來自低位的進位三者相加，并根據(jù)求和結(jié)果給出該位的進位信號。根據(jù)全加器的邏輯功能，假設(shè)本位的加數(shù)和被加數(shù)為An和Bn，低位的進位為Cn－1，本位的和為Sn，本位的進位為Cn，則可以列出全加器的真值表，見表2.13。表2.13全加器的真值表根據(jù)表2.13所示的真值表并利用卡諾圖可以寫出Sn和Cn的邏輯表達式：Sn=AnBnCn－1

Cn=(AnBn)Cn－1+AnBn

由Sn和Cn的表達式畫出如圖2.23(a)所示的全加器的邏輯電路圖，圖2.23(b)所示是全加器的邏輯符號。圖2.23全加器（a）電路圖;（b）邏輯符號2.5.3多位加法器前面介紹的全加器可以實現(xiàn)兩個一位二進制數(shù)的相加，要實現(xiàn)多位二進制數(shù)的相加，可選用多位加法器電路。74LS283電路是一個四位加法器電路，可實現(xiàn)兩個四位二進制數(shù)的相加，其邏輯符號及管腳排列如圖2.24所示。圖中CI是低位的進位，CO是向高位的進位。該電路可以實現(xiàn)A3A2A1A0和B3B2B1B0兩個二進制數(shù)的相加，而且可以考慮低位的進位以及向高位的進位，S3、S2、S1、S0是對應(yīng)各位的和。圖2.24

74LS283電路的邏輯符號及管腳排列多位加法器除了可以實現(xiàn)加法運算功能之外，還可以實現(xiàn)組合邏輯電路。圖2.25所示是由74LS283構(gòu)成的代碼轉(zhuǎn)換電路，其功能是將8421BCD碼轉(zhuǎn)換成余3碼。我們知道，余3碼是8421BCD碼加3(即0011)，將8421BCD碼DCBA從A3A2A1A0輸入，B3B2B1B0接成0011，則在加法器的各位和S3S2S1S0可以得到余3碼Y3Y2Y1Y0。圖2.25代碼轉(zhuǎn)換電路2.6數(shù)值比較器在數(shù)字系統(tǒng)中，特別是在計算機中，經(jīng)常需要比較兩個數(shù)值的大小。能夠?qū)崿F(xiàn)比較數(shù)值大小的電路，稱為數(shù)值比較器。首先，讓我們看一下兩個一位數(shù)A和B相比較的情況。

(1)A＞B：只有當A=1、B=0時，A＞B才為真；

(2)A＜B：只有當A=0、B=1時，A＜B才為真；

(3)A=B：只有當A=B=0或A=B=1時，A=B才為真。如果要比較兩個多位二進制數(shù)A和B的大小，則必須從高向低逐位進行比較。

74LS85是一個四位數(shù)值比較器電路，其邏輯符號如圖2.26所示。從圖中看出，除兩個四位二進制數(shù)的輸入端以及三個比較結(jié)果的輸出端之外，還有級聯(lián)輸入的IA＞B、IA＜B和IA=B等三個輸入端。圖2.26

74LS85的邏輯符號及管腳排列對兩個四位二進制數(shù)A和B進行比較，有三種可能的結(jié)果：即A＞B、A＜B和A=B，分別用FA＞B、FA＜B和FA=B表示。比較時，先從高位開始：若A3＞B3，不論低位大小如何，則A＞B；若A3＜B3，不論低位大小如何，則A＜B；若A3=B3，A2＞B2，則A＞B；若A3=B3，A2＜B2，則A＜B。依次類推，可以得到表2.14所示四位數(shù)值比較器電路74LS85的功能表。表2.14

74LS85的功能表

IA＞B、IA＜B和IA=B是低位比較的結(jié)果，也叫做級聯(lián)輸入，表2.14中也考慮了級聯(lián)輸入的情況。利用級聯(lián)輸入，可以很容易地擴展比較器的位數(shù)。2.7競爭與冒險

1．產(chǎn)生競爭和冒險的原因在組合電路中，若某個變量通過兩條以上路徑到達輸入端，由于每條路徑上的延遲時間不同，到達邏輯門的時間就有先有后，這種現(xiàn)象稱為競爭。由于競爭，就有可能使真值表描述的邏輯關(guān)系受到短暫的破壞，在輸出端產(chǎn)生錯誤結(jié)果，這種現(xiàn)象稱為冒險。例如邏輯表達式，輸出Y出現(xiàn)高電平窄脈沖即為冒險，如圖2.27所示。圖2.27冒險現(xiàn)象

2.冒險的分類輸出出現(xiàn)高電平窄脈沖，這種冒險稱為“1”型冒險。只要邏輯函數(shù)有出現(xiàn)，就會產(chǎn)生“1”型冒險。輸出出現(xiàn)低電平窄脈沖，這種冒險稱為“０”型冒險。只要邏輯函數(shù)有出現(xiàn)，就會產(chǎn)生“0”型冒險。

3.判斷冒險的方法

1）公式法可以用公式法判斷是否有冒險，例如，其中C有原變量和反變量，改變A、B的取值判斷是否出現(xiàn)冒險。當A=0，B=0時，Y=0沒有冒險；當A=0，B=1時，沒有冒險；當A=1，B=0時，Y=C沒有冒險；當A=1，B=1時，有“0”型冒險。因此，會出現(xiàn)“0”型冒險。

2）卡諾圖法如圖2.28所示，圖中的卡諾圈相切則有競爭冒險。如圈“1”，則為“0”型冒險；如圈“0”，則為“1”型冒險。當卡諾圈相交或相離時均無競爭或冒險產(chǎn)生。圖2.28卡諾圖法判斷冒險

４．消除競爭冒險的方法１）增加乘積項例如：與或表達式中，當A=1，C=1時，，此時若直接連成邏輯電路，可能存在“0”型冒險。因此，可以在該式中增加多余項，變換為，當A=C=1時，Y=1，克服了“０”型冒險。

2）輸出端并聯(lián)電容器如果邏輯電路在較慢速度下工作，為了消去競爭和冒險，可以在輸出端并聯(lián)一個電容器。由于增加電容器會影響電路的工作速度，故電容量的選取要合適，通?？吭囼瀬碚{(diào)試確定。2.8技能訓(xùn)練實訓(xùn)一變量譯碼器

1.實訓(xùn)目的

(1)掌握變量譯碼器的實驗分析方法。

(2)熟悉集成3線-8線譯碼器的應(yīng)用。

2.實訓(xùn)器材

(1)數(shù)電實驗箱一臺。

(2)萬用表一只。

(3)元器件：74LS20一塊。

74LS138一塊。

(4)導(dǎo)線若干。

3.實訓(xùn)內(nèi)容和步驟

(1)利用數(shù)電實驗箱測試74LS138譯碼器的邏輯功能，并記錄測試數(shù)據(jù)。請在預(yù)習(xí)時列出表述其功能的真值表（包括所有輸入端的功能）。

(2)用74LS138及與非門設(shè)計一個三變量多數(shù)表決電路，要求畫出邏輯電路圖，擬出實驗步驟，正確接線并測試電路的邏輯功能，列出表述其功能的真值表，記錄實訓(xùn)數(shù)據(jù)。

4.實訓(xùn)報告要求（1）列出具體的實驗步驟。（2）整理實訓(xùn)測試結(jié)果，說明74LS138譯碼器的功能。（3）畫出用74LS138及與非門構(gòu)成的多數(shù)表決器的邏輯電路圖，列出真值表，寫出邏輯表達式。思考題

(1)74LS138譯碼器的輸出方式是什么？

(2)指出E1、E2A、E2B三個使能端的作用。實訓(xùn)二數(shù)據(jù)選擇器

1.實訓(xùn)目的

(1)掌握數(shù)據(jù)選擇器的實驗分析方法。

(2)了解八選一數(shù)據(jù)選擇器74LS151的應(yīng)用。

2.實訓(xùn)器材

(1)數(shù)電實驗箱一臺。

(2)萬用表一只。

(3)元器件：74LS00一塊

74LS04一塊。

74