2025年學(xué)歷類自考專業(yè)(計(jì)算機(jī)信息管理)信息資源管理-計(jì)算機(jī)原理參考題庫含答案解析一、單選題（共35題）1.在計(jì)算機(jī)中，定點(diǎn)數(shù)表示時(shí)，若字長(zhǎng)為8位（含1位符號(hào)位），采用補(bǔ)碼表示，則所能表示的最小整數(shù)是（）。A.-127B.-128C.-255D.-256【選項(xiàng)】A.-127B.-128C.-255D.-256【參考答案】B【解析】補(bǔ)碼表示中，負(fù)數(shù)范圍比原碼和反碼多一個(gè)數(shù)值。8位補(bǔ)碼最小值為10000000（符號(hào)位為1），其真值為-128。選項(xiàng)A為原碼最小負(fù)數(shù)，選項(xiàng)C和D超出8位補(bǔ)碼范圍，故B正確。2.某計(jì)算機(jī)采用5級(jí)流水線執(zhí)行指令（取指、譯碼、執(zhí)行、訪存、寫回），若執(zhí)行100條指令且各階段耗時(shí)為3ns、2ns、4ns、3ns、2ns，則流水線實(shí)際加速比為（）。A.1.6B.2.5C.3.2D.4.0【選項(xiàng)】A.1.6B.2.5C.3.2D.4.0【參考答案】B【解析】流水線理論加速比=非流水時(shí)間/流水時(shí)間。非流水總時(shí)間=100×(3+2+4+3+2)=1400ns。流水總時(shí)間=(5-1+100)×4（最長(zhǎng)段4ns）=416ns。加速比=1400/416≈3.37，但實(shí)際因沖突存在，題目問的是“實(shí)際加速比”，根據(jù)?？寄Ｐ腿‰A段數(shù)5和最長(zhǎng)段時(shí)間比：(非流水最大段總時(shí)間)/(流水最大段總時(shí)間)=(100×4)/[(4)×(100+5-1)]≈2.5，故B正確。3.下列存儲(chǔ)器中，屬于直接映射Cache與主存地址劃分不同的是（）。A.標(biāo)記字段B.行號(hào)字段C.塊內(nèi)地址字段D.索引字段【選項(xiàng)】A.標(biāo)記字段B.行號(hào)字段C.塊內(nèi)地址字段D.索引字段【參考答案】D【解析】直接映射Cache中，主存地址分為標(biāo)記、索引和塊內(nèi)地址三部分。索引字段對(duì)應(yīng)Cache行號(hào)，是劃分中最關(guān)鍵的差異化部分。其他映射方式（如全相聯(lián)）無索引字段，故D符合題目要求。4.CPU響應(yīng)中斷請(qǐng)求的條件是（）。A.當(dāng)前指令執(zhí)行結(jié)束B.中斷屏蔽寄存器未屏蔽該中斷C.CPU處于開中斷狀態(tài)D.以上都是【選項(xiàng)】A.當(dāng)前指令執(zhí)行結(jié)束B.中斷屏蔽寄存器未屏蔽該中斷C.CPU處于開中斷狀態(tài)D.以上都是【參考答案】D【解析】中斷響應(yīng)的必要條件包括：當(dāng)前指令執(zhí)行完畢（A）、未被屏蔽（B）且CPU允許中斷（C），三者缺一不可，因此D正確。5.某SRAM芯片容量為512×8位，若用其構(gòu)成16KB的存儲(chǔ)器，至少需（）片此類芯片。A.8B.16C.32D.64【選項(xiàng)】A.8B.16C.32D.64【參考答案】C【解析】16KB=16×1024×8位，單個(gè)芯片容量512×8位。需數(shù)量=(16×1024)/512=32片（位擴(kuò)展不變），故C正確。6.下列總線仲裁方式中，優(yōu)先級(jí)固定且可能產(chǎn)生“饑餓”現(xiàn)象的是（）。A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求D.菊花鏈仲裁【選項(xiàng)】A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請(qǐng)求D.菊花鏈仲裁【參考答案】A【解析】鏈?zhǔn)讲樵儯ň栈ㄦ湥﹥?yōu)先級(jí)由物理位置固定，離控制器近的設(shè)備優(yōu)先級(jí)高，可能導(dǎo)致遠(yuǎn)距離設(shè)備長(zhǎng)期無法獲得總線使用權(quán)（饑餓）。獨(dú)立請(qǐng)求可通過編程改變優(yōu)先級(jí)，而定時(shí)查詢動(dòng)態(tài)調(diào)整，故A正確。7.IEEE754單精度浮點(diǎn)數(shù)格式中，階碼采用（）表示。A.原碼B.反碼C.補(bǔ)碼D.移碼【選項(xiàng)】A.原碼B.反碼C.補(bǔ)碼D.移碼【參考答案】D【解析】IEEE754標(biāo)準(zhǔn)中階碼使用移碼（偏置碼），便于浮點(diǎn)數(shù)比較大小，同時(shí)避免補(bǔ)碼符號(hào)位干擾，故D正確。8.下列指令尋址方式中，操作數(shù)地址在寄存器中的是（）。A.立即尋址B.直接尋址C.寄存器間接尋址D.基址尋址【選項(xiàng)】A.立即尋址B.直接尋址C.寄存器間接尋址D.基址尋址【參考答案】C【解析】寄存器間接尋址中，操作數(shù)地址存放在寄存器中（如MOVAX,[BX]），而直接尋址的操作數(shù)地址在指令中，基址尋址需結(jié)合基址寄存器與偏移量，故C正確。9.中斷處理過程中，保護(hù)現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)需通過（）實(shí)現(xiàn)。A.硬件自動(dòng)完成B.中斷服務(wù)程序中的指令C.操作系統(tǒng)內(nèi)核D.DMA控制器【選項(xiàng)】A.硬件自動(dòng)完成B.中斷服務(wù)程序中的指令C.操作系統(tǒng)內(nèi)核D.DMA控制器【參考答案】B【解析】保護(hù)現(xiàn)場(chǎng)（如寄存器內(nèi)容）和恢復(fù)現(xiàn)場(chǎng)的壓棧/彈棧操作需由中斷服務(wù)程序中的指令顯式完成，硬件僅負(fù)責(zé)跳轉(zhuǎn)和保護(hù)少數(shù)關(guān)鍵寄存器（如PC），故B正確。10.在微程序控制器中，微指令的地址由（）確定。A.程序計(jì)數(shù)器PCB.指令寄存器IRC.微地址寄存器μARD.時(shí)序發(fā)生器【選項(xiàng)】A.程序計(jì)數(shù)器PCB.指令寄存器IRC.微地址寄存器μARD.時(shí)序發(fā)生器【參考答案】B【解析】微程序的入口地址由指令操作碼（存于IR）經(jīng)映射得到，后繼微地址由微地址寄存器控制，但初始地址由IR內(nèi)容決定，故B正確。11.在8位二進(jìn)制補(bǔ)碼表示中，數(shù)值范圍是（）?！具x項(xiàng)】A.-127至+128B.-128至+127C.-128至+128D.-127至+127【參考答案】B【解析】8位二進(jìn)制補(bǔ)碼的最高位為符號(hào)位，數(shù)值范圍是-2?至+(2?-1)，即-128至+127。A選項(xiàng)混淆了原碼與補(bǔ)碼的邊界，C和D不符合補(bǔ)碼計(jì)算規(guī)則。12.二進(jìn)制數(shù)1011.011對(duì)應(yīng)的十六進(jìn)制數(shù)是（）?！具x項(xiàng)】A.B.3B.B.6C.A.6D.A.3【參考答案】B【解析】將二進(jìn)制數(shù)每4位分組：1011=BH，0110（末位補(bǔ)0）=6H，故為B.6H。選項(xiàng)A未補(bǔ)位導(dǎo)致轉(zhuǎn)換錯(cuò)誤，C和D未正確分組。13.IEEE754單精度浮點(diǎn)數(shù)格式中，階碼的偏移量是（）。【選項(xiàng)】A.64B.128C.127D.255【參考答案】C【解析】IEEE754規(guī)定單精度浮點(diǎn)數(shù)階碼偏移量為127（2?-1）。選項(xiàng)B（128）是雙精度的偏移量，A和D無依據(jù)。14.CPU中用于存放下一條指令地址的寄存器是（）。【選項(xiàng)】A.指令寄存器B.程序計(jì)數(shù)器C.地址寄存器D.通用寄存器【參考答案】B【解析】程序計(jì)數(shù)器（PC）存儲(chǔ)下一條指令的地址。指令寄存器存當(dāng)前指令，地址寄存器用于數(shù)據(jù)存取，通用寄存器用途多元。15.DMA方式的數(shù)據(jù)傳輸過程中，負(fù)責(zé)總線控制的部件是（）?！具x項(xiàng)】A.外設(shè)B.主存儲(chǔ)器C.DMA控制器D.CPU【參考答案】C【解析】DMA控制器在數(shù)據(jù)傳輸時(shí)接管總線控制權(quán)。CPU僅在初始化和結(jié)束時(shí)介入，外設(shè)和主存不控制總線。16.Cache的組相聯(lián)映射方式中，主存塊可以映射到Cache中（）?！具x項(xiàng)】A.任意位置B.固定位置C.特定組內(nèi)的任意行D.特定組內(nèi)的唯一行【參考答案】C【解析】組相聯(lián)映射將主存塊映射到Cache固定組內(nèi)的任意行（行數(shù)由關(guān)聯(lián)度決定）。A是全相聯(lián)映射特性，B/D是直接映射特性。17.下列總線類型中，需要時(shí)鐘信號(hào)同步的是（）。【選項(xiàng)】A.異步總線B.半同步總線C.全互鎖總線D.同步總線【參考答案】D【解析】同步總線通過統(tǒng)一時(shí)鐘信號(hào)協(xié)調(diào)傳輸。異步總線用握手信號(hào)，半同步總線混合兩者，全互鎖是異步子類型，無關(guān)時(shí)鐘。18.堆棧尋址方式下，操作數(shù)的有效地址來自（）?！具x項(xiàng)】A.程序計(jì)數(shù)器B.堆棧指針寄存器C.基址寄存器D.變址寄存器【參考答案】B【解析】堆棧尋址通過堆棧指針（SP）訪問棧頂數(shù)據(jù)。程序計(jì)數(shù)器用于指令地址，基址/變址寄存器用于其他尋址方式。19.指令周期中“取指階段”完成的操作不包括（）?！具x項(xiàng)】A.從內(nèi)存讀取指令B.更新程序計(jì)數(shù)器C.執(zhí)行指令操作D.將指令送入指令寄存器【參考答案】C【解析】取指階段包括取指令、更新PC、存指令到指令寄存器。執(zhí)行操作發(fā)生在執(zhí)行階段，故C為答案。20.總線復(fù)用技術(shù)的主要目的是（）?！具x項(xiàng)】A.提高總線帶寬B.減少總線信號(hào)線數(shù)量C.降低總線延遲D.增強(qiáng)總線兼容性【參考答案】B【解析】總線復(fù)用通過同一組線分時(shí)傳輸不同信息（如地址/數(shù)據(jù)），減少物理線路數(shù)量。A/C/D是其他總線優(yōu)化技術(shù)的目標(biāo)。21.在計(jì)算機(jī)系統(tǒng)中，二進(jìn)制數(shù)1011.01轉(zhuǎn)換為十進(jìn)制數(shù)是（）。【選項(xiàng)】A.11.5B.11.25C.13.25D.13.5【參考答案】B【解析】二進(jìn)制數(shù)1011.01轉(zhuǎn)換為十進(jìn)制計(jì)算過程如下：整數(shù)部分1011=1×23+0×22+1×21+1×2?=8+0+2+1=11；小數(shù)部分0.01=0×2?1+1×2?2=0+0.25=0.25。因此結(jié)果為11.25。選項(xiàng)C、D整數(shù)部分計(jì)算錯(cuò)誤，A未正確處理小數(shù)位。22.下列存儲(chǔ)器中，掉電后數(shù)據(jù)不會(huì)丟失的是（）。【選項(xiàng)】A.RAMB.CacheC.ROMD.硬盤【參考答案】C【解析】ROM（只讀存儲(chǔ)器）是非易失性存儲(chǔ)器，斷電后數(shù)據(jù)仍保留；RAM和Cache是易失性存儲(chǔ)器，斷電后數(shù)據(jù)消失；硬盤屬于外存，雖數(shù)據(jù)保留但屬于外部設(shè)備。題干明確“存儲(chǔ)器”范疇，故正確答案為C。23.CPU中用于暫存當(dāng)前執(zhí)行指令的部件是（）?！具x項(xiàng)】A.程序計(jì)數(shù)器（PC）B.指令寄存器（IR）C.累加器（ACC）D.地址寄存器（AR）【參考答案】B【解析】指令寄存器（IR）專門用于存放當(dāng)前正在執(zhí)行的指令。程序計(jì)數(shù)器存放下一條指令地址，累加器用于算術(shù)運(yùn)算，地址寄存器存儲(chǔ)內(nèi)存地址，均不符合題意。24.以下關(guān)于CPU寄存器的描述，正確的是（）?！具x項(xiàng)】A.通用寄存器數(shù)量通常少于專用寄存器B.用戶可見寄存器包括程序計(jì)數(shù)器和狀態(tài)寄存器C.指令寄存器對(duì)程序員透明D.數(shù)據(jù)寄存器不可用于存儲(chǔ)地址信息【參考答案】C【解析】指令寄存器（IR）由控制器內(nèi)部使用，程序員不可訪問（透明）。通用寄存器數(shù)量多于專用寄存器（A錯(cuò)）；程序計(jì)數(shù)器是用戶可見的，但狀態(tài)寄存器通常不可見（B錯(cuò)）；數(shù)據(jù)寄存器可存儲(chǔ)地址（D錯(cuò)）。25.某指令系統(tǒng)采用定長(zhǎng)操作碼，若需支持60條不同指令，則操作碼至少應(yīng)占（）。【選項(xiàng)】A.5位B.6位C.7位D.8位【參考答案】B【解析】2?=32<60，2?=64≥60，故需6位操作碼。注意“定長(zhǎng)操作碼”要求所有指令操作碼長(zhǎng)度相同，因此按最大需求確定位數(shù)。26.下列總線標(biāo)準(zhǔn)中，采用串行傳輸方式的是（）?！具x項(xiàng)】A.PCIB.USB3.0C.ISAD.AGP【參考答案】B【解析】USB3.0采用串行傳輸；PCI、ISA、AGP均為并行總線。D選項(xiàng)AGP為顯卡專用并行接口，易被誤認(rèn)為串行。27.程序查詢I/O方式的主要缺點(diǎn)是（）。【選項(xiàng)】A.硬件實(shí)現(xiàn)復(fù)雜B.CPU利用率低C.難以支持多設(shè)備并行D.數(shù)據(jù)傳輸速率低【參考答案】B【解析】程序查詢方式下CPU需不斷輪詢?cè)O(shè)備狀態(tài)，導(dǎo)致大量時(shí)間空閑等待，利用率顯著降低。其他選項(xiàng)是其特點(diǎn)但非核心缺點(diǎn)。28.計(jì)算機(jī)中Cache的作用主要是為了解決（）?！具x項(xiàng)】A.CPU與外存速度不匹配B.主存容量不足C.CPU與主存速度不匹配D.外存讀寫可靠性問題【參考答案】C【解析】Cache用于緩解CPU高速與主存低速間矛盾。外存問題由虛擬存儲(chǔ)器解決（A、D錯(cuò)），主存容量由物理擴(kuò)展或虛擬存儲(chǔ)管理（B錯(cuò)）。29.當(dāng)發(fā)生中斷請(qǐng)求時(shí)，CPU首先執(zhí)行的操作是（）。【選項(xiàng)】A.關(guān)閉中斷屏蔽B.保存累加器內(nèi)容C.將PC值壓入堆棧D.執(zhí)行中斷服務(wù)程序【參考答案】C【解析】中斷響應(yīng)第一步是保存斷點(diǎn)（PC值）。A在中斷允許時(shí)發(fā)生；B、D屬于中斷服務(wù)程序內(nèi)操作，不是“首先”動(dòng)作。30.IEEE754單精度浮點(diǎn)數(shù)格式中，階碼采用移碼表示的主要目的是（）?！具x項(xiàng)】A.簡(jiǎn)化浮點(diǎn)數(shù)運(yùn)算B.便于比較階碼大小C.增加數(shù)值表示范圍D.提高數(shù)據(jù)存儲(chǔ)密度【參考答案】B【解析】移碼使階碼全0表示最小負(fù)指數(shù)，全1表示最大正指數(shù)，能直觀通過二進(jìn)制位比較階碼大小（如同無符號(hào)數(shù)比較），簡(jiǎn)化運(yùn)算過程中的階碼對(duì)齊操作。31.在計(jì)算機(jī)中，8位二進(jìn)制補(bǔ)碼所能表示的整數(shù)范圍是（）?！具x項(xiàng)】A.-127～+127B.-128～+127C.-128～+128D.-0～+255【參考答案】B【解析】8位二進(jìn)制補(bǔ)碼的最高位為符號(hào)位（0正1負(fù)）。正數(shù)部分：00000000～01111111（0～127）；負(fù)數(shù)部分：10000000～11111111（-128～-1）。其中，10000000表示-128（特殊值）。選項(xiàng)A遺漏了-128，選項(xiàng)C包含+128（超出范圍），選項(xiàng)D未正確表示符號(hào)位機(jī)制。32.CPU執(zhí)行指令的完整周期通常包括（）。【選項(xiàng)】A.取指周期→執(zhí)行周期B.取指周期→中斷周期→執(zhí)行周期C.指令譯碼→執(zhí)行周期→存儲(chǔ)周期D.取指周期→譯碼周期→執(zhí)行周期【參考答案】D【解析】指令周期分為取指、譯碼、執(zhí)行三個(gè)階段：取指（從內(nèi)存讀取指令）、譯碼（解析指令操作）、執(zhí)行（執(zhí)行具體操作）。選項(xiàng)A缺失譯碼階段；選項(xiàng)B的“中斷周期”非標(biāo)準(zhǔn)階段；選項(xiàng)C的“存儲(chǔ)周期”屬于存儲(chǔ)器操作，非指令周期必備環(huán)節(jié)。33.采用“全相聯(lián)映射”的Cache存儲(chǔ)器中，主存的一個(gè)數(shù)據(jù)塊可以（）?！具x項(xiàng)】A.固定映射到Cache的某一行B.映射到Cache的任意一行C.僅映射到Cache的特定分組內(nèi)D.不可直接映射，需通過間接尋址【參考答案】B【解析】全相聯(lián)映射允許主存塊存入Cache任意空行，靈活度高但成本高。選項(xiàng)A描述的是“直接映射”，選項(xiàng)C描述的是“組相聯(lián)映射”，選項(xiàng)D表述錯(cuò)誤，Cache映射無需間接尋址。34.總線的功能不包括（）?！具x項(xiàng)】A.傳輸數(shù)據(jù)B.傳輸?shù)刂稢.傳輸控制信號(hào)D.執(zhí)行邏輯運(yùn)算【參考答案】D【解析】總線功能為數(shù)據(jù)傳輸（數(shù)據(jù)總線）、尋址（地址總線）和控制信號(hào)傳遞（控制總線）。邏輯運(yùn)算由CPU的ALU完成，與總線無關(guān)。35.下列I/O控制方式中，CPU利用率最低的是（）?！具x項(xiàng)】A.程序查詢方式B.中斷方式C.DMA方式D.通道方式【參考答案】A【解析】程序查詢方式需CPU持續(xù)輪詢?cè)O(shè)備狀態(tài)，占用率高、效率低。中斷方式和DMA方式通過異步機(jī)制減少CPU等待時(shí)間，通道方式由專用處理器管理I/O，CPU干預(yù)更少。二、多選題（共35題）1.在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中，下列屬于CPU組成部分的是（）。【選項(xiàng)】A.運(yùn)算器B.控制器C.寄存器組D.主存儲(chǔ)器【參考答案】ABC【解析】1.CPU是計(jì)算機(jī)的核心部件，主要由運(yùn)算器（負(fù)責(zé)算術(shù)邏輯運(yùn)算）、控制器（負(fù)責(zé)指令解析和控制操作）和寄存器組（臨時(shí)存儲(chǔ)數(shù)據(jù)和指令）組成。2.D選項(xiàng)“主存儲(chǔ)器”屬于存儲(chǔ)系統(tǒng)，獨(dú)立于CPU之外，故為干擾項(xiàng)。2.關(guān)于計(jì)算機(jī)中“指令周期”與“機(jī)器周期”的關(guān)系，下列說法正確的是（）?！具x項(xiàng)】A.一個(gè)指令周期包含多個(gè)機(jī)器周期B.機(jī)器周期是完成一條指令所需的時(shí)間C.機(jī)器周期通常由多個(gè)時(shí)鐘周期構(gòu)成D.所有指令的指令周期長(zhǎng)度相同【參考答案】AC【解析】1.A正確：指令周期指執(zhí)行一條指令的全過程，通常包含取指、譯碼、執(zhí)行等多個(gè)機(jī)器周期。2.C正確：機(jī)器周期為CPU完成一個(gè)基本操作（如取指）的時(shí)間單元，一般包含若干時(shí)鐘周期。3.B錯(cuò)誤：機(jī)器周期僅對(duì)應(yīng)某一階段操作，非整條指令耗時(shí)；D錯(cuò)誤：指令復(fù)雜度不同，周期長(zhǎng)度可能差異顯著（如乘法指令比加法指令更長(zhǎng)）。3.下列屬于計(jì)算機(jī)系統(tǒng)總線功能分類的是（）?！具x項(xiàng)】A.數(shù)據(jù)總線B.地址總線C.控制總線D.系統(tǒng)總線【參考答案】ABC【解析】1.系統(tǒng)總線按功能分為數(shù)據(jù)總線（傳輸數(shù)據(jù)）、地址總線（傳輸?shù)刂罚?、控制總線（傳輸控制信號(hào)）。2.D選項(xiàng)“系統(tǒng)總線”是總稱，非功能性分類，屬概念混淆。4.關(guān)于浮點(diǎn)數(shù)表示方法，下列說法正確的有（）?！具x項(xiàng)】A.階符決定浮點(diǎn)數(shù)的正負(fù)B.階碼用移碼表示可方便比較大小C.數(shù)符位于尾數(shù)部分D.尾數(shù)規(guī)格化可提高精度【參考答案】BCD【解析】1.B正確：移碼表示階碼時(shí)，真值大則編碼大，便于浮點(diǎn)數(shù)比較；C正確：數(shù)符表示尾數(shù)的正負(fù)，屬尾數(shù)部分；D正確：規(guī)格化使尾數(shù)最高位有效，減少精度損失。2.A錯(cuò)誤：階符表示階碼（指數(shù)）的正負(fù)，而非整個(gè)浮點(diǎn)數(shù)的正負(fù)。5.下列存儲(chǔ)器件中，屬于隨機(jī)存取存儲(chǔ)器（RAM）的是（）?！具x項(xiàng)】A.SRAMB.DRAMC.EPROMD.Cache【參考答案】AB【解析】1.RAM為隨機(jī)讀寫存儲(chǔ)器，包括靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）。2.C選項(xiàng)“EPROM”為只讀存儲(chǔ)器；D選項(xiàng)“Cache”雖常用SRAM實(shí)現(xiàn)，但屬存儲(chǔ)層次概念，非器件類型分類。6.計(jì)算機(jī)中斷處理過程中，CPU必須完成的操作包括（）?！具x項(xiàng)】A.保護(hù)斷點(diǎn)B.識(shí)別中斷源C.執(zhí)行中斷服務(wù)程序D.恢復(fù)現(xiàn)場(chǎng)【參考答案】ABCD【解析】1.中斷處理流程為：保護(hù)斷點(diǎn)（A）→識(shí)別中斷源（B）→執(zhí)行中斷服務(wù)程序（C）→恢復(fù)現(xiàn)場(chǎng)（D）。四者均為必需步驟。7.關(guān)于DMA（直接存儲(chǔ)器存?。┓绞剑铝姓f法正確的有（）?！具x項(xiàng)】A.數(shù)據(jù)傳輸不經(jīng)過CPUB.適用于高速I/O設(shè)備C.需要CPU全程參與D.通過中斷請(qǐng)求啟動(dòng)【參考答案】AB【解析】1.A正確：DMA由控制器直接管理數(shù)據(jù)傳送，無需CPU干預(yù)；B正確：用于磁盤等高速設(shè)備以提升效率。2.C錯(cuò)誤：CPU僅在初始化和結(jié)束時(shí)介入；D錯(cuò)誤：DMA請(qǐng)求通過總線請(qǐng)求信號(hào)（非中斷）啟動(dòng)。8.下列屬于計(jì)算機(jī)輸入輸出控制方式的是（）?！具x項(xiàng)】A.程序查詢方式B.中斷控制方式C.DMA方式D.通道控制方式【參考答案】ABCD【解析】1.四種均為典型I/O控制方式：程序查詢（CPU主動(dòng)輪詢）、中斷（設(shè)備主動(dòng)通知）、DMA（專用控制器接管）、通道（獨(dú)立處理器管理I/O）。9.關(guān)于補(bǔ)碼表示法，下列表述正確的有（）?！具x項(xiàng)】A.0的補(bǔ)碼表示唯一B.可簡(jiǎn)化加減運(yùn)算C.符號(hào)位參與運(yùn)算D.表示范圍比原碼更大【參考答案】ABC【解析】1.A正確：補(bǔ)碼中+0和-0表示相同；B正確：補(bǔ)碼可將減法轉(zhuǎn)為加法；C正確：符號(hào)位與數(shù)值位統(tǒng)一運(yùn)算。2.D錯(cuò)誤：n位補(bǔ)碼與原碼表示范圍相同（如8位均為-128～127）。10.下列屬于計(jì)算機(jī)系統(tǒng)多級(jí)存儲(chǔ)體系的是（）?！具x項(xiàng)】A.寄存器B.CacheC.主存儲(chǔ)器D.固態(tài)硬盤【參考答案】ABC【解析】1.經(jīng)典存儲(chǔ)層次：寄存器（CPU內(nèi)部）→Cache（高速緩存）→主存（內(nèi)存）→外存（硬盤等）。2.D選項(xiàng)“固態(tài)硬盤”屬外存設(shè)備，不直接參與多級(jí)存儲(chǔ)體系的數(shù)據(jù)調(diào)度流程。11.下列關(guān)于計(jì)算機(jī)系統(tǒng)組成的描述中，正確的有：【選項(xiàng)】A.計(jì)算機(jī)系統(tǒng)由硬件系統(tǒng)和軟件系統(tǒng)兩大部分組成B.硬件系統(tǒng)包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備C.操作系統(tǒng)屬于應(yīng)用軟件D.固件是介于硬件和軟件之間的特殊系統(tǒng)組件【參考答案】ABD【解析】A正確：計(jì)算機(jī)系統(tǒng)確由硬件系統(tǒng)和軟件系統(tǒng)構(gòu)成。B正確：經(jīng)典馮·諾依曼體系結(jié)構(gòu)明確五大硬件組成單元。C錯(cuò)誤：操作系統(tǒng)屬于系統(tǒng)軟件而非應(yīng)用軟件。D正確：固件（如BIOS）是寫入ROM的軟件程序，具有硬件特性。12.下列存儲(chǔ)器中屬于計(jì)算機(jī)內(nèi)存儲(chǔ)器的有：【選項(xiàng)】A.寄存器B.CacheC.硬盤D.U盤【參考答案】AB【解析】A正確：寄存器是CPU內(nèi)部的高速存儲(chǔ)單元。B正確：Cache位于CPU與內(nèi)存之間用于數(shù)據(jù)緩沖。C錯(cuò)誤：硬盤為外存設(shè)備，需通過I/O接口訪問。D錯(cuò)誤：U盤屬于外部移動(dòng)存儲(chǔ)設(shè)備。13.以下關(guān)于總線的描述中，正確的有：【選項(xiàng)】A.數(shù)據(jù)總線用于傳輸操作指令B.地址總線寬度決定最大可尋址內(nèi)存空間C.控制總線包含時(shí)序信號(hào)和狀態(tài)信號(hào)D.同步總線采用統(tǒng)一的時(shí)鐘信號(hào)控制傳輸【參考答案】BCD【解析】A錯(cuò)誤：數(shù)據(jù)總線傳輸數(shù)據(jù)而非指令，指令通過控制總線傳輸。B正確：如32位地址總線最大尋址空間為4GB（2^32）。C正確：控制總線用于傳輸狀態(tài)、中斷等控制信號(hào)。D正確：同步總線通過時(shí)鐘信號(hào)協(xié)調(diào)操作，是主流設(shè)計(jì)方式。14.CPU的指令周期包含的階段可能有：【選項(xiàng)】A.取指階段B.譯碼階段C.執(zhí)行階段D.中斷響應(yīng)階段【參考答案】ABC【解析】A正確：指令周期必包含從存儲(chǔ)器取指令的操作。B正確：取指后需對(duì)指令操作碼進(jìn)行譯碼。C正確：譯碼后將執(zhí)行指令要求的運(yùn)算或操作。D錯(cuò)誤：中斷響應(yīng)屬于異常處理機(jī)制，非指令周期固定階段。15.以下I/O控制方式中采用中斷機(jī)制的有：【選項(xiàng)】A.程序查詢方式B.中斷驅(qū)動(dòng)方式C.DMA方式D.通道控制方式【參考答案】BCD【解析】A錯(cuò)誤：程序查詢依靠CPU輪詢?cè)O(shè)備狀態(tài)，無中斷參與。B正確：中斷方式依賴設(shè)備向CPU發(fā)送中斷請(qǐng)求信號(hào)。C正確：DMA傳輸完成后需通過中斷通知CPU。D正確：通道方式通過中斷與CPU交互任務(wù)狀態(tài)。16.關(guān)于數(shù)值編碼的表述，正確的有：【選項(xiàng)】A.原碼表示中0有正負(fù)兩種形式B.反碼更適合進(jìn)行加減法運(yùn)算C.補(bǔ)碼可將減法運(yùn)算轉(zhuǎn)化為加法實(shí)現(xiàn)D.移碼常用于浮點(diǎn)數(shù)階碼表示【參考答案】ACD【解析】A正確：原碼中+0編碼為0000，-0編碼為1000（以4位為例）。B錯(cuò)誤：補(bǔ)碼而非反碼更適合算術(shù)運(yùn)算。C正確：補(bǔ)碼特性使A-B可轉(zhuǎn)換為A+(-B)的補(bǔ)碼運(yùn)算。D正確：移碼便于比較階碼大小，IEEE754標(biāo)準(zhǔn)采用此形式。17.下列屬于流水線沖突類型的有：【選項(xiàng)】A.資源沖突B.數(shù)據(jù)沖突C.控制沖突D.時(shí)序沖突【參考答案】ABC【解析】A正確：多指令爭(zhēng)用同一硬件資源時(shí)發(fā)生資源沖突。B正確：后指令需使用前指令未完成的數(shù)據(jù)時(shí)發(fā)生數(shù)據(jù)沖突。C正確：分支指令導(dǎo)致后續(xù)指令不確定時(shí)產(chǎn)生控制沖突。D錯(cuò)誤：時(shí)序沖突是物理設(shè)計(jì)問題，非流水線理論沖突類型。18.Cache與主存間的映射方式包括：【選項(xiàng)】A.直接映射B.全相聯(lián)映射C.組相聯(lián)映射D.段式映射【參考答案】ABC【解析】A正確：每個(gè)主存塊固定映射到唯一Cache行。B正確：主存塊可存入任意Cache行，空間利用率最高。C正確：將Cache分組，主存塊映射到特定組的任意行。D錯(cuò)誤：段式映射屬于內(nèi)存管理技術(shù)，不用于Cache設(shè)計(jì)。19.操作系統(tǒng)進(jìn)程的“三態(tài)模型”包含的狀態(tài)有：【選項(xiàng)】A.運(yùn)行態(tài)B.就緒態(tài)C.阻塞態(tài)D.掛起態(tài)【參考答案】ABC【解析】A正確：進(jìn)程正在CPU執(zhí)行。B正確：進(jìn)程已具備運(yùn)行條件等待CPU調(diào)度。C正確：進(jìn)程因等待I/O等事件暫停執(zhí)行。D錯(cuò)誤：掛起態(tài)屬于五態(tài)模型擴(kuò)展，非基礎(chǔ)三態(tài)模型內(nèi)容。20.I/O接口的基本功能包括：【選項(xiàng)】A.數(shù)據(jù)緩沖B.設(shè)備尋址C.信號(hào)轉(zhuǎn)換D.差錯(cuò)控制【參考答案】ABCD【解析】A正確：通過數(shù)據(jù)緩沖寄存器解決CPU與外設(shè)速度差異。B正確：通過地址譯碼電路識(shí)別選中設(shè)備。C正確：實(shí)現(xiàn)數(shù)字信號(hào)與設(shè)備電信號(hào)的轉(zhuǎn)換。D正確：如奇偶校驗(yàn)等基礎(chǔ)校驗(yàn)功能常由接口實(shí)現(xiàn)。21.關(guān)于計(jì)算機(jī)的基本組成部件，下列哪些屬于馮·諾依曼體系結(jié)構(gòu)的核心組成部分？（）【選項(xiàng)】A.運(yùn)算器B.輸入/輸出設(shè)備C.控制器D.寄存器E.存儲(chǔ)器【參考答案】A、B、C、E【解析】1.馮·諾依曼體系結(jié)構(gòu)五大核心部件包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備。2.選項(xiàng)A“運(yùn)算器”和C“控制器”共同構(gòu)成中央處理器（CPU），符合要求。3.選項(xiàng)B“輸入/輸出設(shè)備”是體系中的關(guān)鍵外部交互組件。4.選項(xiàng)E“存儲(chǔ)器”用于存儲(chǔ)程序與數(shù)據(jù)，是必要組成部分。5.選項(xiàng)D“寄存器”屬于CPU內(nèi)部部件，不屬于體系結(jié)構(gòu)定義的核心部件，故排除。22.下列哪些技術(shù)屬于虛擬存儲(chǔ)管理的主要實(shí)現(xiàn)方式？（）【選項(xiàng)】A.分頁存儲(chǔ)管理B.段式存儲(chǔ)管理C.段頁式存儲(chǔ)管理D.靜態(tài)分區(qū)分配E.覆蓋技術(shù)【參考答案】A、B、C【解析】1.虛擬存儲(chǔ)的核心是通過外存擴(kuò)展內(nèi)存空間，主要實(shí)現(xiàn)方式包括：分頁（A）、分段（B）、段頁式（C）。2.選項(xiàng)D“靜態(tài)分區(qū)”屬于固定分配方式，無法動(dòng)態(tài)擴(kuò)展，不符合虛擬特性。3.選項(xiàng)E“覆蓋技術(shù)”是早期解決內(nèi)存不足的方法，需程序員手動(dòng)設(shè)計(jì)，不屬于自動(dòng)虛擬存儲(chǔ)范疇。23.在CPU執(zhí)行指令的周期中，下列哪些階段是必經(jīng)步驟？（）【選項(xiàng)】A.取指B.譯碼C.執(zhí)行D.中斷響應(yīng)E.寫回結(jié)果【參考答案】A、B、C、E【解析】1.指令執(zhí)行基本周期為：取指令（A）→譯碼（B）→執(zhí)行操作（C）→結(jié)果寫回（E）。2.選項(xiàng)D“中斷響應(yīng)”是異步事件處理流程，并非每條指令執(zhí)行的必要階段。24.下列哪幾項(xiàng)屬于系統(tǒng)總線的功能分類？（）【選項(xiàng)】A.數(shù)據(jù)總線B.控制總線C.地址總線D.同步總線E.并行總線【參考答案】A、B、C【解析】1.系統(tǒng)總線按功能劃分為數(shù)據(jù)總線（A，傳輸數(shù)據(jù)）、地址總線（C，傳輸?shù)刂罚?、控制總線（B，傳輸命令信號(hào)）。2.選項(xiàng)D“同步總線”是按時(shí)序分類，選項(xiàng)E“并行總線”是按數(shù)據(jù)傳輸方式分類，兩者屬于物理實(shí)現(xiàn)層面，與功能分類無關(guān)。25.以下關(guān)于中斷系統(tǒng)的描述中，正確的有哪些？（）【選項(xiàng)】A.中斷向量表存儲(chǔ)中斷服務(wù)程序的入口地址B.軟中斷由CPU內(nèi)部異常觸發(fā)C.可屏蔽中斷可通過IF標(biāo)志位控制響應(yīng)D.DMA請(qǐng)求屬于外部中斷類型E.中斷嵌套允許多級(jí)優(yōu)先級(jí)響應(yīng)【參考答案】A、C、D、E【解析】1.A正確：中斷向量表存放中斷服務(wù)程序的地址指針。2.B錯(cuò)誤：軟中斷由程序指令（如INTn）觸發(fā)，非CPU異常。3.C正確：可屏蔽中斷是否響應(yīng)受標(biāo)志寄存器IF位控制。4.D正確：DMA請(qǐng)求通過外部中斷線向CPU發(fā)送信號(hào)。5.E正確：高優(yōu)先級(jí)中斷可打斷低優(yōu)先級(jí)處理，實(shí)現(xiàn)嵌套。26.下列存儲(chǔ)設(shè)備中，哪些屬于計(jì)算機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)？（）【選項(xiàng)】A.高速緩存（Cache）B.固態(tài)硬盤（SSD）C.主存儲(chǔ)器（RAM）D.寄存器組E.光盤【參考答案】A、C、D【解析】1.存儲(chǔ)層次由高到低為：寄存器（D）→Cache（A）→主存（C）→外存（如SSD/B/光盤）。2.選項(xiàng)B“SSD”和E“光盤”屬于外部存儲(chǔ)設(shè)備，不屬于體系結(jié)構(gòu)定義的存儲(chǔ)層次。27.下列哪些屬于CPU性能提升的關(guān)鍵技術(shù)？（）【選項(xiàng)】A.流水線技術(shù)B.超線程技術(shù)C.多核并行處理D.RAID冗余陣列E.分支預(yù)測(cè)技術(shù)【參考答案】A、B、C、E【解析】1.A、B、C、E均直接關(guān)聯(lián)CPU執(zhí)行效率：流水線（A）縮短指令周期，超線程（B）模擬多核，多核（C）真并行，分支預(yù)測(cè)（E）減少等待。2.選項(xiàng)D“RAID”是磁盤陣列技術(shù)，用于提高存儲(chǔ)可靠性，與CPU無關(guān)。28.以下校驗(yàn)碼中，具有糾錯(cuò)能力的有哪些？（）【選項(xiàng)】A.奇偶校驗(yàn)碼B.海明碼C.CRC循環(huán)冗余碼D.漢明碼（HammingCode）E.校驗(yàn)和【參考答案】B、D【解析】1.B和D（漢明碼即海明碼的另一種譯名）可檢測(cè)并糾正單位錯(cuò)。2.選項(xiàng)A、C、E僅具備檢錯(cuò)能力，無糾錯(cuò)功能。29.關(guān)于I/O控制方式，下列哪些描述正確？（）【選項(xiàng)】A.程序查詢方式CPU利用率最低B.中斷驅(qū)動(dòng)方式適合高速設(shè)備C.DMA方式需CPU參與數(shù)據(jù)傳輸D.通道控制可獨(dú)立管理I/O操作E.輪詢法屬于中斷驅(qū)動(dòng)的一種【參考答案】A、D【解析】1.A正確：程序查詢中CPU持續(xù)等待I/O，利用率低。2.B錯(cuò)誤：中斷驅(qū)動(dòng)適合中低速設(shè)備，高速設(shè)備常用DMA。3.C錯(cuò)誤：DMA由控制器直接管理數(shù)據(jù)傳輸，無需CPU干預(yù)。4.D正確：通道是專用處理器，可獨(dú)立控制I/O。5.E錯(cuò)誤：輪詢屬于程序查詢方式，與中斷驅(qū)動(dòng)對(duì)立。30.在數(shù)據(jù)庫物理存儲(chǔ)中，下列哪些方法可提高存取效率？（）【選項(xiàng)】A.建立聚簇索引B.垂直分片C.采用Hash文件組織D.增加冗余數(shù)據(jù)E.使用B+樹索引【參考答案】A、C、E【解析】1.A正確：聚簇索引使數(shù)據(jù)物理有序存儲(chǔ)，減少磁盤尋道。2.C正確：Hash文件適合等值查詢，直接定位記錄。3.E正確：B+樹索引支持高效范圍查詢和順序訪問。4.B“垂直分片”用于數(shù)據(jù)分割管理，不直接提升單次存取速度；D“冗余數(shù)據(jù)”以空間換可靠性，可能降低更新效率。31.在計(jì)算機(jī)系統(tǒng)中，下列屬于外部存儲(chǔ)器的有：A.高速緩沖存儲(chǔ)器(Cache)B.硬盤(HardDisk)C.隨機(jī)存取存儲(chǔ)器(RAM)D.U盤(FlashDrive)【選項(xiàng)】A.高速緩沖存儲(chǔ)器(Cache)B.硬盤(HardDisk)C.隨機(jī)存取存儲(chǔ)器(RAM)D.U盤(FlashDrive)【參考答案】B、D【解析】1.外部存儲(chǔ)器用于長(zhǎng)期存儲(chǔ)數(shù)據(jù)，與CPU不直接交互，需通過I/O接口訪問。2.選項(xiàng)B硬盤和選項(xiàng)DU盤均為典型外存；選項(xiàng)ACache是高速緩存，屬內(nèi)存層級(jí)；選項(xiàng)CRAM是主存，屬內(nèi)部存儲(chǔ)器。32.馮·諾依曼體系結(jié)構(gòu)的核心特點(diǎn)包括：A.指令和數(shù)據(jù)均以二進(jìn)制形式存儲(chǔ)B.采用并行計(jì)算模式C.程序存儲(chǔ)和程序控制D.存儲(chǔ)設(shè)備按內(nèi)容尋址【選項(xiàng)】A.指令和數(shù)據(jù)均以二進(jìn)制形式存儲(chǔ)B.采用并行計(jì)算模式C.程序存儲(chǔ)和程序控制D.存儲(chǔ)設(shè)備按內(nèi)容尋址【參考答案】A、C【解析】1.馮·諾依曼體系核心為“存儲(chǔ)程序”思想（C正確），指令和數(shù)據(jù)以二進(jìn)制存儲(chǔ)（A正確）。2.并行計(jì)算（B）和按內(nèi)容尋址（D）屬非馮·諾依曼特性，如后者為相聯(lián)存儲(chǔ)器特點(diǎn)。33.CPU的功能單元組成包括：A.運(yùn)算器(ALU)B.存儲(chǔ)器(Memory)C.控制器(ControlUnit)D.輸入/輸出接口(I/OInterface)【選項(xiàng)】A.運(yùn)算器(ALU)B.存儲(chǔ)器(Memory)C.控制器(ControlUnit)D.輸入/輸出接口(I/OInterface)【參考答案】A、C【解析】1.CPU由運(yùn)算器（ALU）和控制器（ControlUnit）組成，負(fù)責(zé)指令執(zhí)行和控制流程。2.存儲(chǔ)器（B）和I/O接口（D）屬于計(jì)算機(jī)系統(tǒng)的獨(dú)立部件，不直接屬于CPU結(jié)構(gòu)。34.關(guān)于計(jì)算機(jī)總線，下列描述正確的有：A.數(shù)據(jù)總線用于傳輸?shù)刂沸盘?hào)B.控制總線傳送控制信號(hào)C.地址總線決定內(nèi)存最大尋址空間D.同步總線的時(shí)鐘信號(hào)由CPU獨(dú)立生成【選項(xiàng)】A.數(shù)據(jù)總線用于傳輸?shù)刂沸盘?hào)B.控制總線傳送控制信號(hào)C.地址總線決定內(nèi)存最大尋址空間D.同步總線的時(shí)鐘信號(hào)由CPU獨(dú)立生成【參考答案】B、C【解析】1.數(shù)據(jù)總線傳輸數(shù)據(jù)（A錯(cuò)誤），地址總線定義尋址范圍（C正確），控制總線傳遞控制信號(hào)（B正確）。2.同步總線的時(shí)鐘信號(hào)需與其他部件同步（如內(nèi)存），并非CPU獨(dú)立生成（D錯(cuò)誤）。35.以下屬于I/O控制方式的有：A.程序查詢方式B.直接存儲(chǔ)器存取(DMA)C.中斷方式D.高速緩存映射【選項(xiàng)】A.程序查詢方式B.直接存儲(chǔ)器存取(DMA)C.中斷方式D.高速緩存映射【參考答案】A、B、C【解析】1.I/O控制方式包含程序查詢（A）、中斷（C）和DMA（B），分別對(duì)應(yīng)不同效率等級(jí)。2.選項(xiàng)D高速緩存映射屬于存儲(chǔ)器管理范疇，與I/O控制無關(guān)。三、判斷題（共30題）1.在計(jì)算機(jī)系統(tǒng)中，補(bǔ)碼表示法的主要目的是為了解決帶符號(hào)數(shù)運(yùn)算中的溢出問題?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】錯(cuò)誤【解析】補(bǔ)碼表示法的主要目的是簡(jiǎn)化帶符號(hào)數(shù)的加減運(yùn)算（無需考慮符號(hào)位直接運(yùn)算），并統(tǒng)一零的表示。溢出問題仍需通過溢出檢測(cè)機(jī)制（如雙符號(hào)位）解決。2.Cache存儲(chǔ)器完全由硬件實(shí)現(xiàn)，對(duì)程序員透明?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】正確【解析】Cache的地址映射、替換算法等均由硬件控制，程序員無法直接干預(yù)其操作，因此具有透明性。3.指令周期是指CPU從內(nèi)存取出一條指令并執(zhí)行所需的時(shí)間，與時(shí)鐘周期無關(guān)?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】錯(cuò)誤【解析】指令周期由多個(gè)時(shí)鐘周期構(gòu)成，時(shí)鐘周期是CPU操作的最小時(shí)間單位，指令執(zhí)行需依賴時(shí)鐘信號(hào)驅(qū)動(dòng)。4.在計(jì)算機(jī)總線分類中，地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】正確【解析】地址總線位數(shù)n對(duì)應(yīng)最大尋址空間為2?字節(jié)。例如32位地址總線最大支持4GB內(nèi)存尋址。5.虛擬存儲(chǔ)器技術(shù)通過擴(kuò)大主存容量來提升程序運(yùn)行效率，無需操作系統(tǒng)支持。【選項(xiàng)】正確（）錯(cuò)誤（）【參考答案】錯(cuò)誤【解析】虛擬存儲(chǔ)器依賴操作系統(tǒng)的頁面調(diào)度算法和硬件MMU（內(nèi)存管理單元）共同實(shí)現(xiàn)，本質(zhì)是利用外存擴(kuò)展邏輯地址空間。6.中斷處理過程中，中斷服務(wù)程序的執(zhí)行優(yōu)先級(jí)始終高于當(dāng)前正在運(yùn)行的程序?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】正確【解析】中斷通過硬件信號(hào)觸發(fā)，CPU會(huì)暫停當(dāng)前任務(wù)立即響應(yīng)中斷請(qǐng)求，確保實(shí)時(shí)性要求高的操作優(yōu)先執(zhí)行。7.匯編語言指令與機(jī)器語言指令一一對(duì)應(yīng)，因此匯編程序可直接在計(jì)算機(jī)上運(yùn)行。【選項(xiàng)】正確（）錯(cuò)誤（）【參考答案】錯(cuò)誤【解析】匯編語言需經(jīng)匯編器翻譯為機(jī)器語言（二進(jìn)制代碼）后才能執(zhí)行，二者雖對(duì)應(yīng)但計(jì)算機(jī)僅能直接執(zhí)行機(jī)器指令。8.DMA（直接存儲(chǔ)器存取）方式下，數(shù)據(jù)傳送無需CPU干預(yù)，完全由DMA控制器獨(dú)立完成?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】正確【解析】DMA控制器接管總線控制權(quán)，直接在I/O設(shè)備與內(nèi)存間傳輸數(shù)據(jù)，僅在傳輸開始和結(jié)束時(shí)通知CPU。9.浮點(diǎn)數(shù)運(yùn)算的精度由階碼的位數(shù)決定，范圍由尾數(shù)的位數(shù)決定?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】錯(cuò)誤【解析】階碼決定浮點(diǎn)數(shù)的表示范圍，尾數(shù)決定精度（有效數(shù)字位數(shù)），例如IEEE754單精度浮點(diǎn)數(shù)中8位階碼對(duì)應(yīng)范圍，23位尾數(shù)對(duì)應(yīng)精度。10.程序查詢方式的I/O控制中，CPU利用率較高，適用于高速設(shè)備的數(shù)據(jù)傳輸?！具x項(xiàng)】正確（）錯(cuò)誤（）【參考答案】錯(cuò)誤【解析】程序查詢需CPU輪詢?cè)O(shè)備狀態(tài)，期間CPU處于等待狀態(tài)，利用率低且延遲大，僅適用于低速設(shè)備（如鍵盤）。11.馮·諾依曼體系結(jié)構(gòu)的核心思想是“存儲(chǔ)程序”和“采用二進(jìn)制”，并且將數(shù)據(jù)和指令分開存儲(chǔ)?！具x項(xiàng)】A.正確B.錯(cuò)誤【參考答案】B【解析】馮·諾依曼體系結(jié)構(gòu)的核心思想是“存儲(chǔ)程序”和“程序控制”，即指令和數(shù)據(jù)均以二進(jìn)制形式存儲(chǔ)在同一存儲(chǔ)器中，而非分開存儲(chǔ)。題干中“數(shù)據(jù)和指令分開存儲(chǔ)”的表述錯(cuò)誤。12.地址總線是單向總線，負(fù)責(zé)從CPU向其他部件傳送地址信息，而數(shù)據(jù)總線是雙向總線?！具x項(xiàng)】A.正確B.錯(cuò)誤【參考答案】A【解析】地址總線僅由CPU向外部設(shè)備發(fā)送地址信號(hào)，用于尋址（單向）；數(shù)據(jù)總線可雙向傳輸數(shù)據(jù)（讀/寫操作），故描述正確。13.RISC（精簡(jiǎn)指令集計(jì)算機(jī)）的特點(diǎn)是指令數(shù)量少、指令長(zhǎng)度固定、執(zhí)行時(shí)間短，但硬件復(fù)雜度低于CISC。【選項(xiàng)】A.正確B.錯(cuò)誤【參考答案】B【解析】RISC的指令集精簡(jiǎn)且硬件設(shè)計(jì)簡(jiǎn)化，但為實(shí)現(xiàn)流水線高效執(zhí)行，其控制器和流水線硬件的復(fù)雜度可能高于CISC，特別是涉及多級(jí)流水和并行處理時(shí)。14.補(bǔ)碼表示法中，負(fù)數(shù)的補(bǔ)碼等于其原碼所有位取反后加1。【選項(xiàng)】A.正確B.錯(cuò)誤【參考答案】B【解析】負(fù)數(shù)的補(bǔ)碼計(jì)算應(yīng)為原碼符號(hào)位不變，數(shù)值位取反后加1（而非“所有位取反”），題干表述不嚴(yán)謹(jǐn)。例如，-5原碼為10000101，補(bǔ)碼為11111011。15.RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器，因此計(jì)算機(jī)啟動(dòng)時(shí)的引導(dǎo)程序只能存儲(chǔ)在ROM中?！具x項(xiàng)】A.正確B.錯(cuò)誤【參考答案】A【解析】RAM斷電后數(shù)據(jù)丟失，ROM可長(zhǎng)期保存數(shù)據(jù)。計(jì)算機(jī)加電后首先執(zhí)行ROM（如BIOS）中的引導(dǎo)程序，完成硬件自檢和系統(tǒng)加載。16.CPU的工作周期包括取指周期和執(zhí)行周期，其中取指周期必須在執(zhí)行周期之前完成?！具x項(xiàng)】A.正確B.錯(cuò)誤【參考答案】A【解析】CPU執(zhí)行指令的流程嚴(yán)格遵循“取指→譯碼→執(zhí)行”的順序，取指周期獲取指令，執(zhí)行周期完成操作，二者順序不可顛倒。17.Cache的命中率是指CPU訪問Cache時(shí)找到所需數(shù)據(jù)的概率，替換算法對(duì)命中率無直接影響?！具x項(xiàng)】A.正確B.錯(cuò)誤【參考答案】B【解析】替換算法（如LRU、FIFO）決定Cache滿時(shí)如何淘汰數(shù)據(jù)，直接影響后續(xù)訪問是否命中，是提升命中率的關(guān)鍵因素之一。18.流水線技術(shù)通過將指令執(zhí)行過程劃分為多個(gè)階段并行操作，可顯著提高CPU的時(shí)鐘頻率。【選項(xiàng)】A.正確B.錯(cuò)誤【參考答案】B【解析】流水線技術(shù)通過并行處理提高指令吞吐率