電子競賽實訓(xùn)平臺研制電子信息基礎(chǔ)實驗教學(xué)中心2013年5月1日一、項目概況該項目實施起止時間2010年11月至2013年4月項目主要成果電子競賽實訓(xùn)平臺（實驗箱）20臺配套實驗講義1本費用使用情況費用使用情況日期支出內(nèi)容支出金額/元2012.10實驗箱、PCB加工費、器材等一批2012.11焊錫、元器件一批2013.01元器件、耗材一批2013.02元器件、耗材一批2013.03通信費、交通費共計研制費合計二、項目成果介紹 1、實驗箱共20臺二、項目成果介紹2、實驗箱整機(jī)實物介紹FPGA模塊LCD顯示模塊高速D/A模塊電源模塊LED顯示模塊CPLD與矩陣鍵盤單片機(jī)系統(tǒng)低速A/D、D/A模塊二、項目成果介紹3、系統(tǒng)電源部分二、項目成果介紹4、系統(tǒng)各模塊單片機(jī)系統(tǒng)模塊FPGA模塊二、項目成果介紹4、系統(tǒng)各模塊LCD顯示模塊LED顯示模塊二、項目成果介紹4、系統(tǒng)各模塊CPLD和鍵盤模塊電源模塊二、項目成果介紹4、系統(tǒng)各模塊低速A/D、D/A模塊高速D/A模塊學(xué)生基于該開發(fā)板設(shè)計的超聲波測距儀器三、項目執(zhí)行過程中開展實踐活動情況項目的執(zhí)行過程中共開設(shè)了17項相關(guān)的綜合設(shè)計性、創(chuàng)新性實驗項目。其中從該項目中開設(shè)出畢業(yè)設(shè)計項目15項。國家級創(chuàng)新實驗項目2項目。具體情況請見下表已開設(shè)綜合設(shè)計性實驗項目情況序號實驗項目名稱年級學(xué)生姓名人數(shù)備注1基于FPGA的數(shù)字鎖相環(huán)設(shè)計及其在曼徹斯特編解碼中的應(yīng)用2008級1優(yōu)秀畢業(yè)設(shè)計2基于FPGA的高精度數(shù)字倍頻器設(shè)計2008級1畢業(yè)設(shè)計3FPGA應(yīng)用開發(fā)板設(shè)計2008級1畢業(yè)設(shè)計4基于單片機(jī)的通用人機(jī)交互系統(tǒng)設(shè)計2008級1畢業(yè)設(shè)計5基于FPGA的曼徹斯特編解碼器設(shè)計與實現(xiàn)2008級1畢業(yè)設(shè)計6單片機(jī)應(yīng)用開發(fā)板設(shè)計2008級1畢業(yè)設(shè)計7基于單片機(jī)的失真度測試技術(shù)研究與實現(xiàn)2008級1畢業(yè)設(shè)計已開設(shè)綜合設(shè)計性實驗項目情況8基于FPGA的DDS信號源研究與實現(xiàn)2008級1畢業(yè)設(shè)計9基于單片機(jī)的數(shù)據(jù)采集系統(tǒng)設(shè)計2008級1畢業(yè)設(shè)計10基于CPLD的通用人機(jī)交互系統(tǒng)設(shè)計2008級1畢業(yè)設(shè)計11數(shù)字式溫度計設(shè)計2009級1畢業(yè)設(shè)計12數(shù)字式函數(shù)發(fā)生器研究設(shè)計2009級畢業(yè)設(shè)計13基于FPGA的高速高精度頻率測量的研究與設(shè)計2009級1畢業(yè)設(shè)計14一種全同步數(shù)字頻率測量方法的研究研究與設(shè)計2009級1畢業(yè)設(shè)計15掃頻信號源設(shè)計及其應(yīng)用2009級1畢業(yè)設(shè)計16語言數(shù)字化存儲與回放系統(tǒng)設(shè)計2010級3國家級創(chuàng)新實驗項目17簡易無線電遙控系統(tǒng)開發(fā)2010級3國家級創(chuàng)新實驗項目四、項目完成后擬服務(wù)課程該實訓(xùn)平臺主要針對我校大學(xué)生電子設(shè)計競賽培訓(xùn)使用，用于電子設(shè)計競賽培訓(xùn)中單片機(jī)、FPGA\CPLD等的初期培訓(xùn)以及中后期的專題訓(xùn)練。同時該平臺也可用于學(xué)生畢業(yè)設(shè)計項目、創(chuàng)新項目、開放實驗項目等綜合設(shè)計實驗教學(xué)。五、項目特色及效益特色實驗平臺上的儀器模塊是全開放的，學(xué)生可在該實驗平臺上可做二次開發(fā)，也可以通過實驗平臺上各模塊的組合，開發(fā)、設(shè)計出不同的電子系統(tǒng)?？赏瓿奢^為復(fù)雜的綜合性、設(shè)計性、創(chuàng)新性實驗項目。核心模塊，如單片機(jī)開發(fā)板、FPGA開發(fā)板、CPLD模塊等可獨立使用，可作為學(xué)生學(xué)習(xí)《單片機(jī)》、《EDA技術(shù)》等課程的學(xué)習(xí)板。五、項目特色及效益效益可減少每年電子設(shè)計競賽中各單片機(jī)最小應(yīng)用系統(tǒng)、FPGA(或CPLD)應(yīng)用系統(tǒng)以及高速數(shù)據(jù)采集等模塊的設(shè)計制作，并且可以減少指導(dǎo)教師重復(fù)制作以及相關(guān)元器件的