[22]。圖1.2N位全并行ADC結(jié)構(gòu)圖由于只有門延遲和比較器對FlashADC的轉(zhuǎn)換速度有所限制，所以FlashADC可以實(shí)現(xiàn)高速、超高速，然而同時會引起ADC功耗和面積的增加。N位的全并行ADC中會有2N個等值的分壓電阻，還有2N-1個比較器。參考電壓被電阻鏈均勻地劃分為2N-1個參考電壓，輸入的模擬信號與參考電壓作比較，得到溫度計碼，再輸入編碼器，最終由編碼器輸出N位二進(jìn)制碼。FlashADC的優(yōu)勢在于結(jié)構(gòu)簡單，電路結(jié)構(gòu)復(fù)雜程度不高，且轉(zhuǎn)換速率很高。但是轉(zhuǎn)換精度不高是其一大弊端，分辨率高時，電路中比較器、電阻的數(shù)量增多，極大地增大了電路的功耗和面積，所以FlashADC適合高速低精度的應(yīng)用場合，而不適用于高分辨率的應(yīng)用。一般來說，F(xiàn)lashADC的設(shè)計精度不會超過8bit。1.1.2兩步式ADC兩步式ADC則有效的避免了FlashADC的比較器數(shù)量隨這其精度指數(shù)形式增長的弊端。兩步式ADC將量化分為粗量化和細(xì)量化兩個階段，其電路結(jié)構(gòu)主要有采樣保持電路、粗量化ADC、DAC、減法電路、細(xì)量化ADC以及編碼電路組成其中粗量化和細(xì)量化所用的均為FlashADC結(jié)構(gòu)。圖1.3兩步式ADC結(jié)構(gòu)圖其工作原理為：輸入的信號經(jīng)過S/H電路后，一路送到減法電路，同時送到粗量化ADC。在處理之后，傳輸高M(jìn)位的數(shù)字輸出給編碼電路，同時得到的高M(jìn)位數(shù)字輸出又會經(jīng)過DAC，而后送入減法電路與輸入做差。差值經(jīng)過殘差放大器送入細(xì)量化ADC，得到低L位數(shù)字輸出，之后也送入編碼電路。編碼電路將溫度計碼轉(zhuǎn)化為二進(jìn)制碼得到最終結(jié)果。實(shí)現(xiàn)一個（M+L）位FlashADC需要2M+L個比較器，而實(shí)現(xiàn)同樣位數(shù)的兩步式ADC僅需要（2M+2L-2）個比較器，從而，相較于FlashADC降低了芯片的功耗和面，但同時犧牲了速度。1.1.3逐次逼近型ADC逐次逼近型模數(shù)轉(zhuǎn)換器簡稱為SARADC，它的核心電路由數(shù)字控制邏輯、采樣保持電路、N位寄存器、比較器和N位DAC構(gòu)成。SARADC的工作原理是：首先模擬信號由采樣保持電路進(jìn)行采樣，之后數(shù)字邏輯控制電路會把ADC最高位（MSB）設(shè)置為1，剩余位為0，而后將碼字給到DAC，得到一個0.5Vref的模擬輸出，再與采樣信號比較，當(dāng)比較器輸出為1，那么MSB置為1，否則置0，第一次逼近完成。之后，ADC進(jìn)入第二個逼近周期，數(shù)字邏輯控制電路將次髙位設(shè)置為1，剩余位為0，送入DAC，若MSB=1，則得到一個0.75Vref模擬信號，若MSB=0，則得到0.25Vref的模擬信號，再將此信號與采樣得到的信號比較，從而確定了次高位的值。不斷重復(fù)這個過程，直到得到N位的數(shù)字輸出信號，即完成轉(zhuǎn)換。由于二進(jìn)制搜索算法的采用，逐次逼近型ADC不需額外的編碼電路。因?yàn)橹挥幸粋€比較器，面積隨位數(shù)增長緩慢，功耗會非常低，所以SARADC主要用于低功耗的應(yīng)用。圖1.4N位逐次逼近型ADC結(jié)構(gòu)圖1.1.4流水線型ADC流水線型ADC(PipelineADC）可以理解為是“多步式ADC”，即對兩步式ADC架構(gòu)的一種延伸，它比兩步式ADC多了更多細(xì)量化過程。除了輸出第一個數(shù)字碼外，流水線型ADC的每一個周期都可以得到一個數(shù)字碼。由于流水線結(jié)構(gòu)ADC比其它結(jié)構(gòu)速度更快、精度更高，而且功耗和面積較小，因此被廣泛的應(yīng)用。流水線型ADC的結(jié)構(gòu)如圖1.5所示，從圖中可以看出，該電路由時鐘發(fā)生電路、流水線轉(zhuǎn)換級、延時對準(zhǔn)寄存器陣列、數(shù)字校正電路組合而成。流水線的每一級通常選用相同的結(jié)構(gòu)，主要組成部分有：子DAC、子ADC、采樣保持電路、減法電路和級間增益放大器。其中，子ADC一般采用FlashADC結(jié)構(gòu)。此外，一般還把子DAC、減法電路、級間增益放大器加上下一級的S/H電路，整體稱為MDAC（MultiplyingDigitaltoAnalogConverter）。圖1.5N位PipelinedADC結(jié)構(gòu)原理圖兩相非交疊時鐘控制著流水線ADC的工作，使得每一級都具有兩種工作狀態(tài)：采樣狀態(tài)和放大保持狀態(tài)。并且相鄰的兩個轉(zhuǎn)換級之間的工作狀態(tài)不同，PipelinedADC的工作原理為：首先，SHA電路完成對輸入信號的采樣，并在處于保持相時送入第一級，第一級中的采樣保持電路對此信號采樣，處于保持相時輸出，之后sub-ADC對其進(jìn)行粗量化，得到K1位數(shù)字輸出。這K1位數(shù)字編碼一邊輸送給延時對準(zhǔn)寄存器陣列，同時另一邊輸入到sub-DAC中轉(zhuǎn)換為模擬量，再在減法電路中與本級采樣得到的模擬信號做差，此差值將被放大器在放大相放大，輸入給第二級。每一級都重復(fù)以上步驟，然后將輸出送入數(shù)字校正電路，進(jìn)行延遲對齊，得到N位數(shù)字碼。值得注意的是，每一級放大器的放大倍數(shù)不同，分別是2K1-1至2Kn-1，此外，最后一級的轉(zhuǎn)換由K+1位的FlashADC實(shí)現(xiàn)。從上述過程也可以看出，流水型ADC中各子級可以并行轉(zhuǎn)換，轉(zhuǎn)換速率高，所以被廣泛地應(yīng)用在高速高精度領(lǐng)域。但是，流水線型ADC也存在一定的局限性，由于信號的處理是逐級傳遞的，所以誤差也將逐級傳遞，這就要求前級轉(zhuǎn)換精度要得到保證；此外，當(dāng)對延時要求非常高時，流水線ADC的應(yīng)用會限制。1.1.5Sigma-DeltaADCSigma-DeltaADC，簡稱∑-?ADC，在低頻領(lǐng)域中，由于其具有高速度、高分辨率而聞名，常應(yīng)用于許多通信領(lǐng)域和精密儀器測量中?！??ADC電路由比較器、子DAC、加法器、積分器、基準(zhǔn)電壓源和數(shù)字濾波器構(gòu)成。其中，數(shù)字濾波器在不影響主信號的前提下，完成了對量化噪聲的降低，實(shí)現(xiàn)了模數(shù)轉(zhuǎn)換器的輸出高精度，對于∑-?ADC來講是非常重要的一部分?！??ADC的工作原理是：首先輸入的信號與1bitDAC輸出信號做差，由此得到一個差分信號（用?表示），然后對其信號進(jìn)行積分（用∑表示積分），再與基準(zhǔn)信號比較，從而得到1位ADC輸出。他的優(yōu)勢是采用了數(shù)?；旌系腃MOS工藝，并結(jié)合了高分辨率采樣和數(shù)字信號處理，分辨率最高可以達(dá)到24位。圖1.6Sigma-DeltaADC結(jié)構(gòu)原理圖1.3模數(shù)轉(zhuǎn)換器的性能參數(shù)每個ADC都有其特定的性能參數(shù)，以此來判定此ADC性能的好壞，由靜態(tài)參數(shù)和動態(tài)參數(shù)，下面將針對ADC的性能參數(shù)展開介紹。1.3.1靜態(tài)性能參數(shù)ADC實(shí)際的傳輸特性曲線與理想值之間，由于器件的非理想特性的影響，會有一定的不同。當(dāng)輸入信號頻率較低或輸入是直流信號時，可以得到ADC的靜態(tài)性能參數(shù)。（1）分辨率分辨率（Resolution），即為我們一般描述ADC時所說的多少位ADC，表示一個ADC能分辨的最小量化信號的能力，是ADC最基本，也是重要的參數(shù)之一。對于一個ADC，若分辨率是N，那么參考電壓在量化時就將被分成2N個子電壓區(qū)間，由此可以確定模數(shù)轉(zhuǎn)換器的最小步長（LeastSignificantBit，LSB），為1/2N。ADC分辨率越高，則意味著它對輸入信號的量化更加精確。（2）失調(diào)誤差失調(diào)誤差（OffsetError），指的是在水平方向ADC的實(shí)際輸出特性曲線與理想值偏移的程度，通常和電源電壓、比較器失調(diào)、基準(zhǔn)電路等因素有關(guān)。失調(diào)誤差不會改變曲線斜率，在不考慮其它誤差的情況下，通過水平移動特性曲線，可以使其與理想的特性曲線重合，這個水平位移量就是失調(diào)誤差。（3）微分非線性微分非線性（DNL，DifferentialNon-Linearity），是指在寬度上輸出的實(shí)際碼字和理想碼字的差值，一般以百分比或者LSB為單位。理想模數(shù)轉(zhuǎn)換器每個碼字對應(yīng)的模擬量范圍都嚴(yán)格是1LSB，但在實(shí)際量化中，由于各種非理想因素的存在，會使實(shí)際輸出碼子的步長偏離1LSB。設(shè)模數(shù)轉(zhuǎn)換器的實(shí)際輸出碼字寬度為D(i)，則微分非線性可以表示為： DNL=Dn其中，n的取值范圍是0~2N-1，若DNL的值大于1LSB，則表示有的碼字寬度是0，出現(xiàn)失碼。（4）積分非線性積分非線性（INL，IntegralNon-Linearity），是指在垂直方向上，實(shí)際的輸出特性曲線和理想值間最大的差值，單位是百分比或者LSB。INL用DNL表示： INLk=（5）增益誤差增益誤差（GainError），是指在不考慮失調(diào)誤差的情況下，實(shí)際輸出特性曲線的斜率和理想值之間的偏差，可以由實(shí)際曲線和理想曲線在最高數(shù)字編碼上的水平差值測量得到，單位是LSB。電容失配、CMOS管和走線產(chǎn)生的寄生電容等均為造成增益誤差的原因，采用校準(zhǔn)技術(shù)通?？梢詼p小或消除。1.3.2動態(tài)性能參數(shù)高頻信號作為輸入時，就要關(guān)注ADC的動態(tài)特性，利用快速傅里葉變換（FFT）對輸出進(jìn)行頻譜分析，可獲得ADC的動態(tài)性能參數(shù)，是判定ADC轉(zhuǎn)換性能的重要指標(biāo)。（1）信噪比信噪比（SNR，SignaltoRatio），表示當(dāng)模數(shù)轉(zhuǎn)換器輸出的數(shù)字量轉(zhuǎn)換為模擬量的信號功率與不包含諧波失真的噪聲（主要包含量化噪聲、閃爍噪聲以及熱噪聲等）功率的比值，單位為dB或dBFS。其計算公式如下： SNR=10×log10其中，Psignal是信號功率，Pnoise是不含諧波功率的噪聲功率，Vsignal，rms是信號的均方根，Vnoise，rms為噪聲的均方根。當(dāng)輸入為正弦信號時，可以算得信噪比公式為： SNR=6.02N+1.76dB（2）信噪失真比信噪失真比（SNDR，SignaltoNoiseandDistortionRatio），也是對信號功率和噪聲功率之比的描述，也是ADC性能參數(shù)中一項(xiàng)不可忽略的指標(biāo)。他們的區(qū)別在于SNDR中對非線性因素加以考慮。SNDR以dB為單位，其計算式為： SNDR=10×log10式中，Pdistortion為各諧波功率之和。（3）有效位數(shù)有效位數(shù)（ENOB，EffectiveNumberofBits），代表考慮各種噪聲和失真的存在，ADC的實(shí)際能夠達(dá)到的轉(zhuǎn)換精度，是表示ADC量化精度最為直觀的參數(shù)。信噪失真比與有效位數(shù)的關(guān)系為： ENOB=SNDR?1.766.02（4）無雜散動態(tài)范圍無雜散動態(tài)范圍（SFDR，SpuriousFreeDynamicRange），指的是輸入和最大諧波之間的功率的比值，通常以dB為單位。計算公式為： SFDR=10×log10（5）總諧波失真總諧波失真（THD，TotalHarmonicDistortion），指的是主信號的均