FPGA應(yīng)用與開發(fā)實踐教程 課件 項目9 多功能數(shù)字音頻功放_第1頁
FPGA應(yīng)用與開發(fā)實踐教程 課件 項目9 多功能數(shù)字音頻功放_第2頁
FPGA應(yīng)用與開發(fā)實踐教程 課件 項目9 多功能數(shù)字音頻功放_第3頁
FPGA應(yīng)用與開發(fā)實踐教程 課件 項目9 多功能數(shù)字音頻功放_第4頁
FPGA應(yīng)用與開發(fā)實踐教程 課件 項目9 多功能數(shù)字音頻功放_第5頁
已閱讀5頁,還剩31頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

多功能數(shù)字音頻功放項目9MultifunctionalDigitalAudioAmplifier學習目標Learninggoal01GRADUATIONTHESIS課程導引CourseGuide應(yīng)用場景Application02任務(wù)描述Taskdescription03任務(wù)實施Implementation04問題探究Qexploration05鞏固練習Practice06挑戰(zhàn)進階Advanced073學習目標LearninggoalC了解音頻功放、信號調(diào)理電路、功能選擇電路、數(shù)字電位器、電平指示電路等的工作原理及電路結(jié)構(gòu)。目標1建立多功能數(shù)字音頻功放系統(tǒng)層次化設(shè)計的工程思維和綜合運用軟硬件資源的工程素養(yǎng)。目標3掌握基于FPGA復雜電路系統(tǒng)的設(shè)計方法目標24應(yīng)用場景Application功放設(shè)備高質(zhì)量的音樂不僅能陶冶生活情趣、營造輕松氛圍、還能提高生活品味。隨著生活水平的不斷提高,越來越多的如手機、平板、MP3等便攜電子設(shè)備涌現(xiàn)出來。為了改善輸出音頻的質(zhì)量,各類功放設(shè)備開始被研發(fā)和設(shè)計。其設(shè)計要求是電路結(jié)構(gòu)簡單、成本低、體積小、輸出功率大、性能好等。5任務(wù)描述Taskdescription本項目要求設(shè)計一個多功能數(shù)字音頻功放控制電路,并利用數(shù)碼管實時顯示音量大小或AD轉(zhuǎn)換結(jié)果,該電路的工作電壓為12VDC,工作電流≥1A。任務(wù)要求1:音頻功放電路有四個輸入通道,分別為MIC信號輸入、使用音頻信號輸入、靜音功能和參考電壓Vcc,利用按鍵k1在四個通道間切換;任務(wù)要求2:電路中k2按鍵為音量增減控制輸入,k3為音量調(diào)節(jié)輸入,同時用三位數(shù)碼管顯示通道號CH0-CH3,并用兩位數(shù)碼管顯示音量等級00-99;任務(wù)要求4:使用A/D技術(shù)測量音頻信號的幅值大小,八位數(shù)碼管切換至顯示AD轉(zhuǎn)換結(jié)果(高四位顯示字符“AdC-”,用低四位數(shù)碼管顯示AD轉(zhuǎn)換結(jié)果),AD轉(zhuǎn)換結(jié)果取值范圍為0.000-3.300,單位V;任務(wù)要求3:按鍵k4用于八位數(shù)碼管顯示在音量大小和AD轉(zhuǎn)換結(jié)果之間切換;任務(wù)要求5:音頻功放電路中的5只音量指示LED燈指示音量等級,當音量最大時,5只LED全亮,當音量逐漸降低時,LED點亮的個數(shù)逐漸減少,直至完全熄滅;任務(wù)要求6:當通道切換到靜音,即CH2時,音量顯示00。6任務(wù)實施TaskImplementation1.本項目使用的軟硬件資源開發(fā)平臺:QuartusPrime硬件描述語言:VerilogHDLFPGA芯片:采用AlteraCycloneIVE系列的EP4CE6E22C8,有6000多個邏輯單元和92個可用IO口。開發(fā)板資源:采用IntelEP4CE6開發(fā)板,5V直流電為FPGA等元件提供所需的各種電壓,并可向外輸出5V、3.3V電壓;配有EPCS4配置芯片、JTAG下載端口和50MHz有源晶振,F(xiàn)PGA所有引腳均通過2.54mm標準排針引出。音頻功放電路:主要包括信號調(diào)理放大電路、通道選擇電路、音量調(diào)整電路、音量指示電路、繼電器電路、功放電路以及AD采集轉(zhuǎn)換電路。7任務(wù)實施TaskImplementation2.技術(shù)分析1.音頻放大電路的設(shè)計1)信號調(diào)理放大電路2)通道選擇電路3)音量調(diào)節(jié)電路4)音量指示電路5)功放電路6)AD采集轉(zhuǎn)換電路2.FPGA開發(fā)板控制程序的編寫1)通道選擇控制程序

2)數(shù)字電位計的控制程序3)繼電器控制程序4)AD采集電路控制程序5)數(shù)碼管顯示本項目的實施主要包括兩個部分:8任務(wù)實施TaskImplementation3.設(shè)計框架多功能音頻功放系統(tǒng)框架9任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計M358引腳說明(1)信號調(diào)理電路本項目中該電路主要作用是對MIC的信號放大,主要由雙運算放大器LM358構(gòu)成,放大麥克風捕捉到的音頻信號。LM358的封裝形式有多種,包括塑封8引線雙列直插式、貼片式和圓形金屬殼封裝等。LM358引腳圖引腳號符號說明1OUT1輸出12IN1-反向輸入端3IN1+同相輸入端4V-負電源(雙電源工作時)或地(單電源工作時)5IN2+同相輸入端6IN2-反相輸入端7OUT2輸出28V+正電源10任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(1)信號調(diào)理電路信號調(diào)理電路原理圖11任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(2)功能選擇電路CD4053引腳圖該電路主要實現(xiàn)對四路輸入信號,即MIC信號輸入、音頻信號輸入、靜音功能和參考電壓Vcc實現(xiàn)四選一,選出的信號再送到后續(xù)電路進行處理。引腳號符號功能1,2,3,5,12,13by,bx,cx,cy,ay,ax輸入/輸出端9,10,11C,B,A控制端14OUT/INaxoray公共輸出/輸入端axoray15OUT/INbxorby公共輸出/輸入端bxorby4OUT/INcxorcy公共輸出/輸入端cxorcy6INH禁止端7VEE模擬信號接地端8Vss數(shù)字信號接地端16VDD電源+CD4053引腳說明12任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(2)功能選擇電路CD4053真值表輸入狀態(tài)CD4053INHIBIT禁止CBA0000cx,bx,ax0001cx,bx,ay0010cx,by,ax0011cx,by,ay0100cy,bx,ax0101cy,bx,ay0110cy,by,ax0111cy,by,ay1***NONE13任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(2)功能選擇電路功能選擇電路原理圖序號CD4053_CCD4053_BCD4053_AAIN1000AUD22001AUD13010GND4011GND5100VCC6101VCC7110VCC8111VCC控制真值表14任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(3)電平指示電路LM324的引腳圖控制真值表該電路通過5只LED燈簡單的指示音量的等級,LED燈點亮的數(shù)量跟隨音量的降低而逐漸的減小,直至全部熄滅。引腳號符號功能1OUT輸出1-輸出1。用于獲得第一個運算放大器的輸出21IN-輸入1-反相輸入。用于將反相輸入電壓施加到第1個運算放大器。31IN+輸入1-同相輸入。用于將同相輸入電壓施加到第1個運算放大器。4VCC+連接電源電壓52IN+輸入2-同相輸入。用于將同相輸入電壓施加到第2個運算放大器。62IN-輸入2-反相輸入。用于將反相輸入電壓施加到第2個運算放大器。72OUT輸出2-輸出2。用于獲取第2個運算放大器的輸出。83OUT輸出3-輸出3。用于獲取第3個運算放大器的輸出。93IN-輸入3-反相輸入。用于將反相輸入電壓施加到第3個運算放大器。103IN+輸入3-同相輸入。用于將同相輸入電壓施加到第3個運算放大器。11GNDV型,接地。用于連接接地以進行單電壓操作或第二個作為Vee用于雙電源從操作。124IN-輸入4-同相輸入。用于將同相輸入電壓施加到第4個運算放大器。134IN+輸入4-反相輸入。用于將反相輸入電壓施加到第4個運算放大器。144OUT輸出4-輸出4。用于獲取第4個運算放大器的輸出。LM324引腳說明15任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(3)電平指示電路電平指示電路原理圖16任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(4)音量調(diào)節(jié)電路X9C103的內(nèi)部結(jié)構(gòu)圖該電路對通道選擇電路輸出的信號進行衰減,能夠?qū)⑤斎胄盘柕姆葟淖畲笾抵饾u調(diào)整到0,從而實現(xiàn)音量的調(diào)節(jié)。X9C103功能引腳引腳號符號功能123VH高電壓端6VL低電壓端4Vss地5Vw滑動端7片選輸入端8VCC電源電壓X9C103引腳說明17任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(4)音量調(diào)節(jié)電路X9C103模式選擇音量調(diào)節(jié)電路原理圖18任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(5)功放電路LM386的引腳圖LM386的引腳說明

LM386是美國國家半導體公司生產(chǎn)的音頻功率放大器,具有功耗低、電壓增益可調(diào)、電源電壓范圍大、外接元件少和總諧波失真小等優(yōu)點,廣泛應(yīng)用于錄音機和收音機之中。引腳號符號功能1Gain增益引腳,用于通過將該IC連接到外部元件電容來調(diào)整放大器增益2Input-反相輸入端,用于提供音頻信號3Input+同相輸入端,用于提供音頻信號4GND接地5OUT用于提供放大輸出音頻的輸出引腳6VS接電源,接受正直流電壓7Bypass用于連接去耦電容的旁路引腳8Gain增益設(shè)置引腳,用于控制放大器的增益19任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(5)功放電路功率放大電路原理圖20任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計(6)AD轉(zhuǎn)換電路設(shè)計ADCTLC549引腳功能表本項目使用ADCTLC549芯片實現(xiàn)AD轉(zhuǎn)換。TLC549是一款由TI公司生產(chǎn)的低成本、高性能8位A/D轉(zhuǎn)換器,它采用了逐次逼近法實現(xiàn)轉(zhuǎn)換,具有較高的轉(zhuǎn)換速度,能夠在17us內(nèi)完成轉(zhuǎn)換。ADCTLC549引腳圖引腳號符號功能1REF+正基準電壓輸入端2ANALOGIN模擬信號輸入端3REF-負基準電壓輸入端4GND接地端5CS片選信號6DATAOUT轉(zhuǎn)換結(jié)果數(shù)據(jù)串行輸出端7I/OCLOCK外接時鐘輸入端8VCC系統(tǒng)電源輸入端AD轉(zhuǎn)換電路21任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.1音頻放大電路設(shè)計音頻功放電路整機電路原理22任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計FPGA控制程序,共有七個輸入端口,其中clk為外部時鐘輸入信號,rst為低電平復位信號。按鍵k1用于通道選擇信號,實現(xiàn)四輸入信號四選一;按鍵k2和k3用于控制音量調(diào)整,即控制X9C103工作,k4用于切換數(shù)碼管顯示通道及音量和AD轉(zhuǎn)換結(jié)果,data來自于ADCTLC549轉(zhuǎn)換結(jié)果串行輸出端。有十一個輸出端口,其中CD4053_A、CD4053_B、CD4053_C用于控制CD4053實現(xiàn)四選一輸出;INC、UD、CS分別用于控制X9C103工作;rel用于控制繼電器(CD4053)工作;ioclk和AD_CS用于控制ADCTLC549工作;seg和scan用于控制數(shù)碼管顯示。FPGA控制程序端口示意圖23任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計

FPGA控制程序設(shè)計框圖24任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計(1)通道選擇電路的控制模塊程序設(shè)計通道選擇電路的控制模塊符號圖CD4053控制信號與mode對應(yīng)表modeCD4053_CCD4053_BCD4053_A選擇信號0001AUD1(MIC信號)1000AUD2(音頻信號)2010GND(靜音)3100Vcc(3.3V)25任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計(2)數(shù)字電位器控制模塊程序設(shè)計數(shù)字電位器控制模塊符號圖X9C103時序圖技術(shù)要求:通過按鍵k2和k3控制數(shù)字電位器X9C103的輸出信號增大或減小。X9C103時序參數(shù)表26任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計(3)AD轉(zhuǎn)換控制模塊設(shè)計AD轉(zhuǎn)換控制模塊符號圖TLC549工作時序圖技術(shù)要求:本模塊要求控制ADCTLC549芯片的工作,并將AD轉(zhuǎn)換的結(jié)果轉(zhuǎn)變成相應(yīng)的電壓值(mV),以便在數(shù)碼管上顯示出來(通過加上小數(shù)點,顯示結(jié)果單位為V)。27任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計(4)繼電器控制模塊程序繼電器(CD4053)控制電路繼電器控制模塊符號圖本項目的繼電器控制用CD4053實現(xiàn),電路圖如圖9-24所示,使用了CD4053的其中C模塊的二選一,當REL為低電平,將數(shù)字電位器輸出的AO信號連接至后面的功放輸入信號PSIN,當REL為高電平時,將數(shù)字電位器輸出的AO信號送至AD轉(zhuǎn)換模塊。28任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計(5)顯示模塊程序設(shè)計顯示模塊符號圖技術(shù)要求:該模塊要求在八位數(shù)碼管上顯示通道選擇的通道號(CH0-CH3)和音量大?。?0-99),或者顯示AD轉(zhuǎn)換的結(jié)果(“AdC-8*.***”),兩個顯示效果可通過繼電器模塊輸出的rel信號控制。29任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.2FPGA控制程序設(shè)計(6)頂層程序設(shè)計在頂層將通道選擇模塊、數(shù)字電位器控制模塊、AD轉(zhuǎn)換控制模塊、繼電器控制模塊以及顯示模塊連接起來。在端口定義中,clk、rst、k1、k2、k3、k4、data為輸入信號,其中clk為外部輸入的50MHz的時鐘信號,rst為低電平復位信號,k1控制通道切換,k2和k3控制音量,k4控制音量顯示和AD轉(zhuǎn)換結(jié)果顯示,data為ADCTLC549的串行數(shù)據(jù)輸出,輸出信號中CD4053_A、CD4053_B、CD4053_C用于控制CD4053工作,從而實現(xiàn)通道切換;INC、UD、CS控制X9C103工作,實現(xiàn)音量調(diào)節(jié);ioclk、AD_CS控制ADCTLC549工作,實現(xiàn)AD轉(zhuǎn)換,seg、scan控制數(shù)碼管顯示。30任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.3電路調(diào)試和板級驗證(1)信號調(diào)理電路調(diào)試輸入信號同相端直流電壓值反向端直流電壓值輸出端直流電壓值直流放大倍數(shù)0

輸入端無輸入信號時的參數(shù)輸入端輸入20mV/1KHz的參數(shù)輸入信號同相端Vpp反向端Vpp輸出端Vpp交流放大倍數(shù)20mV/1KHz

31任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.3電路調(diào)試和板級驗證(2)音量指示電路調(diào)試

LM324和LM358相應(yīng)引腳的電壓記錄當LED的點亮個數(shù)變化的VppLM324的3號腳LM324的5號腳LM324的10號腳LM324的12號腳LM358的5號腳

LED點亮個數(shù)為n54321最小電壓Vpp

32任務(wù)實施TaskImplementation4.技術(shù)設(shè)計4.3電路調(diào)試和板級驗證(3)功率放大電路的調(diào)試輸入信號輸出端Vpp放大倍數(shù)20mV/1KHz正弦信號

在功率放大器輸入端輸入20mV/1KHz的信號,使用示波器測量并記錄輸出端的Vpp,并計算放大倍數(shù),記錄在表中。33任務(wù)實施Ta

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論