第4章組合邏輯電路本章要點本章首先闡述組合邏輯電路的分析方法和設(shè)計方法，然后介紹一些常用集成組合邏輯電路芯片，如加法器、比較器、編碼器、譯碼器及顯示器件、數(shù)據(jù)選擇器等，重點掌握組合邏輯電路的分析和設(shè)計，以及集成組合邏輯電路芯片的應(yīng)用。最后簡單介紹組合邏輯電路中的競爭冒險問題。你知道嗎？組合邏輯電路是由門電路構(gòu)成的實現(xiàn)某種邏輯功能的電路，它和時序邏輯電路共同構(gòu)成數(shù)字電路，其特點是電路的輸出狀態(tài)只決定于輸入端數(shù)據(jù)。組合邏輯電路按照邏輯功能特點不同可以分為：加法器、比較器、編碼器、譯碼器、數(shù)據(jù)選擇器等；按照使用基本開關(guān)元件的不同可以分為：CMOS、TTL等；按照集成度不同又可以分為：小規(guī)模集成電路(SSI)、中規(guī)模集成電路(MSI)、大規(guī)模集成電路(LSI)、超大規(guī)模集成電路(VLSI)。

組合邏輯電路：就是由各種門電路構(gòu)成并實現(xiàn)一定邏輯功能的電路，其特點是電路的輸出只決定輸入變量，不存在反饋回路。

輸入矩陣輸出矩陣4．1組合邏輯電路的描述

時序組合邏輯電路的分析就是在給定電路的基礎(chǔ)上，寫出電路輸出端邏輯式、列出真值表，從真值表分析電路邏輯功能的過程。其步驟大致如下（1）由所給的邏輯電路寫出輸出端邏輯式；（2）利用公式法或卡諾圖法對輸出端邏輯式進行化簡；（3）根據(jù)化簡后的邏輯式列出輸入和輸出真值表；（4）通過真值表分析和得出電路的邏輯功能。4．2

組合邏輯電路的分析②化簡得到的邏輯式③列出輸入輸出的真值表例1分析圖電路的邏輯功能ABCL00000011010101111001101111011110④由真值表分析電路的邏輯功能當(dāng)A、B、C三個變量不一致時，輸出為“1”，所以這個電路稱為“不一致電路”。ABCL00000011010101111001101111011110②化簡得到的邏輯式③列出輸入輸出的真值表例2分析圖電路的邏輯功能④由真值表分析電路的邏輯功能此電路為兩個一位二進制數(shù)A和B相加，其和為Y1，進位為Y2。此加法電路只有兩個一位二進制數(shù)相加，沒有考慮低位有無進位輸入，故稱為半加器加數(shù)和被加數(shù)和輸出進位輸出

組合邏輯電路的設(shè)計是根據(jù)所給的邏輯要求，最終給出實現(xiàn)的電路，它是組合邏輯電路分析的逆過程。其基本步驟為：1.根據(jù)所給的邏輯要求，確定輸入、輸出變量，并賦值（高低電平的定義）；2.由所給的邏輯要求列出輸入、輸出真值表；3.從真值表中寫出輸出端邏輯式，并化簡成要求的形式（與非-與非式、或非-或非式、與或非式等）；4.畫出相應(yīng)的電路。4．3

組合邏輯電路的設(shè)計【例1】試設(shè)計一邏輯電路供三人表決使用。每人有一電鍵，如果他贊成，就按電鍵，表示為1;如果不贊成，不按電鍵，表示0.表決結(jié)果用指示燈表示。若多數(shù)贊成，則指示燈亮，輸出為1,否則不亮為0。解:①邏輯賦值：設(shè)輸入A、B、C為三人，贊成按鍵為1，否則為0；輸出為指示燈，燈亮為1，否則為0②寫出真值表：③由真值表寫輸出端邏輯式：④化簡：⑤若選擇與非門實現(xiàn)，則將簡化的與或式進行轉(zhuǎn)換⑥畫出實現(xiàn)的邏輯電路

若選擇或非門實現(xiàn)，則要圈邏輯函數(shù)卡諾圖中的“0”【例2】試設(shè)計一操作碼形成器，當(dāng)按下加、減、乘的操作鍵時，要求分別產(chǎn)生操作碼01、10和11。解:①邏輯賦值：輸入A、B、C為加、減、乘的操作鍵，按下為0，不按為1；輸出為兩位操作碼Y1和Y2。②寫出真值表：③由真值表寫輸出端邏輯式：④化簡：利用無關(guān)項可以使得電路更簡單⑤畫出實現(xiàn)的邏輯電路

1.半加器00101

00100011011AiBi輸入SiCi輸出

兩個二進制數(shù)之間的四則運算，在數(shù)字計算機中都是通過加法和移位操作來完成的。不考慮來自低位進位的叫半加，考慮來自低位進位的叫全加。加法器4．4

常用中規(guī)模組合邏輯電路集成器件全加器

全加器能把本位兩個加數(shù)Ai

、Bi

和來自低位的進位Ci-1三者相加，得到求和結(jié)果S和該位的進位信號Ci

即CO。S

CO0000000110010100110110010101011100111111AiBiCi-1串行進位加法器以兩個四位二進制數(shù)A3A2A1A0與B3B2B1B0相加為例。A3A2A1A0+B3B2B1B0=COS3S2S1S0優(yōu)點：電路簡單、連接方便。缺點：運算速度慢。如：1011+0110=10001超前進位加法器（以四位為例）——各位的進位由輸入的二進制數(shù)直接產(chǎn)生。由：優(yōu)點：速度快。得：缺點：電路復(fù)雜。四位超前進位加法器集成芯片74LS283【例】利用集成4位并行進位加法器74HC283將8421BCD碼轉(zhuǎn)換成余3碼。數(shù)值比較器——比較兩個二進制數(shù)大小的電路。1.一位數(shù)值比較器兩個一位二進制數(shù)A、B相比較，結(jié)果有三種：A>B、A<B、A=B輸入輸出ABYA＞BYA＜BYA=BLMG00011011001010100001由真值表寫出邏輯表達(dá)式：由表達(dá)式畫出邏輯圖。2.四位二進制數(shù)比較器——集成比較器7485

3.數(shù)值比較器的位數(shù)擴展串聯(lián)方式用2片7485組成8位二進制數(shù)比較器。★高位相等時取決于低位的比較結(jié)果。編碼器

用二進制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。實現(xiàn)編碼的邏輯電路，稱為編碼器。有二進制編碼器和碼制編碼器兩大類。

1.二進制編碼器——輸入信號的個數(shù)N與輸出變量的位數(shù)n滿足N＝2n。

普通編碼器優(yōu)先編碼器——每次只能對一個信號進行編碼，N個信號相排斥?！狽個信號有優(yōu)先順序，多個信號輸入時，只給優(yōu)先級別高的編碼。4線-2線普通編碼器4線-2線普通編碼器(2)

3位二進制優(yōu)先編碼器（PriorityEncoder）

在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進行編碼。優(yōu)先級別的高低由設(shè)計者根據(jù)輸入信號的輕重緩急情況而定。輸入I7

I6

I5

I4

I3

I2

I1

I0輸出Y2

Y1

Y01

×

×

×

×

×

×

×0

1

×

×

×

×

×

×0

0

1

×

×

×

×

×0

0

0

1

×

×

×

×0

0

0

0

1

×

×

×0

0

0

0

0

1

×

×0

0

0

0

0

0

1

×0

0

0

0

0

0

0

1111110101100011010001000集成優(yōu)先編碼器74148I7優(yōu)先權(quán)最高，I0優(yōu)先權(quán)最低EI：使能輸入端，低電平有效GS：無輸入信號標(biāo)志端，低電平有效EO：有編碼輸出標(biāo)志端，低電平有效優(yōu)先編碼器74148是反碼輸出不可能出現(xiàn)00工作，且有輸入01工作，但無輸入10禁止工作11狀態(tài)集成優(yōu)先編碼器74148的擴展用兩片8線-3線優(yōu)先編碼器74LS148擴展為16線-4線優(yōu)先編碼器。譯碼器二進制譯碼器譯碼是編碼的逆過程。編碼：用不同的二進制代碼表示不同的輸入對象；譯碼：把不同的二進制代碼按原定義翻譯成不同的指定對象。二進制譯碼器（變量譯碼器）碼制譯碼器顯示譯碼器設(shè)譯碼器的輸入為n個，若輸出端為2n個，則為二進制譯碼器。3線—8線譯碼器示意圖如右圖?，F(xiàn)以2線-4線譯碼器為例詳細(xì)討論其邏輯功能。

2線-4線譯碼器真值表輸出端邏輯式譯碼器的輸出等于輸入二進制代碼的最小項，故又稱為最小項譯碼器。2線-4線譯碼器邏輯電路集成的3線-8線譯碼器74HC138簡介管腳圖邏輯符號地址輸入端

輸入控制端

輸出端

說明：①當(dāng)G1為低電平或者和有一個為高電平時，禁止譯碼，輸出全部為高電平；說明：②當(dāng)G1為高電平，且和同時為低電平時，允許譯碼，輸出為最小項取反，低電平有效；擴展：利用兩片74HC138擴展成4線-16線譯碼器顯示譯碼器

將譯碼器輸出的高低電平信號，顯示成人們熟悉的數(shù)碼0-9、字母或圖案，這就需要顯示器件，而驅(qū)動顯示器件的譯碼器稱為顯示譯碼器。

常用的顯示器件有七段數(shù)字顯示器、字母數(shù)字型顯示器以及可編程數(shù)字點陣顯示器。無論哪種顯示器都有發(fā)光二極管型（簡稱LED-Lightemittingdiode型）和液晶型（簡稱LCD-Liquidcrystaldisplay型）

外形圖（1）七段數(shù)字顯示器外形示意圖

LED七段數(shù)字顯示器是由七個發(fā)光二極管構(gòu)成一個“8”字符，它分為共陰極和共陽極兩種。共陰極LED內(nèi)部電路示意圖其中COM端為陰極公共端，接低電平，當(dāng)a-g端接高電平時，發(fā)光二極管點亮。dp為小數(shù)點電極。顯示的數(shù)碼9/16/2025LED顯示器有兩種結(jié)構(gòu)：共陽極共陰極共陰極LED數(shù)碼管顯示譯碼器芯片74HC48簡介管腳圖邏輯符號7448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。功能表燈測試端，當(dāng)輸入低電平時，輸出端a-g全為高電平，數(shù)碼管顯示“8”，譯碼時加高電平；

說明：滅零輸入端

說明：滅燈輸入/滅零輸出的雙向端口。當(dāng)該端口作為輸入端口輸入低電平時，無論其它輸入端口為何種狀態(tài)，輸出端a~g全為低電平，顯示器熄滅；當(dāng)輸入低電平且A3A2A1A0

=0000時，則本應(yīng)顯示的“0”不顯示，輸出端a~g全為低電平，正常譯碼時加高電平。說明：當(dāng)該端口作為輸出端口時，此時若輸入A3A2A1A0=0000，且為低電平時，端口輸出低電平，它的作用是在多位數(shù)碼顯示系統(tǒng)中，作為消隱“0”的輸入信號。74HC48驅(qū)動共陰極數(shù)碼管的接線圖

74HC48的具有集電極開路輸出，內(nèi)部接有2kΩ的上拉電阻，可直接驅(qū)動共陰極數(shù)碼管。如果顯示器亮度不夠，可在譯碼器的輸出端與電源之間接入1kΩ-100kΩ的電阻?！纠侩娐啡鐖D所示，試說明每一位顯示器顯示數(shù)字的范圍。1~90~90~9電路數(shù)據(jù)選擇器——能夠按照給定的地址將某個數(shù)據(jù)從一組數(shù)據(jù)中選出來的電路。數(shù)據(jù)選擇器又稱多路選擇器(Multiplexer，簡稱MUX)。它有n位地址輸入、2n位數(shù)據(jù)輸入、1位輸出。功能類似于一個單刀多擲開關(guān)。常用的數(shù)據(jù)選擇器有2選1、4選1、8選1和16選1等多種類型。（1）2選1數(shù)據(jù)選擇器當(dāng)S

=0時

:（2）4選1數(shù)據(jù)選擇器SA1A0

Y

1

ⅩⅩ

0

0

00

D0

0

01

D1

0

10

D2

0

11

D3

當(dāng)S

=0時

:集成雙4選1數(shù)據(jù)選擇器74HC153簡介

管腳圖邏輯符號使能控制端選擇輸入端輸出端邏輯式集成數(shù)據(jù)選擇器

利用74HC153可構(gòu)成8選1數(shù)據(jù)選擇器01、用譯碼器實現(xiàn)組合邏輯函數(shù)

依此可用譯碼器構(gòu)成邏輯函數(shù)，但要求邏輯變量的個數(shù)與代碼輸入端個數(shù)相同，用譯碼器實現(xiàn)函數(shù)時，要將函數(shù)式化為最小項表達(dá)式。由于二進制譯碼器的輸出端可以得到代碼輸入的最小項，如果將函數(shù)的變量從代碼輸入端加入，輸出就可得到變量的最小項。集成譯碼器的輸出端邏輯式為：4．5

集成器件的應(yīng)用1.選擇集成二進制譯碼器2.寫出函數(shù)的標(biāo)準(zhǔn)與非-與非表達(dá)式先求出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，再用兩次取反推導(dǎo)出其標(biāo)準(zhǔn)與非-與非表達(dá)式。3.確定譯碼器和與非門輸入信號的表達(dá)式譯碼器的輸入信號就是函數(shù)的變量，但是要特別注意變量排列順序。4.畫出電路圖。基本步驟：【例】

用3線-8線譯碼器74LS138實現(xiàn)下列函數(shù)：解：(1)將函數(shù)化成最小項之和的形式(2)將函數(shù)化成與非-與非式（3）利用譯碼器74LS138實現(xiàn)的電路如圖所示【例】試用集成3線-8線譯碼器74HC138實現(xiàn)全減器，設(shè)輸入為被減數(shù)A，減數(shù)B和低位的借位為CI，輸出為差D和向高位的借位Co解：實現(xiàn)的電路由數(shù)據(jù)選擇的輸出端邏輯式可知：

此式基本上與邏輯函數(shù)的最小項表達(dá)式是一致的，只是多了一個因子，如果Di=1，則與之對應(yīng)的最小項將包含在Y的函數(shù)式中；如Di=0，則與之對應(yīng)的最小項不包含在Y的函數(shù)式中。所以可以借助數(shù)據(jù)選擇器的最小式表達(dá)式來實現(xiàn)組合邏輯函數(shù).

2、用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)（1）將給定函數(shù)化為最小項與或表達(dá)式。（2）根據(jù)函數(shù)包含的變量數(shù)，確定數(shù)據(jù)選擇器。一般含有n個變量的函數(shù)，可需選用有（n-1）個或n個地址輸入端的數(shù)據(jù)選擇器。（3）對照比較所求邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出表達(dá)式，確定數(shù)據(jù)選擇器數(shù)據(jù)輸入端的輸入變量的表達(dá)式或取值。（4）按照求出的表達(dá)式或取值連接電路，畫出電路連接圖?；静襟E：【例】試用集成雙4選1數(shù)據(jù)選擇器74HC153實現(xiàn)全減器，設(shè)輸入為被減數(shù)A，減數(shù)B和低位的借位為CI，輸出為差D和向高位的借位Co解：A1=AA0=B1D0=CI，1D1=CI1D2=CI，1D3=CI2D0=CI，2D1=12D2=0，2D3=CI1D0=CI，1D1=CI1D2=CI，1D3=CI2D0=CI，2D1=12D2=0，2D3=CI實現(xiàn)的電路【例】利用4選1數(shù)據(jù)選擇器、8選1數(shù)據(jù)選擇器、16選1數(shù)據(jù)選擇器實現(xiàn)下面的邏輯函數(shù)解：1.利用雙4選1數(shù)據(jù)選擇器74HC153之一YCD實現(xiàn)的電路注意：利用4選1數(shù)據(jù)選擇器實現(xiàn)兩個以上變量邏輯函數(shù)時，要附加邏輯門。2.利用8選1數(shù)據(jù)選擇器74HC151CDA觀察：Y0B1B011B實現(xiàn)的電路3.利用16選1數(shù)據(jù)選擇器74HC150觀察：CDAB比較：Y注意：74HC150輸出為反碼輸出1101100010011001a.用具有n個地址輸入端（2n個輸入通道)的數(shù)據(jù)選擇器實現(xiàn)n變量的邏輯函數(shù)，只需按函數(shù)中所包含的最小項，在相應(yīng)輸入通道（數(shù)據(jù)輸入端）接“1”或“0”即可；b.用具有n個地址輸入端的數(shù)據(jù)選擇器實現(xiàn)(n＋1）變量的邏輯函數(shù)時，無需增加附加門，只需要在輸入通道上依據(jù)函數(shù)要求接入剩余變量X的原變量、反變量、0或1;c.用具有n個地址輸入端的數(shù)據(jù)選擇器實現(xiàn)m（m>n+1）個變量的邏輯函數(shù)，一般需要增加小規(guī)模的門電路配合使用。總結(jié)：1.競爭-冒險的概念競爭：是指門電路的兩個輸入信號同時向相反的邏輯電平跳變的現(xiàn)象。冒險:是指由于競爭的存在，