第6章時序邏輯電路本章要點時序邏輯電路是由觸發(fā)器構(gòu)成的，與組合邏輯電路相比，它具有記憶功能，即在時鐘脈沖作用下存取數(shù)據(jù)，這在電子系統(tǒng)中是十分必要的。時序邏輯電路主要分為寄存器和計數(shù)器。本章首先介紹時序邏輯電路的分析和設(shè)計，然后介紹寄存器和計數(shù)器及其應(yīng)用。交通紅綠燈你知道嗎？計數(shù)器，如何工作的？6.1時序邏輯電路的描述1.描述時序邏輯電路的三個方程組驅(qū)動方程組構(gòu)成框圖描述時序邏輯電路的三個方程組輸出方程狀態(tài)方程組輸入輸出觸發(fā)器的輸入觸發(fā)器的輸出1.描述時序邏輯電路的三個方程組（1）輸出方程組：（2）驅(qū)動方程組（3）狀態(tài)方程組6.1時序邏輯電路的描述6.1時序邏輯電路的描述2.時序邏輯電路的分類（1）根據(jù)各觸發(fā)器時鐘脈沖的接法：同步和異步同步時序邏輯電路異步時序邏輯電路（2）根據(jù)輸出和輸入的關(guān)系：米里型和穆爾型米里型：輸出變量與輸入變量有關(guān)。穆爾型：輸出變量與輸入變量無關(guān)。6.1時序邏輯電路的描述2.時序邏輯電路的分類【例】如圖所示為一簡單的時序邏輯電路，試寫出其輸出方程組、驅(qū)動方程組和狀態(tài)方程組，并說明是同步的還是異步的，是米里型還是穆爾型的。解：（1）輸出方程組為（2）驅(qū)動方程組為（3）狀態(tài)方程組為：將驅(qū)動方程代入觸發(fā)器的特性方程中，即得到電路的狀態(tài)方程，即米里型6.2時序邏輯電路的分析

時序邏輯電路的分析是利用某些手段，得出給定電路的邏輯功能（作用）6.2.1同步時序邏輯電路的分析※由于同步時序邏輯電路中，各觸發(fā)器是在同一時鐘作用下，故在分析時可不考慮時鐘情況。其步驟如下（1）由所給的邏輯電路寫出輸出方程組、驅(qū)動方程組；（2）將驅(qū)動方程組代入觸發(fā)器特性方程中，得出電路的狀態(tài)方程組；（3）通過輸出方程組和狀態(tài)方程組列出觸發(fā)器輸出端所有的新態(tài)和原態(tài)，形成狀態(tài)轉(zhuǎn)換表。由狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖或時序圖；（4）通過狀態(tài)轉(zhuǎn)換表（圖）分析得出電路的邏輯功能；（5）根據(jù)狀態(tài)轉(zhuǎn)換圖，判斷電路能否自啟動。電路自啟動是電路中觸發(fā)器輸出的所有狀態(tài)在時鐘作用下自動進入到有效狀態(tài)循環(huán)中【例

】某時序邏輯電路如圖所示，寫出它的驅(qū)動方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖。設(shè)輸入為X=10110100，觸發(fā)器初態(tài)為00，分析輸出Y的輸出是什么？并說明其邏輯功能。解：（2）電路的狀態(tài)方程組為（1）驅(qū)動方程組為【例

】某時序邏輯電路如圖所示，寫出它的驅(qū)動方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖。設(shè)輸入為X=10110100，觸發(fā)器初態(tài)為00，分析輸出Y的輸出是什么？并說明其邏輯功能。解：（3）電路的輸出方程為米里型（4）狀態(tài)轉(zhuǎn)換表【例

】某時序邏輯電路如圖所示，寫出它的驅(qū)動方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖。設(shè)輸入為X=10110100，觸發(fā)器初態(tài)為00，分析輸出Y的輸出是什么？并說明其邏輯功能。解：（5）狀態(tài)轉(zhuǎn)換圖【例

】某時序邏輯電路如圖所示，寫出它的驅(qū)動方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖。設(shè)輸入為X=10110100，觸發(fā)器初態(tài)為00，分析輸出Y的輸出是什么？并說明其邏輯功能。解：（6）當X=10110100，觸發(fā)器初態(tài)為00時此電路為一序列信號控制另一序列信號輸出【例】如圖所示為一同步時序邏輯電路，試寫出其驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。判斷電路能否自啟動，并分析電路的邏輯功能。解：（1）驅(qū)動方程組為（2）輸出方程為（3）狀態(tài)方程組為【例】如圖所示為一同步時序邏輯電路，試寫出其驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。判斷電路能否自啟動，并分析電路的邏輯功能。解：（3）列狀態(tài)轉(zhuǎn)換表【例】如圖所示為一同步時序邏輯電路，試寫出其驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。判斷電路能否自啟動，并分析電路的邏輯功能。解：（4）畫狀態(tài)轉(zhuǎn)換圖為7進制計數(shù)器，電路可以自啟動【例】如圖所示為一同步時序邏輯電路，試寫出其驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和時序圖。判斷電路能否自啟動，并分析電路的邏輯功能。解：（5）時序圖000001010011100101110000【例】時序邏輯電路如圖所示，試分析其邏輯功能，并判斷電路能否自啟動。

解：（1）驅(qū)動方程組為【例】時序邏輯電路如圖6-9所示，試分析其邏輯功能，并判斷電路能否自啟動。

解：（2）將驅(qū)動方程帶入D觸發(fā)器的特性方程中，得狀態(tài)方程組【例】時序邏輯電路如圖6-9所示，試分析其邏輯功能，并判斷電路能否自啟動。

解：（3）輸出方程為【例】時序邏輯電路如圖6-9所示，試分析其邏輯功能，并判斷電路能否自啟動。

解：（4）列狀態(tài)轉(zhuǎn)換表【例】時序邏輯電路如圖6-9所示，試分析其邏輯功能，并判斷電路能否自啟動。

解：（5）畫狀態(tài)轉(zhuǎn)換圖為7進制計數(shù)器，電路不能自啟動6.2.2*異步時序邏輯電路的分析6.2時序邏輯電路的分析※異步時序邏輯電路由于各觸發(fā)器時鐘脈沖控制不同，因此在由電路寫出驅(qū)動方程組、輸出方程及狀態(tài)方程組之后，列狀態(tài)轉(zhuǎn)換表時，要考慮到各觸發(fā)器的時鐘是否有效。其步驟為（1）由所給的邏輯電路寫出輸出方程組、驅(qū)動方程組；（2）將驅(qū)動方程組代入觸發(fā)器特性方程中，得出電路的狀態(tài)方程組；（4）通過輸出方程組和狀態(tài)方程組列出觸發(fā)器輸出端所有的新態(tài)和原態(tài)，形成狀態(tài)轉(zhuǎn)換表。由狀態(tài)轉(zhuǎn)換表畫出狀態(tài)轉(zhuǎn)換圖或時序圖；（5）通過狀態(tài)轉(zhuǎn)換表（圖）分析得出電路的邏輯功能；（6）根據(jù)狀態(tài)轉(zhuǎn)換圖，判斷電路能否自啟動。（3）列出各觸發(fā)器的時鐘；【例】異步時序邏輯電路如圖所示。試分析電路的邏輯功能。要求寫出電路的驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。解：（1）驅(qū)動方程組為（2）輸出方程為（3）狀態(tài)方程組為【例】異步時序邏輯電路如圖所示。試分析電路的邏輯功能。要求寫出電路的驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。解：（4）各觸發(fā)器的時鐘為CP0=CP2=CPCP1=Q0（5）列狀態(tài)轉(zhuǎn)換表【例】異步時序邏輯電路如圖所示。試分析電路的邏輯功能。要求寫出電路的驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。解：（5）畫狀態(tài)轉(zhuǎn)換圖為5進制計數(shù)器，電路能自啟動【例】異步時序邏輯電路如圖所示。試分析電路的邏輯功能。要求寫出電路的驅(qū)動方程組、輸出方程、狀態(tài)方程組，列出狀態(tài)轉(zhuǎn)換表，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。解：（6）電路的時序圖00000010010001101001000000106.3同步時序邏輯電路的設(shè)計

時序邏輯電路的設(shè)計是按照邏輯要求，得出邏輯電路。同步時序邏輯電路不用考慮時鐘的解法，故設(shè)計要比異步時序邏輯電路簡單?！綍r序邏輯電路設(shè)計其步驟：（1）按照給定的邏輯要求，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)目，畫出電路的狀態(tài)轉(zhuǎn)換示意圖；（2）進行狀態(tài)化簡。如果兩個或兩個以上的狀態(tài)，在同一輸入作用下產(chǎn)生相同輸出，并且新態(tài)等價，則這些狀態(tài)稱為等價狀態(tài)，可合并為一個狀態(tài)。其中新態(tài)等價包括新態(tài)相同、新態(tài)交錯、新態(tài)循環(huán)（這里不介紹）等；（3）根據(jù)簡化后的狀態(tài)轉(zhuǎn)換圖確定觸發(fā)器的數(shù)目及類型，并進行狀態(tài)編碼。觸發(fā)器個數(shù)和電路狀態(tài)數(shù)的關(guān)系為M-—電路狀態(tài)數(shù)n—觸發(fā)器個數(shù)6.3同步時序邏輯電路的設(shè)計※同步時序邏輯電路設(shè)計其步驟：（4）由狀態(tài)轉(zhuǎn)換圖構(gòu)建新態(tài)、原態(tài)以及輸出變量的卡諾圖，并分解成每一個觸發(fā)器的新態(tài)及輸出狀態(tài)的卡諾圖，由此得到電路的狀態(tài)方程組和輸出方程組。（5）檢查電路能否自啟動。將觸發(fā)器剩余的狀態(tài)（）代入到狀態(tài)方程組中，觀察新態(tài)能否進入到狀態(tài)的有效循環(huán)中，如果不能則修改狀態(tài)方程組。（6）若電路能自啟動，則將狀態(tài)方程組寫成觸發(fā)器的特性方程形式，從而求出電路的驅(qū)動方程。（7）最后根據(jù)驅(qū)動方程畫出邏輯電路圖?！纠炕喯铝袪顟B(tài)轉(zhuǎn)換圖，說明利用幾個觸發(fā)器實現(xiàn)。解：

S3和S4：在X=0時，末態(tài)都是S3；在X=1時，末態(tài)都是S1，且輸出相同，故為等價狀態(tài)，可合并成一個狀態(tài)。

S1和S2：在X=0時，S1的新態(tài)是S2，S2的新態(tài)是S1，新態(tài)交錯；在X=1時，末態(tài)都是S4，且輸出相同，故為等價狀態(tài)，可合并成一個狀態(tài)。簡化狀態(tài)轉(zhuǎn)換圖利用2個觸發(fā)器實現(xiàn)【例】

設(shè)計一個序列信號檢測器電路，要求連續(xù)輸入3個1或三個以上1時，輸出為1，否則為0。設(shè)X為序列信號輸入端，輸入為一串隨機信號。輸出為Y。設(shè)S0為輸入0的狀態(tài)，S1為輸入一個1的狀態(tài)，S2為輸入兩個1的狀態(tài)，S3為輸入三個1的狀態(tài)。---邏輯賦值解：狀態(tài)轉(zhuǎn)換圖S2和S3為等價狀態(tài)簡化狀態(tài)轉(zhuǎn)換圖【例】

設(shè)計一個序列信號檢測器電路，要求連續(xù)輸入3個1或三個以上1時，輸出為1，否則為0。解：M=3，n=2編碼【例】

設(shè)計一個序列信號檢測器電路，要求連續(xù)輸入3個1或三個以上1時，輸出為1，否則為0。解：利用D觸發(fā)器實現(xiàn)【例】

設(shè)計一個序列信號檢測器電路，要求連續(xù)輸入3個1或三個以上1時，輸出為1，否則為0。解：Qn+1=D得驅(qū)動方程畫電路圖將11帶入，可知電路可以自啟動【例】利用下降沿邊沿JK觸發(fā)器設(shè)計帶進位輸出的同步五進制計數(shù)器，要求能夠自啟動。解：此設(shè)計為穆爾型時序邏輯電路，無輸入，有輸出，為進位輸出，設(shè)為Y。由題意n=3M=5狀態(tài)轉(zhuǎn)換圖新態(tài)與輸出卡諾圖【例】利用下降沿邊沿JK觸發(fā)器設(shè)計帶進位輸出的同步五進制計數(shù)器，要求能夠自啟動。解：101→010111→000110→010電路可以自啟動101→010111→000110→010電路可以自啟動101→010111→000110→010電路可以自啟動【例】利用下降沿邊沿JK觸發(fā)器設(shè)計帶進位輸出的同步五進制計數(shù)器，要求能夠自啟動。解：驅(qū)動方程【例】利用下降沿邊沿JK觸發(fā)器設(shè)計帶進位輸出的同步五進制計數(shù)器，要求能夠自啟動。解：畫電路圖完整狀態(tài)轉(zhuǎn)換圖【例】試利用D觸發(fā)器實現(xiàn)100→110→111→011→001→000→100狀態(tài)轉(zhuǎn)換，要求能夠自啟動。解：此設(shè)計無輸入和輸出，M=6，故n=3。狀態(tài)轉(zhuǎn)換圖新態(tài)卡諾圖010→101101→010電路不能自啟動010→101101→010電路不能自啟動010→101101→010電路不能自啟動【例】試利用D觸發(fā)器實現(xiàn)100→110→111→011→001→000→100狀態(tài)轉(zhuǎn)換，要求能夠自啟動。解：需修改卡諾圖的圈法010→100101→010電路可以自啟動【例】試利用D觸發(fā)器實現(xiàn)100→110→111→011→001→000→100狀態(tài)轉(zhuǎn)換，要求能夠自啟動。解：Qn+1=D得驅(qū)動方程畫電路圖完整狀態(tài)轉(zhuǎn)換圖6.4寄存器及計數(shù)器6.4.1寄存器

用于存儲二進制代碼的邏輯電路稱為寄存器，由雙穩(wěn)態(tài)觸發(fā)器構(gòu)成。一個觸發(fā)器可寄存一位二進制碼，存儲N位二進制數(shù)碼，則需要N個觸發(fā)器

寄存器分類：按有無移位功能數(shù)碼寄存器移位寄存器左移寄存器右移寄存器雙向移位寄存器按輸入/輸出方式并行輸入/并行輸出寄存器并行輸入/串行輸出寄存器串行輸入/并行輸出寄存器串行輸入/串行輸出寄存器6.4寄存器及計數(shù)器6.4.1寄存器1.普通數(shù)碼寄存器※只寄存數(shù)碼無移位功能，分雙拍和單拍工作方式。四位數(shù)碼寄存器（雙拍）※數(shù)據(jù)寄存步驟：（1）清零；（2）寄存?！〕鰯?shù)據(jù)：

在取出指令端加高電平，即可從Q3~Q0端取出數(shù)據(jù)。00001101001011010116.4寄存器及計數(shù)器6.4.1寄存器1.普通數(shù)碼寄存器四位數(shù)碼寄存器（單拍）6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器（1）右移寄存器：數(shù)據(jù)由低位向高位移動。數(shù)據(jù)串行輸入，由高位開始。數(shù)據(jù)可以并行取出，也可由最高位串行取出。四位右移寄存器6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器狀態(tài)轉(zhuǎn)換表波形圖11016.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器（2）左移寄存器：數(shù)據(jù)由高位向低位移動。數(shù)據(jù)串行輸入，由低位開始。數(shù)據(jù)可以并行取出，也可由最高位串行取出。四位左移寄存器6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器（3）雙向移位寄存器：數(shù)據(jù)既可以由低位向高位移動（右移），也可以由高位向低位移動（左移）。右移寄存器驅(qū)動方程：6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器（3）雙向移位寄存器：數(shù)據(jù)既可以由低位向高位移動（右移），也可以由高位向低位移動（左移）。左移寄存器驅(qū)動方程：6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器（3）雙向移位寄存器：數(shù)據(jù)既可以由低位向高位移動（右移），也可以由高位向低位移動（左移）。D為數(shù)據(jù)輸入端M=1實現(xiàn)右移M=0實現(xiàn)左移6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器※四位雙向移位寄存器芯片74LS194介紹管腳圖功能表邏輯符號6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器※四位雙向移位寄存器芯片74LS194介紹

控制功能說明異步清零CP時鐘輸入，上升沿控制S1和S0模式控制SL和SR左移和右移輸入Q0~Q3四個輸出端，Q3為高位6.4寄存器及計數(shù)器6.4.1寄存器2.移位寄存器※由兩片74LS194擴展為八位雙向移位寄存器八位雙向移位寄存器【例】如圖所示電路為數(shù)據(jù)串并轉(zhuǎn)換電路，其中為啟動信號，數(shù)據(jù)從74LS194的右移串行輸入端輸入，從Q0Q1Q2并行取出，輸出Y為取出信號。若寄存數(shù)據(jù)為d2d1d0，試分析電路的工作過程。解：啟動Q0Q1Q2Q3=0000S1S0=11同步預(yù)置數(shù)Q0Q1Q2Q3=0111S1S0=01，在CP作用下，數(shù)據(jù)右移Y=0，轉(zhuǎn)換結(jié)束，可以取出數(shù)據(jù)【例】由74LS194構(gòu)成的分頻電路如圖所示，為啟動信號。試列出電路的狀態(tài)轉(zhuǎn)換表，畫出寄存器的輸出端Q0、Q1、Q2、Q3及輸出端Y的時序波形，分析電路的分頻系數(shù)是多少。解：啟動Q0Q1Q2Q3=0000，Y=1S1S0=01在CP作用下，數(shù)據(jù)1右移狀態(tài)轉(zhuǎn)換表時序圖分頻系數(shù)為8【例】利用74LS194構(gòu)成重疊序列信號檢測器電路如圖所示，X為信號輸入，Y為輸出。分析檢測的序列信號是多少，為什么稱為重疊序列信號檢測器。解：輸出端Y為

S1S0=10，在CP作用下，輸入數(shù)據(jù)X左移。

當X輸入信號出現(xiàn)1011時，輸出Y=1，故檢測的序列信號為1011。而且最后的1可以作為下一個1101的第一個，故為重疊重疊序列信號檢測器。6.4寄存器及計數(shù)器6.4.2計數(shù)器

計數(shù)器是利用二進制數(shù)碼循環(huán)累計輸入時鐘脈沖周期個數(shù)的邏輯電路，由觸發(fā)器構(gòu)成的，它可以累計時鐘脈沖個數(shù)，也具有定時、分頻等功能。

計數(shù)器分類：按進制二進制計數(shù)器十進制計數(shù)器按時鐘連接方式同步計數(shù)器異步計數(shù)器任意進制計數(shù)器（非二進制制/非十進制）按二進制數(shù)碼的增減加法計數(shù)器減法計數(shù)器可逆計數(shù)器（加/減計數(shù)器）6.4寄存器及計數(shù)器6.4.2計數(shù)器6.4.2.1二進制計數(shù)器1.同步二進制計數(shù)器

四位同步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表

※計數(shù)器模長M=16※需要4位二進制代碼（n=4），需要4個觸發(fā)器實現(xiàn)※最大計的十進制數(shù)為24-1=15（1）同步二進制加法計數(shù)器6.4寄存器及計數(shù)器6.4.2計數(shù)器6.4.2.1二進制計數(shù)器1.同步二進制計數(shù)器

若由JK觸發(fā)器實現(xiàn)，則驅(qū)動方程為（1）同步二進制加法計數(shù)器進位輸出為6.4寄存器及計數(shù)器6.4.2計數(shù)器6.4.2.1二進制計數(shù)器1.同步二進制計數(shù)器

實現(xiàn)的電路

（1）同步二進制加法計數(shù)器（1）同步二進制加法計數(shù)器6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器6.4.2.1二進制計數(shù)器時序圖2分頻4分頻8分頻16分頻16分頻6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器6.4.2.1二進制計數(shù)器※集成四位同步二進制計數(shù)器（M=16）芯片74LS161介紹引腳圖邏輯符號（1）同步二進制加法計數(shù)器6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器6.4.2.1二進制計數(shù)器※集成四位同步二進制計數(shù)器（M=16）芯片74LS161介紹功能表（1）同步二進制加法計數(shù)器異步清零端，低電平有效時鐘輸入端，上升沿觸發(fā)狀態(tài)控制端，做計數(shù)時EP=ET=1同步預(yù)置數(shù)端，低電平有效6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器6.4.2.1二進制計數(shù)器※集成四位同步二進制計數(shù)器（M=16）芯片74LS161介紹

各端口功能說明：D3、D2、D1、D0預(yù)置數(shù)輸出端，其中D3為MSBQ3、Q2、Q1、Q0計數(shù)器輸出端，其中Q3為MSB（1）同步二進制加法計數(shù)器【例】由74LS161構(gòu)成的電路如圖所示，畫出電路的狀態(tài)轉(zhuǎn)換圖及時序圖，分析構(gòu)成多少進制計數(shù)器。解：此電路是利用異步清零控制端控制計數(shù)器的模長，其中狀態(tài)轉(zhuǎn)換圖12進制計數(shù)器產(chǎn)生清零信號的狀態(tài)時序圖【例】由74LS161構(gòu)成的電路如圖所示，畫出電路的狀態(tài)轉(zhuǎn)換圖及時序圖，分析構(gòu)成多少進制計數(shù)器。解：此電路是利用同步置數(shù)端控制計數(shù)器的模長，其中狀態(tài)轉(zhuǎn)換圖時序圖12進制計數(shù)器產(chǎn)生預(yù)置數(shù)信號的狀態(tài)6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（2）同步二進制減法計數(shù)器6.4.2.1二進制計數(shù)器

四位同步二進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表

※計數(shù)器模長M=16※需要4位二進制代碼（n=4），需要4個觸發(fā)器實現(xiàn)※在時鐘控制下從最大1111減至0000，借位輸出B=1借位輸出為

若由JK觸發(fā)器實現(xiàn)，則驅(qū)動方程為1.同步二進制計數(shù)器（2）同步二進制減法計數(shù)器6.4.2.1二進制計數(shù)器6.4寄存器及計數(shù)器1.同步二進制計數(shù)器（2）同步二進制減法計數(shù)器6.4.2.1二進制計數(shù)器6.4寄存器及計數(shù)器

實現(xiàn)的電路

6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（3）同步加/減二進制可逆計數(shù)器6.4.2.1二進制計數(shù)器※集成同步四位加/減二進制可逆計數(shù)器芯片74LS191（單時鐘）

介紹引腳圖邏輯符號6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（3）同步加/減二進制可逆計數(shù)器6.4.2.1二進制計數(shù)器※集成同步四位加/減二進制可逆計數(shù)器芯片74LS191（單時鐘）

介紹功能表6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（3）同步加/減二進制可逆計數(shù)器6.4.2.1二進制計數(shù)器※集成同步四位加/減二進制可逆計數(shù)器芯片74LS191（單時鐘）

介紹使能控制端，接低電平時允許計數(shù)時鐘輸入端，上升沿觸發(fā)加/減計數(shù)控制端，接高電平時，減法計數(shù)；接低電平時做加法計數(shù)異步預(yù)置數(shù)端，低電平有效

各端口功能說明：D3、D2、D1、D0預(yù)置數(shù)輸出端，其中D3為MSBQ3、Q2、Q1、Q0計數(shù)器輸出端，其中Q3為MSB進位/借位輸出端負脈沖輸出端，當CP=0且C/B=1時，此端輸出低電平6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（3）同步加/減二進制可逆計數(shù)器6.4.2.1二進制計數(shù)器※集成同步四位加/減二進制可逆計數(shù)器芯片74LS193（雙時鐘）

介紹引腳圖邏輯符號6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（3）同步加/減二進制可逆計數(shù)器6.4.2.1二進制計數(shù)器※集成同步四位加/減二進制可逆計數(shù)器芯片74LS193（雙時鐘）

介紹功能表6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步二進制計數(shù)器（3）同步加/減二進制可逆計數(shù)器6.4.2.1二進制計數(shù)器※集成同步四位加/減二進制可逆計數(shù)器芯片74LS193（雙時鐘）

介紹異步清零端，高電平時有效加法計數(shù)時時鐘輸入端，上升沿觸發(fā)減法計數(shù)時時鐘輸入端，上升沿觸發(fā)異步預(yù)置數(shù)端，低電平有效

各端口功能說明：D3、D2、D1、D0預(yù)置數(shù)輸出端，其中D3為MSBQ3、Q2、Q1、Q0計數(shù)器輸出端，其中Q3為MSBCPUCPD進位輸出端借位輸出端【例】如圖所示電路是由74LS191構(gòu)成的可控計數(shù)器，X為控制輸入端。試寫出X=0和X=1時計數(shù)器輸出端的狀態(tài)轉(zhuǎn)換圖，并分析各構(gòu)成多少進制計數(shù)器。解：此例題是利用異步置數(shù)控制端控制計數(shù)器的模長。而X控制做加/減法計數(shù)。計數(shù)器的初態(tài)為Q3Q2Q1Q0=D3D2D1D0=0100其中計數(shù)器的末態(tài)為111×，產(chǎn)生預(yù)置信號X=0做加法計數(shù)，從0100→0101-----→1101→1110（暫態(tài)）X=1做減加法計數(shù)，從0100→0011-----→0000→1111（暫態(tài)）狀態(tài)轉(zhuǎn)換圖10進制計數(shù)器5進制計數(shù)器6.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（1）異步二進制加法計數(shù)器

四位異步二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表與同步相同

※需需要4個觸發(fā)器實現(xiàn)※高位觸發(fā)器時鐘接到低位觸發(fā)器的輸出Q上（下降沿邊沿觸發(fā)器）※各觸發(fā)器接成計數(shù)器狀態(tài)，即觸發(fā)器6.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（1）異步二進制加法計數(shù)器

下降沿JK觸發(fā)器實現(xiàn)的電路

6.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（1）異步二進制加法計數(shù)器※集成異步四位二進制加法計數(shù)器芯片74LS13介紹引腳圖邏輯符號6.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（1）異步二進制加法計數(shù)器※集成異步四位二進制加法計數(shù)器芯片74LS13介紹功能表6.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（1）異步二進制加法計數(shù)器※集成異步四位二進制加法計數(shù)器芯片74LS13介紹異步清零端，同時接高電平時計數(shù)器清零，正常計數(shù)時，接低電平8進制計數(shù)器的時鐘輸入端，下降沿觸發(fā)2進制/16進制計數(shù)器時鐘輸入端，下降沿觸發(fā)

各端口功能說明：Q3、Q2、Q1、Q0計數(shù)器輸出端。若將CP0接外部時鐘，由Q0輸出，為2進制計數(shù)器；若將CP1接外部時鐘，由Q3Q2Q1輸出，為8進制計數(shù)器；若將CP0接外部時鐘，將CP1與Q0相接，由Q3Q2Q1Q0輸出，為16進制計數(shù)器。CP0CP16.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（2）異步二進制減法計數(shù)器

四位異步二進制減法法計數(shù)器的狀態(tài)轉(zhuǎn)換表與同步相同

※需需要4個觸發(fā)器實現(xiàn)※各觸發(fā)器接成計數(shù)器狀態(tài)，即觸發(fā)器※高位觸發(fā)器時鐘接到低位觸發(fā)器的輸出

上（下降沿邊沿觸發(fā)器）6.4寄存器及計數(shù)器6.4.2計數(shù)器2.異步二進制計數(shù)器6.4.2.1二進制計數(shù)器（2）異步二進制減法計數(shù)器

下降沿JK觸發(fā)器實現(xiàn)的電路

6.4寄存器及計數(shù)器6.4.2計數(shù)器6.4.2.2十進制計數(shù)器1.同步十進制計數(shù)器（1）同步十進制加法計數(shù)器8421BCD碼同步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表

※計數(shù)器模長M=10※需要4個觸發(fā)器實現(xiàn)※有效循環(huán)狀態(tài)為0000~1001，剩余1010~1111作為無關(guān)項※在末態(tài)1001進位輸出C=16.4寄存器及計數(shù)器6.4.2計數(shù)器6.4.2.2十進制計數(shù)器1.同步十進制計數(shù)器（1）同步十進制加法計數(shù)器

若由下降沿JK觸發(fā)器實現(xiàn)，根據(jù)同步時序邏輯電路的設(shè)計，可得到驅(qū)動方程為進位輸出為6.4寄存器及計數(shù)器6.4.2計數(shù)器6.4.2.2十進制計數(shù)器1.同步十進制計數(shù)器（1）同步十進制加法計數(shù)器

下降沿JK觸發(fā)器實現(xiàn)的電路

完整狀態(tài)轉(zhuǎn)換圖6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步十進制計數(shù)器（1）同步十進制加法計數(shù)器6.4.2.2十進制計數(shù)器能自啟動6.4寄存器及計數(shù)器6.4.2計數(shù)器1.同步十進制計數(shù)器（1）同步十進制加法計數(shù)器6.4.2.2十進制計數(shù)器時序圖6.4.2計數(shù)器1.同步十進制計數(shù)器（1）同步十進制加法計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器※集成同步十進制計數(shù)器芯片74LS160介紹：引腳圖、邏輯符號及功能表都與74LS161相同，只是進制不同而已邏輯符號引腳圖功能表6.4.2計數(shù)器1.同步十進制計數(shù)器（2）同步十進制減法計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器8421BCD碼同步十進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表

※計數(shù)器模長M=10※需要4個觸發(fā)器實現(xiàn)※有效循環(huán)狀態(tài)為1001~0000，剩余1010~1111作為無關(guān)項※在末態(tài)0000借位輸出C=16.4.2計數(shù)器1.同步十進制計數(shù)器（2）同步十進制減法計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器

若由下降沿JK觸發(fā)器實現(xiàn)，根據(jù)同步時序邏輯電路的設(shè)計，可得到驅(qū)動方程為（圖略）借位輸出為6.4.2計數(shù)器1.同步十進制計數(shù)器（3）同步十進制加/減法可逆計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器※集成同步十進制加/減二進制可逆計數(shù)器芯片74LS190（單時鐘）

、74LS192。74LS190的引腳圖、功能表與74LS191相同，為單脈沖控制的同步十進制可逆計數(shù)器。74LS192的管腳圖、功能表與74LS193相同，為雙脈沖控制的同步十進制可逆計數(shù)器。6.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（1）異步十進制加法計數(shù)器8421BCD碼異步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換表與同步相同

※需需要4個觸發(fā)器實現(xiàn)※由于狀態(tài)是由0000~1001，故在四位異步二進制加法計數(shù)器基礎(chǔ)上，進行修改6.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（1）異步十進制加法計數(shù)器

下降沿JK觸發(fā)器實現(xiàn)的電路

6.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（1）異步十進制加法計數(shù)器※常用集成異步十進制計數(shù)器芯片74LS90(2-5-10進制計數(shù)器）介紹：引腳圖邏輯符號6.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（1）異步十進制加法計數(shù)器※常用集成異步十進制計數(shù)器芯片74LS90(2-5-10進制計數(shù)器）介紹：功能表異步清零端，同時接高電平時計數(shù)器清零，正常計數(shù)時，接低電平時鐘輸入端，下降沿觸發(fā)異步置9端，同時接高電平時，計數(shù)器狀態(tài)為1001

各端口功能說明：Q3、Q2、Q1、Q0計數(shù)器輸出端。若將CP0接外部時鐘，由Q0輸出，為2進制計數(shù)器；若將CP1接外部時鐘，由Q3Q2Q1輸出，為異步5進制計數(shù)器；若將CP0接外部時鐘，將CP1與Q0相接，由Q3Q2Q1Q0輸出，為8421BCD碼十進制計數(shù)器。R91·R92CP0、CP16.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（1）異步十進制加法計數(shù)器※常用集成異步十進制計數(shù)器芯片74LS90(2-5-10進制計數(shù)器）介紹：6.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（2）異步十進制減法計數(shù)器8421BCD碼異步十進制減法計數(shù)器的狀態(tài)轉(zhuǎn)換表與同步相同

※需需要4個觸發(fā)器實現(xiàn)※由于狀態(tài)是由1001~0000，故也是在四位異步二進制減法計數(shù)器基礎(chǔ)上，進行修改6.4.2計數(shù)器2.異步十進制計數(shù)器6.4.2.2十進制計數(shù)器6.4寄存器及計數(shù)器（2）異步十進制減法計數(shù)器

下降沿JK觸發(fā)器實現(xiàn)的電路

6.4.2計數(shù)器6.4.2.3任意進制計數(shù)器的構(gòu)成6.4寄存器及計數(shù)器N（N=16或N=10）進制集成計數(shù)器M進制計數(shù)器（非16進制和非10進制）構(gòu)成②M>N：需要多片N進制集成計數(shù)器兩種情況：①M<N：需要一片N進制集成計數(shù)器多片集成計數(shù)器的連接方式異步：串行進位方式同步：并行進位方式6.4.2計數(shù)器6.4.2.3任意進制計數(shù)器的構(gòu)成6.4寄存器及計數(shù)器1.

N×N進制計數(shù)器的構(gòu)成（1）同步N×N進制計數(shù)器同步10×10進制計數(shù)器邏輯電路低四位高四位6.4.2計數(shù)器6.4.2.3任意進制計數(shù)器的構(gòu)成6.4寄存器及計數(shù)器1.

N×N進制計數(shù)器的構(gòu)成（2）異步N×N進制計數(shù)器異步16×16進制計數(shù)器邏輯電路低四位高四位6.4.2計數(shù)器6.4.2.3任意進制計數(shù)器的構(gòu)成6.4寄存器及計數(shù)器1.

N×N進制計數(shù)器的構(gòu)成（2）異步N×N進制計數(shù)器異步步10×10進制可逆計數(shù)器邏輯電路低四位高四位6.4.2計數(shù)器6.4.2.3任意進制計數(shù)器的構(gòu)成6.4寄存器及計數(shù)器2.任意進制計數(shù)器的構(gòu)成（1）反饋回零法

反饋回零法是利用集成計數(shù)器的清零端強迫計數(shù)器回零，控制計數(shù)器的模長，因此反饋回零法構(gòu)成的任意進制計數(shù)器的初態(tài)為零，末態(tài)是產(chǎn)生清零信號的狀態(tài)。注意集成計數(shù)器74LS161/160的清零為異步，故產(chǎn)生異步清零的狀態(tài)為暫態(tài)，不能算到計數(shù)器的模長中；而74LS163/162的清零為同步清零，產(chǎn)生清零的狀態(tài)要算到計數(shù)器的模長中?！纠坑?4LS160利用反饋回零法構(gòu)成的計數(shù)器電路如圖所示。試畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖，分析為多少進制計數(shù)器。解：清零端的邏輯式為計數(shù)器的初態(tài)為0000，末態(tài)為1001，且為暫態(tài)，其狀態(tài)轉(zhuǎn)換圖為為九進制計數(shù)器【例】由74LS160利用反饋回零法構(gòu)成的計數(shù)器電路如圖所示。試畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖，分析為多少進制計數(shù)器。解：時序圖100100000【例】根據(jù)反饋回零法利用與非門將74LS161接成13進制計數(shù)器，并畫出輸出端的狀態(tài)轉(zhuǎn)換圖和時序圖。解:狀態(tài)轉(zhuǎn)換圖實現(xiàn)的電路圖11010000【例】根據(jù)反饋回零法利用與非門將74LS161接成13進制計數(shù)器，并畫出輸出端的狀態(tài)轉(zhuǎn)換圖和時序圖。解:時序圖0【例】利用74LS161采用反饋回零法構(gòu)成100進制計數(shù)器。

解:先將兩片74LS161接成256進制計數(shù)器，再利用反饋回零法構(gòu)成100進制計數(shù)器。其次將100轉(zhuǎn)換成8位二進制數(shù)，即為末態(tài)，初態(tài)為0（100）10=（01100100）2實現(xiàn)的電路圖【例】利用74LS161采用反饋回零法構(gòu)成100進制計數(shù)器。

解:本例也可以用分解法構(gòu)成100進制計數(shù)器，如10×10實現(xiàn)的電路圖【例】利用74LS90構(gòu)成的電路如圖所示，試畫出狀態(tài)轉(zhuǎn)換圖，并分析構(gòu)成多少進制計數(shù)器解:本例是利用置零端（高電平有效）控制計數(shù)器的模長，故初態(tài)為0000，末態(tài)為0111，且為暫態(tài)，其狀態(tài)轉(zhuǎn)換圖為為七進制計數(shù)器6.4.2計數(shù)器6.4.2.3任意進制計數(shù)器的構(gòu)成6.4寄存器及計數(shù)器2.任意進制計數(shù)器的構(gòu)成（2）反饋預(yù)置數(shù)法

反饋預(yù)置數(shù)法是利用集成計數(shù)器的預(yù)置數(shù)端強迫計數(shù)器回到預(yù)置的狀態(tài)，以便控制計數(shù)器的模長，因此反饋預(yù)置數(shù)法構(gòu)成的任意進制計數(shù)器的初態(tài)為預(yù)置的狀態(tài)，末態(tài)是產(chǎn)生預(yù)置信號的狀態(tài)。注意（1）集成計數(shù)器74LS161/160的預(yù)置信號為同步，故產(chǎn)生預(yù)置信號的狀態(tài)要算到計數(shù)器的模長中。