11.1數(shù)字電路及其特點(diǎn)

11.2邏輯門電路

11.3邏輯代數(shù)的基本公式、定律和規(guī)則

11.4邏輯函數(shù)的化簡(jiǎn)

本章小結(jié)

習(xí)題11第11章邏輯代數(shù)基礎(chǔ)表11-1列出了數(shù)字電路和模擬電路的主要區(qū)別。11.1數(shù)字電路及其特點(diǎn)表11-1數(shù)字電路和模擬電路的主要區(qū)別11.2.1基本邏輯運(yùn)算

1．與運(yùn)算

圖11-1(a)表示一個(gè)簡(jiǎn)單的與邏輯電路，只有當(dāng)開(kāi)關(guān)A和B全部閉合時(shí)，燈泡Y才會(huì)亮，若有一個(gè)或兩個(gè)開(kāi)關(guān)斷開(kāi)，燈泡Y都不會(huì)亮。11.2邏輯門電路圖11-1與邏輯電路與符號(hào)若用二值邏輯0和1來(lái)表示，設(shè)A、B為1表示開(kāi)關(guān)閉合,為0表示開(kāi)關(guān)斷開(kāi)，Y為1表示燈亮，為0表示燈滅(把這一過(guò)程稱為狀態(tài)賦值)，則可得到與運(yùn)算的表達(dá)式

Y=A·B(11-1)

式中“·”表示與運(yùn)算，讀做與，也叫邏輯乘。

有時(shí)，為了更清晰、全面地描述事物的邏輯關(guān)系，常把條件和結(jié)果對(duì)應(yīng)關(guān)系的各種可能全部求出并列出表格，這種表格稱為真值表。圖11-1(a)所示與邏輯關(guān)系的真值表如表11-2所列。表11-2與邏輯關(guān)系的真值表

2．或運(yùn)算

圖11-2(a)表示一個(gè)簡(jiǎn)單的或邏輯電路，當(dāng)開(kāi)關(guān)A和B中至少有一個(gè)閉合時(shí)，燈泡Y就會(huì)亮。由此可以總結(jié)出另一種邏輯關(guān)系：“只有一件事情的幾個(gè)條件中有一個(gè)條件得到滿足，這件事就會(huì)發(fā)生”，這種關(guān)系稱為或邏輯。

在同上的狀態(tài)賦值條件下，或運(yùn)算的表達(dá)式和真值表分別如式(11-2)和表11-3所示。

Y=A+B(11-2)

式中，符號(hào)“+”表示A和B的或運(yùn)算，讀做或，也叫邏輯加。圖11-2(b)所示是或邏輯符號(hào)。圖11-2或邏輯電路與符號(hào)表11-3或邏輯關(guān)系的真值表

3．非運(yùn)算

圖11-3(a)表示一個(gè)簡(jiǎn)單的非邏輯電路，當(dāng)開(kāi)關(guān)A閉合時(shí)，燈泡Y不亮；只有當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)，燈泡Y才會(huì)亮。由此可以總結(jié)出第三種邏輯關(guān)系：“一件事情的發(fā)生是以其相反的條件為依據(jù)”，這種關(guān)系稱為非邏輯。非運(yùn)算的表達(dá)式和真值表分別如式(11-3)和表11-4所示。

(11-3)圖11-3非邏輯電路與符號(hào)表11-4非邏輯關(guān)系的真值表11.2.2復(fù)合邏輯運(yùn)算

與、或、非是邏輯代數(shù)中的三種基本運(yùn)算，由它們可以組成幾種常用的復(fù)合邏輯運(yùn)算，如與非運(yùn)算、或非運(yùn)算、異或運(yùn)算、同或運(yùn)算以及與或非運(yùn)算，其邏輯表達(dá)式、邏輯符號(hào)和真值表如表11-5和表11-6所示。表11-5幾種常見(jiàn)的復(fù)合運(yùn)算表11-6與或非運(yùn)算真值表11.2.3邏輯關(guān)系的表示方法

1．真值表

真值表也叫邏輯真值表，它是將輸入、輸出變量之間各種取值的邏輯關(guān)系經(jīng)過(guò)狀態(tài)賦值后所列成的表格。

在圖11-4所示的電燈控制電路中，若設(shè)開(kāi)關(guān)A、B接到S1用1表示、接到S0用0表示，電燈亮用1表示、不亮用0表示，可以得到反映開(kāi)關(guān)A、B和電燈Y狀態(tài)關(guān)系的真值表如表11-7所列。

圖11-4電燈控制電路表11-7電燈控制電路真值表

2．邏輯表達(dá)式

3．邏輯圖

邏輯圖是用邏輯符號(hào)表示邏輯關(guān)系的圖形表示方法。與表達(dá)式對(duì)應(yīng)的邏輯圖如圖11-5所示。邏輯圖的優(yōu)點(diǎn)是與器件有明顯的對(duì)應(yīng)關(guān)系，便于制成實(shí)際的電路，缺點(diǎn)是不能直接進(jìn)行運(yùn)算。圖11-5圖11-4的邏輯圖

4．波形圖

波形圖也叫時(shí)序圖，是用變量隨時(shí)間變化的波形來(lái)反映輸入、輸出間對(duì)應(yīng)關(guān)系的一種方法。

根據(jù)表11-7和給定的A、B波形對(duì)應(yīng)畫(huà)出Y的波形如圖

11-6所示。圖11-6圖11-4的波形圖

5．卡諾圖

1)最小項(xiàng)

2)標(biāo)準(zhǔn)與或表達(dá)式

例11-1

將函數(shù)表示成最小項(xiàng)之和表達(dá)式。

解

3)卡諾圖

畫(huà)卡諾圖時(shí)，根據(jù)函數(shù)中變量數(shù)目n，將圖形分成2n個(gè)方格，方格的編號(hào)和最小項(xiàng)的編號(hào)相同，由方格外的行變量和列變量的取值決定。圖11-7(a)、(b)、(c)分別是二變量、三變量、四變量的卡諾圖。圖11-7二、三、四變量卡諾圖

4)用卡諾圖表示邏輯函數(shù)

由于卡諾圖中的小方格同最小項(xiàng)或真值表中某一行是一一對(duì)應(yīng)的，因此根據(jù)邏輯函數(shù)最小項(xiàng)表達(dá)式畫(huà)卡諾圖時(shí)，式中有哪些最小項(xiàng)，就在相應(yīng)的方格中填1，而其余的方格填0(0也可以省略不填)。

例11-2

試畫(huà)出邏輯函數(shù)Y(A,B,C,D)=∑m(0,3,4,5,6,14,15)所對(duì)應(yīng)的卡諾圖。

解由題意可知，邏輯函數(shù)Y是一個(gè)四變量函數(shù)，這樣可以畫(huà)出一個(gè)四變量的卡諾圖；Y中包含的最小項(xiàng)有m0、m3、m4、m5、m6、m14、m15，則在卡諾圖相應(yīng)的小方格中填1，在剩余的小方格中填0?？ㄖZ圖如圖11-8所示。圖11-8例11-2圖

例11-3

畫(huà)出邏輯函數(shù)的卡諾圖。

解

Y式中已是最小項(xiàng),含有與項(xiàng)AB的最小項(xiàng)有2個(gè)：ABC和。故在m3、m5、m6、m7相應(yīng)的小方格內(nèi)填1，如圖11-9所示。

圖11-9例11-3圖11.2.4集成門電路簡(jiǎn)介

1．TTL與非門

四-二輸入與非門電路7400的管腳排列如圖11-10(a)所示。圖11-107400四-二輸入與非門

2．TTLOC門

圖11-11(a)是集電極開(kāi)路與非門，圖11-11(b)是其邏輯符號(hào)。圖11-11(c)給出的是兩個(gè)OC門線與連接起來(lái)的邏輯圖。其輸出Y為

圖11-11TTLOC門

3．TTL三態(tài)門(TSL門)

圖11-12(a)是三態(tài)門的內(nèi)部電路圖，圖11-12(b)是控制端高電平有效的邏輯符號(hào)，圖11-11(c)是控制端低電平有效的邏輯符號(hào)。

對(duì)于圖11-12(a)，當(dāng)C=1時(shí)，二極管VD截止，電路實(shí)現(xiàn)與非功能，即；當(dāng)C=0時(shí)，V2和V5截止，V3導(dǎo)通，V4截止，輸出端對(duì)地呈現(xiàn)高阻狀態(tài)。

4．MOS集成門電路圖11-12TTL三態(tài)門11.3.1基本公式

邏輯代數(shù)的基本公式有

A+0=A

A×1=A

A+1=1 A×0=0

A+A=A

A×A=A

A+=1 A×=011.3邏輯代數(shù)的基本公式、定律和規(guī)則11.3.2基本定律

邏輯代數(shù)中的基本定律是化簡(jiǎn)邏輯函數(shù)、分析和設(shè)計(jì)邏輯電路的基本工具。其基本定律如下：

(1)交換律：A+B=B+A，A×B=B×A。

(2)結(jié)合律：(A+B)+C=A+(B+C)，(A×B)C=A×(B×C)。

(3)重疊律：A+A+A+…=A,A×A×A×…=A。

(4)分配律：A+BC=(A+B)(A+C),A(B+C)=AB+AC。

(5)反演律：。

推廣:

(6)擴(kuò)展律:。

(7)吸收律：A+AB=A，A(A+B)=A。

(8)消因子律：。

(9)添加律：。11.3.3基本規(guī)則

1.代入規(guī)則

在一個(gè)邏輯等式中，將等式兩邊的某一個(gè)變量用一個(gè)邏輯函數(shù)來(lái)代替，等式仍然成立，這一規(guī)則稱為代入規(guī)則。

如在中，用AC取代A代入到等式兩邊

用反演律，代入上式左右兩邊

2.反演規(guī)則

已知一個(gè)邏輯函數(shù)Y，要求它的反函數(shù)時(shí)，只要將原函數(shù)的原變量變?yōu)榉醋兞?，反變量變?yōu)樵兞?與變?yōu)榛?，或變?yōu)榕c,1變?yōu)?，0變?yōu)?,就得到。這就是反演規(guī)則。運(yùn)用反演規(guī)則時(shí)，要注意兩點(diǎn)：不能破壞原式的運(yùn)算順序，有公共非號(hào)的項(xiàng)可看作一個(gè)整體(或看作一個(gè)變量)。

例11-4

求

的反函數(shù)。

解

3.對(duì)偶規(guī)則

已知一個(gè)函數(shù)Y，將它的與變?yōu)榛?，或變?yōu)榕c，0變?yōu)?，1變?yōu)?而得到一個(gè)新函數(shù)Y′，新函數(shù)Y′稱為函數(shù)Y的對(duì)偶函數(shù)。一般，當(dāng)某個(gè)邏輯恒等式成立時(shí)，其對(duì)偶式也成立。11.4.1邏輯函數(shù)的公式化簡(jiǎn)法

1.并項(xiàng)法

利用，將兩項(xiàng)合并成一項(xiàng)，并消去一個(gè)變量。例如：

11.4邏輯函數(shù)的化簡(jiǎn)

2.吸收法

利用吸收律A+AB=A，消去多余因子。例如：

Z=B+ABD=B

Z=AB+ABCD=AB

3.消因子法

利用消因子律，消去多余因子。例如:

4.消項(xiàng)法

利用添加律，消去多余項(xiàng)。例如:

5.配項(xiàng)法

利用互補(bǔ)律、重疊律和基本公式，給某些邏輯函數(shù)配上適當(dāng)?shù)捻?xiàng)，進(jìn)而消去原來(lái)函數(shù)中更多的項(xiàng)和變量。例如，

11.4.2邏輯函數(shù)的卡諾圖化簡(jiǎn)法

1.卡諾圖化簡(jiǎn)邏輯函數(shù)的理論依據(jù)

由于卡諾圖中幾何位置相鄰的最小項(xiàng)符合邏輯相鄰的原則，而邏輯函數(shù)化簡(jiǎn)的實(shí)質(zhì)就是合并邏輯相鄰的最小項(xiàng)，因此，直接在卡諾圖中合并幾何相鄰的最小項(xiàng)即可。合并的具體方法是將所有幾何相鄰的最小項(xiàng)圈在一起進(jìn)行合并。

圖11-13、圖11-14、圖11-15中分別畫(huà)出了2個(gè)最小項(xiàng)、4個(gè)最小項(xiàng)、8個(gè)最小項(xiàng)合并成一項(xiàng)的情況。圖11-132個(gè)最小項(xiàng)的合并圖11-144個(gè)最小項(xiàng)的合并圖11-158個(gè)最小項(xiàng)的合并

2.卡諾圖化簡(jiǎn)邏輯函數(shù)的一般步驟

3.圈“1格”的注意事項(xiàng)

例11-5

利用卡諾圖化簡(jiǎn)函數(shù)

Y=∑m(1，4，5，6,8，12，13，15)

解

(1)畫(huà)出Y的卡諾圖，如圖11-16所示。

(2)合并“1格”。圖中畫(huà)出了1個(gè)“4格組”的圈和4個(gè)“2格組”的圈，但這種方案是錯(cuò)誤的，因?yàn)椤?格組”圈中所有“1格”都被圈過(guò)兩次。正確方案是只保留圖中4個(gè)“2格組”的圈。

(3)寫(xiě)出最簡(jiǎn)與或表達(dá)式

圖11-16例11-5的卡諾圖

例11-6

利用卡諾圖化簡(jiǎn)函數(shù)

解

(1)畫(huà)出Y的卡諾圖，如圖11-17所示。

(2)合并“1格”。注意4個(gè)角的“1格”應(yīng)圈在一起進(jìn)行合并。

(3)寫(xiě)出最簡(jiǎn)與或表達(dá)式

圖11-17例11-6的卡諾圖

4.具有約束的邏輯函數(shù)的化簡(jiǎn)

例11-7

用卡諾圖法將下列具有約束的邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或式。

其中

Y2(A,B,C,D)=∑m(2，3，4，7，12，13，14)

+∑d(5，6，8，9，10，11)

解畫(huà)出Y1和Y2的卡諾圖，如圖11-18所示。

可得圖11-18例11-7的卡諾圖

(1)數(shù)字電路研究的主要問(wèn)題是輸入變量與輸出函數(shù)之間的邏輯關(guān)系，它的工作信號(hào)在時(shí)間和數(shù)值上是離散的，用0或1表示。

(2)二進(jìn)制是數(shù)字電路的基本計(jì)數(shù)體制；十六進(jìn)制有16個(gè)數(shù)字符號(hào)，四位二進(jìn)制可表示一位十六進(jìn)制。常用的碼制是8421BCD碼。本章小結(jié)

(3)邏輯代數(shù)有三種基本的邏輯運(yùn)算關(guān)系——與、或、非，由它們可組合或演變成幾種復(fù)合邏輯運(yùn)算——與非、或非、異或、同或和與或非等。

(4)邏輯函數(shù)有五種常用的表示方法——真值表、邏輯表達(dá)式、邏輯圖、波形圖和卡諾圖。它們雖然各具特點(diǎn)，但都能表示輸出函數(shù)與輸入變量之間的取值對(duì)應(yīng)關(guān)系。五種表示方法可以相互轉(zhuǎn)換，其轉(zhuǎn)換方法是分析和設(shè)計(jì)數(shù)字電路的必要工具，在實(shí)際中可根據(jù)需要選用。

(5)邏輯函數(shù)的化簡(jiǎn)是分析、設(shè)計(jì)數(shù)字電路的重要環(huán)節(jié)。實(shí)現(xiàn)同樣的功能，電路越簡(jiǎn)單，成本越低，且工作越可靠?；?jiǎn)邏輯函數(shù)有兩種方法，公式法和卡諾圖法各有所長(zhǎng)，又各有不足，應(yīng)熟練掌握。

(6)在實(shí)際邏輯問(wèn)題中，輸入變量之間常存在一定的制約關(guān)系，稱為約束。把表明約束關(guān)系的等式稱為約束條件。在邏輯函數(shù)的化簡(jiǎn)中，充分利用約束條件可使邏輯表達(dá)式更加簡(jiǎn)化。

1.完成下列數(shù)制轉(zhuǎn)換

(1)(1011)2=()10=()8=()16

(2)(110111101.10101)2=()8=()16

(3)(548.75)10=()8=()16

(4)(100)10=()8=()16

(5)(5C3A)16=()2=()8

(6)(45)16=()2=()8

習(xí)題11

2.完成下列數(shù)碼之間的轉(zhuǎn)換

(1)(10010010110)8421BCD碼=()余3碼

(2)(110010100011)余3碼=()8421BCD碼

(3)(01100111.0110)8421BCD碼=()10

(4)(10100101.1001)余3碼=()10

3.分別畫(huà)出圖11-19(a)所示各邏輯門的輸出波形，輸入波形如圖11-19(b)所示。圖11-19計(jì)算題3圖

4.已知邏輯函數(shù)Y的真值表如表11-8所示。試寫(xiě)出其邏輯表達(dá)式。表11-8習(xí)題4邏輯函數(shù)Y的真值表

5.已知邏輯函數(shù)。試列出其真值表，并畫(huà)出其邏輯電路圖。

6.用真值表證明下列等式：

(1)

(2)

(3)

7.用公式法化簡(jiǎn)下列函數(shù)：

(1)

(2)

(3)

(4)