計算機組成原理計算機學院輸入輸出系統(tǒng)88.1概述8.2I/O接口和I/O端口8.3程序直接控制方式8.4程序中斷方式8.5DMA方式8.6通道控制方式和外圍處理機方式主要學習目標（1）掌握I/O設(shè)備的編址及I/O接口的功能與分類；（2）熟練掌握程序查詢、程序中斷和DMA方式的工作原理；（3）理解通道控制和外圍處理機方式；重點/難點：I/O設(shè)備與主機信息傳送的控制方式。8.1概述無I/O階段早期階段接口模塊階段DMA階段具有通道結(jié)構(gòu)階段具有I/O處理機階段發(fā)展歷程I/O系統(tǒng)組成I/O軟件：與用戶交互；與主機協(xié)調(diào)工作

I/O硬件：接口模塊（主機與I/O設(shè)備的中間連接部件），計算機總線，I/O設(shè)備I/O指令：操作碼命令碼設(shè)備碼I/O系統(tǒng)的基本功能控制和定時、CPU通信、設(shè)備通信、數(shù)據(jù)緩沖及檢錯8.1概述I/O控制方式I/O控制方式主要由軟件實現(xiàn)程序查詢方式程序中斷方式主要由硬件實現(xiàn)DMA方式通道方式PPU方式主要掌握前3種程序查詢方式、程序中斷方式：適用于慢速外設(shè)與CPU交換數(shù)據(jù)；DMA方式、通道方式和PPU方式：適用于高速外設(shè)與CPU交換數(shù)據(jù)。目前，單片機和微型機中多采用：程序中斷方式和DMA方式。

大中型計算機中多采用：通道方式和PPU(外圍處理機)方式。概述發(fā)展概況I/O系統(tǒng)的組成I/O控制方式獨立自治I/O軟件：I/O指令、通道指令及操作系統(tǒng)I/O硬件：接口模塊、計算機總線和I/O設(shè)備程序查詢方式、程序中斷方式、直接存儲器存取方式（DMA）、通道控制方式和外圍處理機方式8.1概述輸入輸出系統(tǒng)88.1概述8.2I/O接口和I/O端口8.3程序直接控制方式8.4程序中斷方式8.5DMA方式8.6通道控制方式和外圍處理機方式8.2I/O接口和I/O端口I/O接口(Interface)和I/O端口(Port)的概念I(lǐng)/O接口：通常指主機與I/O設(shè)備之間設(shè)置的一個硬件電路及其相應(yīng)的軟件控制。由若干個端口加上控制邏輯組成。也稱I/O控制器(設(shè)備控制器)。I/O端口：指接口電路中的一些寄存器，分別用來存放數(shù)據(jù)信息、控制信息和狀態(tài)信息，被稱為數(shù)據(jù)端口、控制端口和狀態(tài)端口。I/O接口的功能進行地址譯碼和設(shè)備選擇實現(xiàn)主機和外設(shè)之間的通信聯(lián)絡(luò)控制完成信息格式和電平的轉(zhuǎn)換實現(xiàn)數(shù)據(jù)傳送與緩沖傳遞控制命令和狀態(tài)信息8.2I/O接口和I/O端口接口的類型按數(shù)據(jù)傳送方式：串行接口、并行接口按主機訪問方式：程序查詢式接口、程序中斷接口、DMA接口等按順序控制方式：同步接口、異步接口按功能選擇靈活性：可編程接口、不可編程接口按數(shù)據(jù)傳送方式：程序型接口、DMA型接口按通用性：通用接口、專用接口按輸入輸出信號：數(shù)字接口、模擬接口按應(yīng)用方式：運動輔助接口、用戶交互接口、傳感器接口和控制接口8.2I/O接口和I/O端口I/O接口的基本結(jié)構(gòu)數(shù)據(jù)線命令線狀態(tài)線CPU地址線命令寄存器和命令譯碼器設(shè)備選擇電路設(shè)備狀態(tài)標記數(shù)據(jù)緩沖寄存器DR控制邏輯電路I/O接口外部設(shè)備數(shù)據(jù)線命令狀態(tài)8.2I/O接口和I/O端口I/O端口的概念I(lǐng)/O接口I/O控制邏輯I/O端口數(shù)據(jù)端口CPU可讀可寫狀態(tài)端口CPU只讀命令端口CPU只寫8.2I/O接口和I/O端口I/O端口的編址方式對比項目統(tǒng)一編址（存儲器映射方式）獨立編址（I/O映射方式）定義把I/O地址看作是主存地址的一部分I/O地址和主存地址是分開的指令取數(shù)、存數(shù)等統(tǒng)一的訪存指令專門的I/O指令區(qū)分I/O設(shè)備和存儲器不同的地址碼不同的指令優(yōu)點不需要專門的I/O指令；訪問操作靈活方便；可使端口有較大編址空間程序編制清晰，便于理解；不影響主存容量缺點占用了主存地址，影響主存容量；執(zhí)行速度較慢I/O指令較少，增加了控制的復(fù)雜性8.2I/O接口和I/O端口I/O接口和I/O端口I/O接口和I/O端口的概念I(lǐng)/O接口的功能I/O接口的類型接口：硬件電路及相應(yīng)的軟件控制端口：接口電路中的寄存器地址譯碼，通信聯(lián)絡(luò)，格式和電平轉(zhuǎn)換，數(shù)據(jù)傳送與緩沖，傳遞控制命令和狀態(tài)信息八種分類方式I/O接口的基本結(jié)構(gòu)數(shù)據(jù)緩沖寄存器，命令寄存器，狀態(tài)寄存器，I/O控制邏輯電路，設(shè)備選擇電路I/O端口的編址方式獨立編址：I/O映射方式統(tǒng)一編址：存儲器映射方式如何區(qū)分I/O設(shè)備和存儲器，優(yōu)缺點輸入輸出系統(tǒng)88.1概述8.2I/O接口和I/O端口8.3程序直接控制方式8.4程序中斷方式8.5DMA方式8.6通道控制方式和外圍處理機方式8.3程序直接控制方式主要特點CPU直接通過I/O接口進行操作訪問，主機與外設(shè)交換信息的每一過程都在程序中表示出來。具體分為兩種方式。立即程序傳送方式局限性很大，只有在無須了解外設(shè)的實時狀態(tài)時才能有效工作8.3程序直接控制方式程序查詢方式CPU和I/O串行工作踏步等待早期計算機中(分散連接)使用。數(shù)據(jù)在CPU和外設(shè)之間的傳送完全靠計算機程序控制優(yōu)點：CPU的操作和外設(shè)的操作能夠同步，硬件結(jié)構(gòu)較簡單問題：外設(shè)動作很慢，程序進入查詢循環(huán)時將白白浪費掉CPU很多時間。CPU此時只能等待，不能處理其他業(yè)務(wù)。即使CPU采用定期地由主程序轉(zhuǎn)向查詢設(shè)備狀態(tài)的子程序進行掃描輪詢的辦法，CPU寶貴資源的浪費也是可觀的適用于對主機速度要求不高，外設(shè)數(shù)量不多的場合。如單片機預(yù)置傳輸參數(shù)啟動I/O設(shè)備

準備就緒？

傳輸一次數(shù)據(jù)修改傳輸參數(shù)完成？

現(xiàn)行程序現(xiàn)行程序保護寄存器內(nèi)容設(shè)置計數(shù)值設(shè)置主存緩存區(qū)首址CPU讀I/O設(shè)備狀態(tài)

修改主存地址修改計數(shù)值NYNY程序直接控制方式立即程序傳送程序查詢方式無需了解外設(shè)實時狀態(tài)串行工作，踏步等待CPU全程參與數(shù)據(jù)傳送8.3程序直接控制方式輸入輸出系統(tǒng)88.1概述8.2I/O接口和I/O端口8.3程序直接控制方式8.4程序中斷方式8.5DMA方式8.6通道控制方式和外圍處理機方式8.4程序中斷方式I/O設(shè)備“主動”通知CPUI/O工作CPU不查詢CPU暫?，F(xiàn)行程序自身準備與主機交換信息CPU和I/O部分的并行工作

啟動I/O設(shè)備現(xiàn)行程序

……中斷服務(wù)程序KK+1…沒有踏步等待現(xiàn)象中斷現(xiàn)行程序8.4程序中斷方式CPU向I/O發(fā)讀指令CPU讀I/O狀態(tài)CPU運行其他進程I/O設(shè)備工作準備就緒從CPU向主存寫入一個字從I/O接口中讀一個字到CPU中斷請求出錯YN此階段并行未錯檢查狀態(tài)完成？

外設(shè)被啟動8.4程序中斷方式中斷的特點實質(zhì)是一種程序切換過程。系統(tǒng)擴展性較好，通常適合中、低速的I/O操作中斷的應(yīng)用實現(xiàn)CPU與I/O設(shè)備的并行工作處理硬件故障和軟件錯誤實現(xiàn)人機交互，用戶干預(yù)機器實現(xiàn)多道程序、分時操作實現(xiàn)用戶程序和操作系統(tǒng)的切換多處理器系統(tǒng)中各處理器之間的信息交流和任務(wù)切換8.4程序中斷方式關(guān)鍵概念中斷源：能向CPU提出中斷請求的各種因素的統(tǒng)稱中斷號：中斷類型號，即中斷的編號中斷向量：中斷服務(wù)程序的入口地址中斷向量表：存放中斷向量的一個邏輯表向量地址：訪問中斷向量表的地址碼，也稱中斷指針，即中斷服務(wù)程序入口地址的地址中斷隱指令：硬件自動完成的一系列操作中斷服務(wù)程序：用于處理中斷事件的程序8.4程序中斷方式中斷的分類軟中斷和硬中斷：根據(jù)軟件或硬件內(nèi)中斷和外中斷：根據(jù)CPU內(nèi)外而劃分意外中斷和計劃中斷：隨機產(chǎn)生和程序自中斷向量中斷和非向量中斷：根據(jù)中斷事件能否直接提供中斷服務(wù)程序的入口地址單重中斷和多重中斷：根據(jù)執(zhí)行中斷服務(wù)程序過程中能否被再次打斷（中斷嵌套）非屏蔽中斷和可屏蔽中斷：根據(jù)是否支持屏蔽技術(shù)8.4程序中斷方式中斷屏蔽技術(shù)保護系統(tǒng)的一致性和正確性；引入“屏蔽字”動態(tài)調(diào)整中斷的服務(wù)順序中斷屏蔽寄存器(InterruptMarkRegister，IMR)：存放屏蔽字的寄存器屏蔽字：0中斷開放，1中斷屏蔽中斷響應(yīng)優(yōu)先級：即CPU響應(yīng)各中斷源請求的優(yōu)先次序中斷處理優(yōu)先級：指CPU實際對各中斷源請求的處理優(yōu)先次序8.4程序中斷方式屏蔽技術(shù)的應(yīng)用【例8.1】設(shè)某機有4個中斷源1、2、3、4，其硬件排隊優(yōu)先次序按1→2→3→4的順序排列，各中斷源的服務(wù)程序中所對應(yīng)的屏蔽字如表8-2所示。(1)給出這4個中斷源的中斷處理次序。(2)若4個中斷源同時有中斷請求，每個中斷服務(wù)程序的執(zhí)行時間均為2個t，畫出CPU執(zhí)行程序的軌跡。中斷源屏蔽字1234111012010031111401018.4程序中斷方式屏蔽技術(shù)的應(yīng)用解：(1)根據(jù)表8-2，4個中斷源的處理次序是按3→1→4→2的順序，即中斷處理優(yōu)先級。(2)硬件排隊優(yōu)先次序即中斷響應(yīng)優(yōu)先級。0t1t2t3t4t5t6t7t8t9服務(wù)程序T時間21341、2、3、4同時發(fā)出中斷請求現(xiàn)行程序8.4程序中斷方式屏蔽技術(shù)的應(yīng)用【例8.2】設(shè)某機有5個中斷源L0、L1、L2、L3、L4，中斷響應(yīng)優(yōu)先級為L0→L1→L2→L3→L4，現(xiàn)要求中斷處理優(yōu)先級改為L1→L4→L2→L0→L3。(1)請以表格形式寫出各中斷源的屏蔽字。(2)若5個中斷源同時有中斷請求，每個中斷服務(wù)程序的執(zhí)行時間均為20ns，畫出CPU執(zhí)行程序的軌跡。解：(1)中斷處理優(yōu)先級為L1→L4→L2→L0→L3，各中斷源的屏蔽字如表8-3所示。中斷源屏蔽字L0L1L2L3L4L010010L111111L210110L300010L4101118.4程序中斷方式屏蔽技術(shù)的應(yīng)用【例8.2】設(shè)某機有5個中斷源L0、L1、L2、L3、L4，中斷響應(yīng)優(yōu)先級為L0→L1→L2→L3→L4，現(xiàn)要求中斷處理優(yōu)先級改為L1→L4→L2→L0→L3。(1)請以表格形式寫出各中斷源的屏蔽字。(2)若5個中斷源同時有中斷請求，每個中斷服務(wù)程序的執(zhí)行時間均為20ns，畫出CPU執(zhí)行程序的軌跡。解：(2)根據(jù)中斷響應(yīng)優(yōu)先級和中斷處理優(yōu)先級，得軌跡圖如下。0102030405060708090100110服務(wù)程序T/nsL2L1L3L4L0、L1、L2、L3、L4同時發(fā)出中斷請求L0現(xiàn)行程序8.4程序中斷方式屏蔽技術(shù)的應(yīng)用【例8.3】設(shè)某機有4個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A>B>C>D現(xiàn)要求將中斷處理次序改為D>A>C>B。(1)請以表格形式寫出各中斷源的屏蔽字。(2)設(shè)每個中斷服務(wù)程序的執(zhí)行時間均為20ns，按圖8-10所示的時間軸給出4個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。解：(1)中斷處理優(yōu)先級為D>A>C>B，各中斷源的屏蔽字如表8-4所示。中斷源屏蔽字ABCDA1110B0100C0110D11118.4程序中斷方式屏蔽技術(shù)的應(yīng)用【例8.3】設(shè)某機有4個中斷源A、B、C、D，其硬件排隊優(yōu)先次序為A>B>C>D現(xiàn)要求將中斷處理次序改為D>A>C>B。(1)請以表格形式寫出各中斷源的屏蔽字。(2)設(shè)每個中斷服務(wù)程序的執(zhí)行時間均為20ns，按圖8-10所示的時間軸給出4個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。解：(2)根據(jù)中斷響應(yīng)優(yōu)先級和中斷處理優(yōu)先級，得軌跡圖如下。102030405060708090服務(wù)程序T/nsCDBA現(xiàn)行程序5BDAC8.4程序中斷方式中斷處理過程（共5個步驟）中斷請求：中斷請示標記觸發(fā)器（INTR）為1表示有請求，并且未被屏蔽中斷判優(yōu)：判斷哪個中斷需要先處理，以及是否有中斷嵌套?？煞譃檐浖抨牶陀布抨牐渲杏布抨牽杉毞譃殒準脚抨犉骱图惺脚抨犉髦袛囗憫?yīng)：需滿足以下條件和時間條件時間中斷允許觸發(fā)器EINT=1用開中斷指令將EINT置“1”置位用關(guān)中斷指令將EINT置“0”或硬件自動復(fù)位當完成觸發(fā)器D=

1（隨機）且中斷屏蔽觸發(fā)器MASK=0

時在每條指令執(zhí)行階段結(jié)束前CPU發(fā)中斷查詢信號（將INTR置“1”）8.4程序中斷方式中斷處理過程（共5個步驟）中斷服務(wù)：單重中斷多重中斷中斷返回：中斷返回指令8.4程序中斷方式程序中斷設(shè)備接口的組成設(shè)備選擇器中斷控制邏輯和工作狀態(tài)邏輯：

完成觸發(fā)器DONE

忙(工作)觸發(fā)器BUSY中斷排隊和設(shè)備碼回送邏輯數(shù)據(jù)緩沖寄存器程序中斷方式中斷的特點及應(yīng)用關(guān)鍵概念中斷的分類中斷處理過程程序中斷設(shè)備接口的組成軟中斷和硬中斷，內(nèi)中斷和外中斷，意外中斷和計劃中斷，向量中斷和非向量中斷，單重中斷和多重中斷，非屏蔽中斷和可屏蔽中斷斷點，中斷源，中斷號，中斷向量，中斷向量表，向量地址，中斷隱指令，中斷服務(wù)程序I/O設(shè)備“主動”通知CPU，CPU和I/O部分的并行工作中斷屏蔽技術(shù)中斷響應(yīng)優(yōu)先級中斷處理優(yōu)先級屏蔽技術(shù)的應(yīng)用中斷請求，中斷判優(yōu)，中斷響應(yīng)，中斷服務(wù)，中斷返回設(shè)備選擇器，中斷控制邏輯和工作狀態(tài)邏輯，中斷排隊和設(shè)備碼回送邏輯，數(shù)據(jù)緩沖寄存器8.4程序中斷方式輸入輸出系統(tǒng)88.1概述8.2I/O接口和I/O端口8.3程序直接控制方式8.4程序中斷方式8.5DMA方式8.6通道控制方式和外圍處理機方式8.5DMA方式DMA的特點在外設(shè)與主存之間開辟了一條“直接數(shù)據(jù)通道”，信息傳送分為預(yù)處理、數(shù)據(jù)傳送、后處理三階段，DMA控制器專門負責數(shù)據(jù)傳送，而預(yù)處理和后處理由程序或中斷方式控制速度快，適用于高速設(shè)備大批量數(shù)據(jù)的傳送，硬件開銷大8.5DMA方式DMA與程序中斷方式的比較對比項目DMA方式程序中斷方式數(shù)據(jù)傳送硬件控制CPU只需進行預(yù)處理和后處理程序控制程序的切換→保護和恢復(fù)現(xiàn)場中斷請求后處理傳送數(shù)據(jù)響應(yīng)每個機器周期結(jié)束均可，總線空閑時即可響應(yīng)DMA請求指令執(zhí)行周期結(jié)束后響應(yīng)中斷場景DMA控制器控制，高速設(shè)備CPU控制，低速設(shè)備優(yōu)先級優(yōu)先級高于中斷優(yōu)先級低于DMA異常處理僅傳送數(shù)據(jù)能處理異常事件8.5DMA方式程序查詢、程序中斷和DMA方式的綜合性能比較7個維度程序查詢方式程序中斷方式DMA方式數(shù)據(jù)傳送依賴軟/硬件軟件軟件，少許硬件硬件傳送數(shù)據(jù)的基本單位字或字節(jié)字或字節(jié)數(shù)據(jù)塊并行性串行工作CPU與I/O設(shè)備并行，程序與I/O傳送串行CPU與I/O設(shè)備并行，程序與I/O傳送并行CPU主動性主動被動被動傳輸速度慢慢快經(jīng)濟性最簡單，經(jīng)濟稍復(fù)雜一些，較經(jīng)濟最復(fù)雜，成本最高應(yīng)用對象中、低速實時處理過程中、低速設(shè)備的I/O交換高速設(shè)備的I/O交換注：程序中斷方式雖然CPU運行效率比程序查詢高，但傳輸速度卻比程序查詢慢。8.5DMA方式DMA的訪存控制方式（3種）CPU暫停訪問主存：控制簡單CPU處于不工作狀態(tài)或保持狀態(tài)未充分發(fā)揮CPU對主存的利用率主存工作時間CPU不執(zhí)行程序DMA不工作DMA不工作DMA工作CPU控制并使用主存DMA控制并使用主存t8.5DMA方式DMA的訪存控制方式（3種）周期竊?。ㄖ芷谂灿茫篋MA訪問主存有三種可能

CPU此時不訪存(不沖突)

CPU正在訪存(存取周期結(jié)束讓出)

CPU與DMA同時請求訪存此時CPU將總線控制權(quán)讓給DMA(I/O訪存優(yōu)先)主存工作時間CPU控制并使用主存DMA控制并使用主存tCPU可利用數(shù)據(jù)準備的間隙完成訪存操作，使主存儲器和總線的利用率更高需要

申請、建立和歸還總線的使用權(quán)適用于I/O設(shè)備讀寫周期大于內(nèi)存存儲周期的情況8.5DMA方式DMA的訪存控制方式（3種）DMA與CPU交替訪問：需滿足以下條件和時間主存工作時間DMA控制并使用主存CPU控制并使用主存tCPU工作周期C1專供DMA訪存C2專供CPU訪存所有指令執(zhí)行過程中的一個基準時間不需要申請、建立和歸還總線的使用權(quán)“透明的DMA”適用于CPU工作周期比主存存取周期長的情況8.5DMA方式DMA接口的功能向CPU申請DMA傳送處理總線控制權(quán)的轉(zhuǎn)交管理系統(tǒng)總線、控制數(shù)據(jù)傳送確定數(shù)據(jù)傳送的首地址和長度，修正傳送過程中的數(shù)據(jù)地址和長度DMA傳送結(jié)束時，給出操作完成信號8.5DMA方式DMA接口的組成主存地址寄存器AR字計數(shù)器WC設(shè)備地址寄存器DAR數(shù)據(jù)緩沖寄存器BRDMA控制邏輯中斷機構(gòu)DMA接口主存CPUDMA控制邏輯

中斷機構(gòu)設(shè)備HLDA響應(yīng)信號ARWCDARHRQ請求信號中斷請求數(shù)據(jù)線地址線+1+1溢出信號DREQ申請DACK應(yīng)答B(yǎng)R數(shù)據(jù)緩沖寄存器設(shè)備地址寄存器主存地址寄存器字計數(shù)器①②③④⑤⑥⑦8.5DMA方式DMA的工作過程（3階段）預(yù)處理：主存起始地址設(shè)備地址

傳輸數(shù)據(jù)個數(shù)啟動設(shè)備DMADMADMA數(shù)據(jù)傳輸：CPU繼續(xù)執(zhí)行主程序DMA完成一批數(shù)據(jù)傳輸后處理：中斷服務(wù)程序做DMA結(jié)束處理繼續(xù)執(zhí)行主程序CPU允許傳輸？主存地址送總線數(shù)據(jù)送I/O設(shè)備（或主存）修改主存地址修改字計數(shù)器數(shù)據(jù)塊傳輸結(jié)束？向CPU申請程序中斷DMA請求NNYY(a)DMA傳輸過程(b)數(shù)據(jù)傳輸階段的細化DMA8.5DMA方式DMA接口的連接方式具有公共請求線的DMADMA接口1DMA接口2DMA接口nCPU…主存DMA響應(yīng)I/O總線數(shù)據(jù)線地址線DMA請求優(yōu)缺點可模擬6.3.1中的鏈式查詢方式。8.5DMA方式DMA接口的連接方式獨立的DMA優(yōu)缺點可模擬6.3.1中的獨立請求方式。DMA接口1DMA接口2DMA接口3CPU主存DMA響應(yīng)1DMA請求1DMA響應(yīng)2DMA請求2DMA響應(yīng)3DMA請求3I/O總線數(shù)據(jù)線地址線8.5DMA方式DMA接口的類型選擇型DMA接口在物理上連接多個設(shè)備，在邏輯上只允許連接一個設(shè)備設(shè)備地址寄存器控制狀態(tài)寄存器數(shù)據(jù)緩沖寄存器主存地址寄存器時序電路字計數(shù)器DMA接口CPU主存設(shè)備1設(shè)備2設(shè)備n選擇線...系統(tǒng)總線適用于數(shù)據(jù)傳輸率很高的設(shè)備8.5DMA方式DMA接口的類型多路型DMA接口在物理上連接多個設(shè)備，在邏輯上允許連接多個設(shè)備同時工作設(shè)備設(shè)備設(shè)備DMA接口CPU主存…獨立請求式設(shè)備設(shè)備設(shè)備DMA接口CPU主存…鏈式……適用于同時為多個數(shù)據(jù)傳輸率不太高的設(shè)備8.5DMA方式多路型DMA接口的工作原理T4T6T7T2為磁盤服務(wù)T5T8T3為磁帶服務(wù)為打印機服務(wù)T15

s

DMA請求打印機tDMA請求DMA請求DMA請求45

s

磁帶tDMA請求DMA請求DMA請求DMA請求30

s

磁盤tDMA方式DMA的特點及比較DMA的訪存控制方式DMA接口的功能和組成DMA的工作過程DMA接口的連接方式及類型直接數(shù)據(jù)通道；速度快，適用高速設(shè)備大批量數(shù)據(jù)傳送，硬件開銷大與程序中斷方式、以及程序查詢的綜合性能比較CPU暫停訪問主存周期竊取(周期挪用)DMA與CPU交替訪問功能：申請傳送，控制權(quán)轉(zhuǎn)交，管理和控制，確定并修正傳送地址和長度，給出操作完成信號組成：主存地址寄存器，字計數(shù)器，設(shè)備地址寄存器，數(shù)據(jù)緩寄存器，DMA控制邏輯，中斷機構(gòu)3階段：預(yù)處理，數(shù)據(jù)傳送，后處理連接方式：具有公共請求線的DMA，獨立的DMA優(yōu)缺點模擬6.3.1總線判優(yōu)類型：選擇型，多路型8.5DMA方式輸入輸出系統(tǒng)88.1概述8.2I/O接口和I/O端口8.3程序直接控制方式8.4程序中斷方式8.5DMA方式8.6通道控制方式和外圍處理機方式8.6通道控制方式和外圍處理機方式通道方式DMA方式使CPU效率顯著提高，但仍在硬件成本、控制復(fù)雜性和CPU負擔方面受到局限。通道的出現(xiàn)，CPU將部分權(quán)力下放給通道，則進一步提高了CPU的效率，這種提高CPU效率的辦法也是以花費更多硬件為代價的通道是一個具有特殊功能的處理器，某些應(yīng)用中稱為輸入輸出處理器(IOP)，可實現(xiàn)對外設(shè)的統(tǒng)一管理，以及外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送外圍處理機方式外圍處理機(PPU)方式是通道方式的進一步發(fā)展。由于PPU基本上獨立于主機工作，它的結(jié)構(gòu)更接近一般處理機，甚至就是微/小型計算機在一些系統(tǒng)中，設(shè)置了多臺PPU，分別承擔I/O控制、通信、維護診斷等任務(wù)。從某種意義上說，這種系統(tǒng)已變成分布式的多機系統(tǒng)8.6通道控制方式和外圍處理機方式通道的連接方式主機——通道——設(shè)備控制器——I/O設(shè)備CPU主存通道通道設(shè)備控制器設(shè)備控制器設(shè)備控制器設(shè)備控制器I/O設(shè)備I/O設(shè)備I/O設(shè)備I/O設(shè)備主機8.6通道控制方式和外圍處理機方式通道的功能確定要訪問的子通道及控制外設(shè)讀取和執(zhí)行通道程序數(shù)據(jù)傳輸控制外設(shè)狀態(tài)信息讀取和報告輸入輸出操作及中斷管理通道的特點雙總線系統(tǒng)：存儲總線和I/O總線多設(shè)備連接設(shè)有存儲管理部件8.6通道控制方式和外圍處理機方式設(shè)備控制器的功能接受通道指令并控制外設(shè)向通道提從外設(shè)狀態(tài)負責外設(shè)信號轉(zhuǎn)換8.6通道控制方式和外圍處理機方式通道的控制原理通過解釋并執(zhí)行特有的通道指令組成的通道程序?qū)崿F(xiàn)對外設(shè)的控制通道程序由一條或幾條通道指令組成，也稱為通道指令鏈通道指令也叫通道控制字或通道命令字（ChannelCommandWords，CCW），除了要指出讀或?qū)懖僮髦猓€要指出被傳送數(shù)據(jù)在主存中的開始地址以及傳送數(shù)據(jù)的個數(shù)等命令碼數(shù)據(jù)地址標志傳送個數(shù)兩個字組成的通道指令格式：第一字：第二字：8.6通道控制方式和外圍處理機方式DMA與通道的區(qū)別數(shù)據(jù)傳送控制靈活性：DMA完全借助于專門設(shè)計的硬件控制邏輯，通道則是通過執(zhí)行通道程序?；谲?硬件的實現(xiàn)特性，可使用一些指令靈活改變通道程序，這是DMA方式無法做到的控制外設(shè)數(shù)量：DMA只能一臺或少數(shù)幾臺同類設(shè)備，通道可同時控制幾臺同類或不同類設(shè)備8.6通道控制方式和外圍處理機方式通道的類型選擇型通道，多路型通道（字節(jié)多路通道和數(shù)組多路通道）通道A1A2…B1B2…C1C2…A1A2…B1B2…C1C2…選擇通道高速通道物理上連接多個設(shè)備，但不能同時工作8.6通道控制方式和外圍處理機方式通道的類型選擇型通道，多路型通道（字節(jié)多路通道和數(shù)組多路通道）字節(jié)多路通道低速共享通道字節(jié)交叉模式和猝發(fā)模式通道A1A2…B1B2…C1C2…A1B1C1A2B2C2…8.6通道控制方式和外圍處理機方式通道的類型選擇型通道，多路型通道（字節(jié)多路通道和數(shù)組多路通道）數(shù)組多路通道組多路通道物理上連接多個設(shè)備，一段時間內(nèi)交替執(zhí)行多個設(shè)備的通道程序，交叉復(fù)用尋址AA1A2…An尋址BB1B2…Bn尋址CC1C2…Cn設(shè)備A設(shè)備B設(shè)備C8.6通道控制方式和外圍處理機方式三種通道的性能比較對比項目選擇通道字節(jié)多路通道數(shù)組多路通道單次數(shù)據(jù)傳輸