項目1邏輯測試筆數(shù)字電子技術項目化教程項目概述數(shù)字電路主要研究的是輸出信號的狀態(tài)與輸入信號的狀態(tài)之間的關系，這就是所謂的邏輯關系，即電路的邏輯功能。在數(shù)字電路中，經常要檢測電路的輸入和輸出是否符合所要求的邏輯關系，用萬用表測試數(shù)字電路電平的高低顯得很不方便。使用邏輯測試筆可以快速測量出數(shù)字電路中的故障點，它是數(shù)字電路設計、試驗、檢查和修理中最簡便的工具。本項目是通過制作一支采用集成門電路的邏輯測試筆，幫助讀者掌握數(shù)字電路中的邏輯關系、邏輯運算和邏輯門電路的電器特性及實際應用。項目引導教學目的：1．數(shù)制與數(shù)制轉換，碼制2．基本邏輯運算和復合邏輯運算3．邏輯代數(shù)的基本定律和運算規(guī)則4．邏輯函數(shù)及其表示方法5．邏輯函數(shù)的化簡6．分立元件門電路7．集成TTL門電路和CMOS集成邏輯門電路8．電路仿真軟件Multisim的熟練使用，仿真電路的連接與調試。9．電路裝配、調試與故障排除方法。項目引導項目要求：1．工作任務：邏輯測試筆電路的設計、制作與調試2．電路功能：當被測點為高電平時，紅色發(fā)光二極管導通而發(fā)光，綠色發(fā)光二極管截止而不發(fā)光；當被測點為低電平時，紅色發(fā)光二極管截止而不發(fā)光，綠色發(fā)光二極管導通而發(fā)光，從而實現(xiàn)數(shù)字電路邏輯電平的測試。項目引導參考電路：項目引導項目咨詢：工作任務學習目標任務一數(shù)制與碼制1．掌握常用的計數(shù)制及計數(shù)規(guī)律及相關轉換2．掌握二、八、十、十六進制間的相互轉換方法3．理解常用二進制代碼的編碼方式及特點4．掌握常用BCD碼的編碼規(guī)律5．能熟練完成任意計數(shù)制間的相互轉換任務二邏輯函數(shù)1．理解邏輯函數(shù)的概念及其表示方法2．邏輯代數(shù)的基本定律和運算規(guī)則3．邏輯函數(shù)的代數(shù)化簡法4．邏輯函數(shù)的卡諾圖化簡法任務三門電路1．能正確識別基本邏輯門電路的管腳，并按要求完成功能變換2．熟悉各種常用門電路的邏輯功能及邏輯符號3．能畫出OC門和三態(tài)門的邏輯符號，熟悉其使用方法及場合4．能區(qū)分TTL門電路和CMOS門電路并正確使用人們在日常生活中，習慣于用十進制。在數(shù)字電路及其系統(tǒng)中，常用的是二進制，除此之外，還有八進制、十六進制等。通常，十進制數(shù)用（N）10或（N）D表示，二進制用（N）2或（N）B表示，八進制用（N）8或（N）O表示，十六進制用（N）16或（N）H表示。1．幾種常用的數(shù)制1.1：數(shù)制與碼制1.1.1數(shù)制（1）十進制（Decimal）十進制是人們最熟悉的一種計數(shù)制，它的基數(shù)為10，用0、1、2、3、4、5、6、7、8、9共10個數(shù)碼（或系數(shù)），按“逢十進一”的規(guī)律計數(shù)，例如：9+1=10。任何一個十進制數(shù)都可以寫成以10為底的冪之和的形式，即其位權展開式為（2）二進制（Binary）數(shù)字系統(tǒng)中廣泛采用二進制數(shù)，這是因為數(shù)字電路通常只有兩種基本狀態(tài)，比如電位高和低，脈沖有和無，晶體管導通和截止。二進制中只有0、1兩個數(shù)字符號，基數(shù)為2，計數(shù)規(guī)律是“逢二進一”，借一當二。例如：1+1=10。其位權展開式為：任何一個二進制數(shù)都可以表示成以基數(shù)2為底的冪的求和式，即位權展開式。例如：從上例看出，5位二進制數(shù)（10010）2可以表示為十進制數(shù)（18）10。由于數(shù)值越大，二進制的位數(shù)就越多，讀寫不方便，而且容易出錯。所以，在數(shù)字系統(tǒng)中還用到八進制和十六進制。1.1：數(shù)制與碼制1.1.1數(shù)制（3）八進制（Octal）八進制的數(shù)碼為0、1、2、3、4、5、6、7共8個數(shù)碼，基數(shù)為8。它的計數(shù)規(guī)則是“逢八進一”，位一當八。例如7+1=10。其位權展開式為：1.1：數(shù)制與碼制1.1.1數(shù)制例如：（4）十六進制（Hexadecimal）十六進制是以16為基數(shù)的計數(shù)體制，它有0～9、A、B、C、D、E、F共十六個數(shù)碼，其計數(shù)規(guī)則是逢“十六進一”，借一當十六。例如：F+1=10。其位權展開式為例如：1.1.2PN結

（1）十進制數(shù)轉換成非十進制數(shù)把十進制數(shù)轉換成為非十進制整數(shù)可用“除基數(shù)取余法”。它是將十進制數(shù)逐次除以轉換數(shù)的基數(shù)，并依次記下余數(shù)，直到商為0。先得到的余數(shù)為轉換數(shù)的最低位，后得到的余數(shù)為轉換數(shù)的最高位。例如：將十進制數(shù)128轉換為二進制數(shù)步驟如下。2．數(shù)制轉換1.1：數(shù)制與碼制1.1.1數(shù)制可得：（157）10=（10011101）2（2）二進制數(shù)與八進制數(shù)之間的轉換①二進制數(shù)轉換成八進制數(shù)。從低位到高位“三位并一位”，不足三位用0補足，分組后將每3位二進制數(shù)組用對應的八進數(shù)來代替，再按順序排列寫出對應的八進制數(shù)。例如：（10110001）2=（10，110，001）2=（261）8②八進制數(shù)轉換成二進制數(shù)。可以概括為“一位拆三位”，并去掉整數(shù)部分最高位的0即可。例如：（315）8=（011，001，101）2=（11001101）22．數(shù)制轉換1.1：數(shù)制與碼制1.1.1數(shù)制（3）二進制數(shù)與十六進制數(shù)之間的轉換①二進制數(shù)轉換成十六進制數(shù)。從低位到高位“四位并一位”，不足四位用0補足，分組后將每4位二進制數(shù)組用對應的十六進數(shù)來代替，再按順序排列寫出對應的十六進制數(shù)。例如：（10111100010）2=（0101，1110，0010）2=（5E2）16②十六進制數(shù)轉換成二進制數(shù)?？梢愿爬椤耙晃徊鹚奈弧?，并去掉整數(shù)部分最高位的0即可。例如：（8D3C）2=（1000，1101，0011，1100）2=（1000110100111100）22．數(shù)制轉換1.1：數(shù)制與碼制1.1.1數(shù)制1．常用的BCD碼（1）有權BCD碼①8421BCD碼8421BCD碼是選取0000~1001這十種狀態(tài)來表示十進制數(shù)0~9的，1010~1111為不用狀態(tài)。8421BCD碼實際上就是用按自然順序的二進制數(shù)來表示所對應的十進制數(shù)。8421BCD碼和一個四位二進制數(shù)一樣，從高到低的位權值分別是8、4、2、1，故稱為8421BCD碼。在這種編碼中，1010~1111等六種狀態(tài)是不用的，稱為禁用碼。用8421BCD碼可以十分方便的表示任意一個十進制數(shù)。例如，十進制數(shù)1314用8421BCD碼表示為（1314）10=（0001001100010100）8421BCD1.1：數(shù)制與碼制1.1.2碼制1．常用的BCD碼②5421BCD碼5421BCD碼是選取0000~0100和1000~1100這十種狀態(tài)來表示十進制數(shù)0~9的，0101~0111和1101~1111等六種狀態(tài)為不用狀態(tài)。5421BCD碼也是有權碼從高到低的位權值分別是5、4、2、1?？梢钥闯?，8421BCD碼和5421BCD碼都是用位權值來命名的，所有又稱為有權碼。1.1：數(shù)制與碼制1.1.2碼制1．常用的BCD碼③余3碼余3碼是選取0011~1100這十種狀態(tài)，與8421BCD碼相比，對應相同十進制數(shù)均要多3，故稱為余3碼。要將一位十進制數(shù)轉換成余3碼，只要先將十進制數(shù)轉換成8421BCD碼，然后在加上“0011”即可?？梢钥闯?，余3碼不再是用位權值來命名，所有又稱為無權BCD碼。1.1：數(shù)制與碼制1.1.2碼制2．其它常用的編碼（1）格雷碼格雷碼又稱為循環(huán)碼。循環(huán)碼有一個顯著特點，即任意兩個相鄰的數(shù)所對應的代碼之間只有一位不同，其余位都相同。這一特點使它在代碼的形成和傳輸時引起的誤差比較小。四位循環(huán)碼的編碼如表1-3所示。1.1：數(shù)制與碼制1.1.2碼制十進制數(shù)循環(huán)碼十進制數(shù)循環(huán)碼00000811001000191101200111011113001011111040110121010501111310116010114100170100151000表1-3四位循環(huán)碼的編碼表2．其它常用的編碼（2）奇偶校驗碼奇偶校驗碼就是一種具有自動檢錯的代碼。這種代碼由兩部分組成，一部分是信息位，可以是任意一種二進制代碼（如8421BCD碼）；另一部分是校驗位，它僅有一位。常見的奇偶校驗碼如表1-4所示。

表1-4常見的奇偶校驗碼1.1：數(shù)制與碼制1.1.2碼制十進制數(shù)奇校驗碼偶檢驗碼信息位校驗位信息位校驗位000001000001000100001120010000101300111001104010000100150101101010601101011007011100111181000010001910011100102．其它常用的編碼（2）奇偶校驗碼從上表可以看出，校驗位數(shù)碼的編碼方式是：做為“奇校驗”時，使校驗位和信息位所組成的每組代碼中含有奇數(shù)個“1”；做為“偶校驗”時，使校驗位和信息位所組成的每組代碼中含有偶數(shù)個“1”。奇偶校驗碼常用于代碼的傳送過程中，對代碼接收端的奇偶性進行檢查，與發(fā)送端的奇偶性一致，則可認為接收到的代碼正確。否則，接收到的一定是錯誤代碼。1.1：數(shù)制與碼制1.1.2碼制1．基本邏輯運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算1）與運算與邏輯關系：只有當決定事物結果的所有條件全部具備時，結果才會發(fā)生。如圖1-1（a）所示電路中有兩個開關A和B，不難看出，只有兩個開關都閉合時，燈才亮；只要有一個開關斷開，燈就不亮。(a)電路模型(b)邏輯符號圖1-1與邏輯1．基本邏輯運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算1）與運算實現(xiàn)與邏輯的電路稱為與門，與邏輯和與門的邏輯符號如圖1-1（b）所示，符號“＆”表示與邏輯運算。當然“與”的條件可以有多個。若用邏輯表達式來描述，則寫為Y=A·B，式中的符號“?”讀作與（或讀作“乘”），在不引起混淆的前提下，“?”常被省略。與邏輯的真值表如表1-4所示。ABY000010100111表1-4與邏輯真值表從與邏輯的真值表可以看出，與邏輯的運算規(guī)律為：有0得0，全1得1。1．基本邏輯運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（2）或運算或邏輯關系：決定事物結果的幾個條件中，只要有一個或一個以上條件得到滿足，結果就會發(fā)生。如圖1-2（a）電路中，開關A和B是并聯(lián)的，只要有一個開關閉合，燈就亮；只有當開關全部斷開時，燈才滅。(a)電路模型(b)邏輯符號圖1-2或邏輯1．基本邏輯運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（2）或運算實現(xiàn)或邏輯的電路稱為或門，或邏輯和或門的邏輯符號如圖1-2（b）所示，符號“≥1”表示或邏輯運算。其中“或”的條件可以有多個。若用邏輯表達式來描述，則寫為Y=A+B，式中的符號“+”讀作或（或讀作“加”）。或邏輯的真值表如表1-5所示。ABY000011101111表1-5或邏輯真值表從或邏輯的真值表可以看出，或邏輯的運算規(guī)律為：有1得1，全0得0。1．基本邏輯運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（3）非運算非邏輯關系：在事件中，結果總是和條件呈相反狀態(tài)。如圖1-3（a）電路中，當開關A閉合時，燈不亮；當開關A斷開時，燈就亮。(a)電路模型(b)邏輯符號圖1-3非邏輯實現(xiàn)非邏輯的電路稱為非門或反相器，非邏輯和非門的邏輯符號如圖1-3（b）所示，邏輯符號中的“○”表示非，符號中的“1”表示緩沖。1．基本邏輯運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（3）非運算非邏輯用邏輯表達式描述可寫為：從非邏輯的真值表可以看出，非邏輯運算的規(guī)律為：0變1，1變0。AY0110表1-6非邏輯真值表2．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（1）與非運算“與”和“非”運算的復合運算稱為與非運算，若輸入變量為A、B、C，則與非運算的邏輯表達式為實現(xiàn)與非運算的電路為與非門，與非邏輯和與非門的邏輯符號如圖1-4所示。圖1-4與非門的邏輯符號2．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（1）與非運算表1-4為與非邏輯的真值表。從表中可以看出，只有A、B、C全為1，輸出才為0?？蓺w納為“有0則1，全1才0”。ABCYABCY00011001001110110101110101111110表1-4與非邏輯的真值表2．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（2）或非運算“或”和“非”運算的復合運算稱為或非運算，若輸入變量為A、B、C，則或非運算的邏輯表達式為實現(xiàn)或非運算的電路為或非門，或非邏輯和或非門的邏輯符號如圖1-5所示。圖1-5或非門的邏輯符號2．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（2）或非運算表1-5為或非邏輯的真值表。從表中可以看出，只有A、B、C全為0，輸出才為1?？蓺w納為“有1則0，全0才1”。表1-5或非邏輯的真值表ABCYABCY000110000010101001001100011011102．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（3）與或非運算與或非邏輯是先進行與運算，把與運算的結果進行或運算，最后進行非運算。與或非運算的邏輯表達式為實現(xiàn)與或非邏輯的電路稱為與或非門。與或非邏輯和與或非門的邏輯符號如圖1-6所示。圖1-6與或非門的邏輯符號2．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（4）異或運算所謂異或運算，是指兩個輸入變量的取值相同輸出為0，取值不相同時輸出為1。異或運算的邏輯表達式為實現(xiàn)異或運算的電路稱為異或門，異或邏輯和異或門的邏輯符號如圖1-7所示。邏輯符號的“=1”表示異或運算。其邏輯功能為“相同為0，相異為1”。圖1-7異或門的邏輯符號2．邏輯函數(shù)的復合運算1.2：邏輯函數(shù)1.2.1邏輯函數(shù)與邏輯運算（5）同或邏輯所謂同或運算，是指兩個輸入變量的取值相同輸出為1，取值不相同時輸出為0。同或運算的邏輯表達式為實現(xiàn)同或運算的電路稱為同或門，同或邏輯和同或門的邏輯符號如圖1-8所示。其邏輯功能為“相同為1，相異為0”。圖1-8異或門的邏輯符號1.邏輯函數(shù)表達式1.2：邏輯函數(shù)1.2.2邏輯函數(shù)的表示方法邏輯函數(shù)表達式是將邏輯變量用與、或、非等運算符號按一定規(guī)則組合起來表示邏輯函數(shù)的一種方法。它是邏輯變量與邏輯函數(shù)之間邏輯關系的表達式，簡稱為邏輯表達式。如：、等。該表示方法的特點比較明顯：簡潔、方便，有利于化簡和變換。2.真值表真值表是將輸入邏輯變量的所有可能取值與相應的輸出變量函數(shù)值排列在一起而組成的表格。由于每個輸入變量有0與1兩種取值，n個輸入變量就有2n個不同的取值組合。將輸入變量的全部取值組合以及相應的輸出函數(shù)值全部列出來，就可以得到邏輯函數(shù)的真值表。2.真值表1.2：邏輯函數(shù)1.2.2邏輯函數(shù)的表示方法例如邏輯函數(shù)，式中有A、B、C三個輸入變量，共有八種取值組合，把它們分別代入邏輯表達式中運算，求出相應的輸出變量Y的值，即可列出如下表所示的真值表。ABCYABCY00001000001010110100110101111111該表示方法能直觀、明了地反映函數(shù)和輸入變量的取值對應關系。3．邏輯圖1.2：邏輯函數(shù)1.2.2邏輯函數(shù)的表示方法邏輯圖是用邏輯符號表示邏輯函數(shù)的一種方法。其中，每一個邏輯符號就是一個最簡單的邏輯圖。根據(jù)邏輯表達式可以畫出如圖1-9所示的邏輯圖。圖1-9邏輯圖1．邏輯代數(shù)的基本公式1.2：邏輯函數(shù)1.2.3邏輯代數(shù)根據(jù)與、或、非三種基本運算的特點，可以推導出如下表所示的邏輯代數(shù)的基本公式。2．邏輯代數(shù)的常用公式1.2：邏輯函數(shù)1.2.3邏輯代數(shù)公式1：證明：可見，如果兩乘積項中分含有B和形式，而其他因子相同時，則可消去變量B，并成一項。公式2：證明：可見，兩個乘積項中，如果一個乘積項是另一乘積項（比如AB）的因子，則另一個乘積項是多余的。2．邏輯代數(shù)的常用公式1.2：邏輯函數(shù)1.2.3邏輯代數(shù)公式3：證明：可見，兩個乘積項中，如果一個乘積項的反函數(shù)是另一個乘項的因子，則這個因子是多余的。2．邏輯代數(shù)的常用公式1.2：邏輯函數(shù)1.2.3邏輯代數(shù)公式4：證明：可見，如果一個與或表達式中的兩個乘積項中，一項含有原變量，另一項含有反變量而這兩個乘積的其他的因子正好是第三個乘積項（或部分因子），則第三個乘積是多余的。公式4又常稱為添加定理。推論：3．邏輯代數(shù)的基本規(guī)則1.2：邏輯函數(shù)1.2.3邏輯代數(shù)反演規(guī)則主要是用來求邏輯函數(shù)的反函數(shù)。其方法是：將原函數(shù)中所有的“?”換成“+”，“+”換成“?”；所有的“0”換成“1”，“1”換成“0”；所有原變量變成反變量，反變量變成原變量，所得到的新邏輯表達式就是原函數(shù)的反函數(shù)。（1）反演規(guī)則例如：若則注意：①所求反函數(shù)運算的優(yōu)先順序要與原函數(shù)一致。②原函數(shù)的長非號在反函數(shù)中位置保持不變。3．邏輯代數(shù)的基本規(guī)則1.2：邏輯函數(shù)1.2.3邏輯代數(shù)對偶規(guī)則主要是用來求函數(shù)的對偶式。其方法是將原函數(shù)中所有的“．”換成“+”，“+”換成“?”；所有的“0”換成“1”，“1”換成“0”所得到的新邏輯函數(shù)就是原函數(shù)的對偶式。（2）對偶規(guī)則例如：若則注意：①所求對偶式運算的優(yōu)先順序要與原函數(shù)一致。

②原函數(shù)的長非號在對偶式中位置保持不變。3．邏輯代數(shù)的基本規(guī)則1.2：邏輯函數(shù)1.2.3邏輯代數(shù)代入規(guī)則是指在任何一個邏輯等式中，如果將等式兩端的某個變量都以一個邏輯函數(shù)代入，則等式仍然成立。應用代入規(guī)則，可擴大公式的應用范圍。（3）代入規(guī)則例如：若令Y=B+C，并代等式中的變量B，則有反復運用代入規(guī)則，則有1．邏輯函數(shù)的代數(shù)化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（1）并項法：用公式把兩項合并成一項。例1-13化簡邏輯函數(shù)：（2）吸收法：利用公式和公式，消去多余項。例1-14化簡邏輯函數(shù)1．邏輯函數(shù)的代數(shù)化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（3）消去法。利用公式，消去多余的因子。例1-15化簡邏輯函數(shù)（4）配項法。在不能直接利用公式、定律化簡時，可在某個乘積項上乘進行化簡。例1-16：2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（1）相關概念①最小項即是一個包含了所有輸入變量的乘積項（每一個輸入變量均以原變量或反變量的形式在乘積項中出現(xiàn)，且僅僅出現(xiàn)一次）。它是由輸入變量的取值組合而寫出的輸入變量的組合。n個輸入變量共有2n種取值組合，對應就有2n個最小項。例如：A、B、C三個輸入變量共有23=8種取值組合，就有八個最小項。每個最小項只有對應的那一組變量取值才使它的值為1，其余取值時，該最小項的值為0；任意兩個不同的最小項之積恒為0；全部最小項之和恒為1。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（1）相關概念③最小項的邏輯相鄰性若兩個最小項中只有一個變量為互反，其余變量均相同，則這樣的兩個最小項為邏輯相鄰。如三變量最小項ABC和，其中的C和為互反變量，其余變量AB都相同，故它們是相鄰最小項。任何一個n變量的最小項有n個最小項分別與它邏輯相鄰。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（1）相關概念④邏輯函數(shù)的最小項表達式任何一個邏輯函數(shù)都可以表示為最小項之和的形式——標準與或表達式。而且這種形式是唯一的，就是說一個邏輯函數(shù)只有一種最小項表達式。例1-18將Y=AB+BC展開成為最小項表達式。解：Y=AB+BC或者式中∑表示邏輯或。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法1）卡諾圖及其構成原則如前所述，如果把n變量邏輯函數(shù)的所有最小項按一定規(guī)則排列構成一個方格圖，這一方格圖稱為卡諾圖，它能夠直觀地表示出最小項的邏輯相鄰關系。因為n個變量有2n個最小項，所以n變量的卡諾圖也應該有2n個方格?？ㄖZ圖中各變量的取值要按一定的規(guī)則（循環(huán)碼規(guī)律）排列，以保證在幾何位置上相鄰的最小項，在邏輯上也是相鄰的。幾何相鄰的三種情況為：①相鄰——上、下、左、右緊挨著的小方格。②相對——任意一行或一列的首尾小方格。③相重——對折起來位置相重合的小方格。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法2）變量卡諾圖的畫法將n變量的2n個最小項用2n個小方格表示，并且使相鄰最小項在幾何位置上也相鄰且循環(huán)相鄰，這樣排列得到的方格圖稱為n變量最小項卡諾圖，簡稱為變量卡諾圖。注意：卡諾圖一般畫成正方形或矩形，變量取值的順序按照循環(huán)碼排列。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法3）邏輯函數(shù)的卡諾圖任何一個邏輯函數(shù)都可以填到與之相對應的卡諾圖中，稱為邏輯函數(shù)的卡諾圖。對于確定的邏輯函數(shù)的卡諾圖和真值表一樣都是唯一的。①由真值表畫卡諾圖由于卡諾圖與真值表一一對應，即真值表的某一行對應著卡諾圖的某一個小方格。因此如果真值表中的某一行函數(shù)值為1，卡諾圖中對應的小方格填“1”；如果真值表的某一行函數(shù)值為0，卡諾圖中對應的小方格填“0”，即可以得到邏輯函數(shù)的卡諾圖。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法3）邏輯函數(shù)的卡諾圖例1-19：已知邏輯函數(shù)Y的真值表如下表所示，畫出Y的卡諾圖。解：首先畫出三變量的卡諾圖，然后根據(jù)真值表在卡諾圖中對應方格填寫Y的值，即可得到函數(shù)Y的卡諾圖。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法4）用卡諾圖化簡邏輯函數(shù)卡諾圖邏輯相鄰性的特點保證了在卡諾圖中相鄰的兩個最小項只有一個變量不同，因此，當相鄰的方格都為1時，可將其合并，利用公式

消去一個或多個變量，合并的結果是消去不同的變量，保留相同的變量，達到化簡邏輯函數(shù)的目的。（1）卡諾圖中最小項合并的規(guī)律兩個相鄰最小項合并成一項時，可消去一個變量；四個相鄰最小項合并成一項時，可消去二個變量；八個相鄰最小項合并成一項時，可消去三個變量。一般地說，2n個相鄰最小項合并時，可消去n個變量。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法4）用卡諾圖化簡邏輯函數(shù)（2）用卡諾圖化簡邏輯函數(shù)的步驟①根據(jù)變量數(shù)畫出變量卡諾圖，根據(jù)給出的要化簡的邏輯函數(shù)，在函數(shù)包含的最小項方格中填“1”，其余的方格填“0”（或不填），作出函數(shù)的卡諾圖。②找出可以合并的最小項并畫圈（每一個圈就是一個乘積項）。③由畫圈的結果寫出最簡與或表達式。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法4）用卡諾圖化簡邏輯函數(shù)（3）畫圈的原則①必須按2i（i=0，1，2，…，n）的規(guī)律來圈取值為1的相鄰最小項。②每個取值為1的相鄰最小項至少圈一次，但可以圈多次。③圈的個數(shù)要最少（與項就少），盡可能大（消去的變量就越多）。畫圈完成后，應當檢查是否符合以上原則。尤其要注意是否漏圈了最小項，是否有多余的圈（某個圈中的“1”都被其它圈圈過）。只要能正確畫圈，就能獲得函數(shù)的最簡與或表達式。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法4）用卡諾圖化簡邏輯函數(shù)（4）由圈寫最簡與或表達式的方法①將每個圈用一個乘積項表示。其中，圈內各最小項中相同的因子保留，互補的因子消去。對于相同因子取值為“1”時用原變量表示，取值為“0”時用反變量表示。②將各乘積項相或，便得到最簡與或表達式。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡（2）卡諾圖及其畫法5）具有無關項邏輯函數(shù)的化簡（1）無關項的概念把這些輸入變量取值所對應的最小項稱為無關項或約束項。（2）具有無關項邏輯函數(shù)的化簡因為無關項的值可以根據(jù)需要取0或取1，所以在用卡諾圖化簡邏輯函數(shù)時，充分利用無關項，可以使邏輯函數(shù)進一步得到簡化?？ㄖZ圖的優(yōu)點：表達了變量各個最小項之間在邏輯上的相鄰性?？ㄖZ圖的缺點：隨著輸入變量的增加，圖形迅速地復雜化，所以，卡諾圖只適于用來表示5~6個變量以內的邏輯函數(shù)。2．邏輯函數(shù)的卡諾圖化簡法1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡例1-22：：化簡圖示邏輯函數(shù)。解：多余項：如果一個圈中各個1都被其它圈圈過，則這個圈是多余的。圈組技巧（防止多圈組的方法）：①先圈孤立的1；②再圈只有一種圈法的1；③最后圈大圈；④檢查：每個圈中至少有一個1未被其它圈圈過。1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡技能訓練：邏輯函數(shù)的化簡—仿真測試邏輯變換器1．訓練目的：（1）掌握使用Multisim仿真軟件進行邏輯函數(shù)化簡的方法；（2）通過訓練加深學生對Multisim仿真軟件的掌握。2．訓練器材計算機、Multisim仿真軟件3．操作步驟（1）運行仿真軟件Multisim14，進入軟件操作界面在儀器欄中調出邏輯變換器如圖所示。1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡技能訓練：邏輯函數(shù)的化簡—仿真測試邏輯變換器3．操作步驟（2）打開邏輯變換器操作界面，如下左圖所示。（3）把邏輯函數(shù)輸入到邏輯變換器操作界面的輸入欄中，如下右圖所示。需要注意：在邏輯函數(shù)的輸入中用“′”代替邏輯非運算。1.2：邏輯函數(shù)1.2.4邏輯函數(shù)的化簡技能訓練：邏輯函數(shù)的化簡—仿真測試邏輯變換器3．操作步驟（4）單擊邏輯變換器操作界面右側的第四行按鈕，顯示界面出現(xiàn)邏輯函數(shù)的真值表；如圖所示；再單擊第三行按鈕，將在邏輯變換器操作界面的輸入欄顯示出邏輯函數(shù)的最簡結果，如圖所示。（5）任意選擇邏輯函數(shù)使用邏輯轉換儀進行化簡，觀察化簡結果是否與采用其它方法化簡結果一致。1.3門電路1.3.1分立元器件門電路1．二極管與門（1）電路組成及邏輯符號圖1-21（a）是一個由二極管組成的與門，圖1-21（b）是它的邏輯符號。圖中A和B是輸入信號，Y是輸出信號，輸入高、低電平分別為3V和0V，二極管正向導通時壓降為0.7V。（a）電路圖（b）邏輯符號圖1-21二極管與門1.3門電路1.3.1分立元器件門電路1．二極管與門（2）工作原理①A=B=0V時，二極管VD1和VD2都導通，輸出Y=0.7V，為低電平。②A=0V，B=3V時，二極管VD1優(yōu)先導通，輸出Y=0.7V，為低電平。此時VD2截止。③A=3V，B=0V時，二極管VD2優(yōu)先導通，輸出Y=0.7V，為低電平。此時VD1截止。④A=B=3V時，二極管VD1和VD2都導通，輸出Y=3.7V，為高電平。1.3門電路1.3.1分立元器件門電路1．二極管與門（3）輸入與輸出電壓關系及真值表

把上述分析結果歸納起來很容易得出表1-11的輸入與輸出電壓之間的關系。如果采用正邏輯（1表示高電平，0表示低電平）體制，則可以列出與門的真值表見表1-12。可知，與門的邏輯表達式為表1-11與門輸入與輸出電壓關系表輸入輸出Y（V）A（V）B（V）003303030.70.70.73.7表1-12與門的真值表輸入輸出YAB0011010100011.3門電路1.3.1分立元器件門電路2．二極管或門（1）電路組成及邏輯符號

圖1-22（a）所示為二極管或門電路，圖（b）為其邏輯符號。其中A、B為輸入信號，Y為輸出信號，輸入低電平仍然為0V，高電平為3V。二極管導通時VD＝0.7V。（a）電路圖

（b）邏輯符號圖1-22二極管或門

1.3門電路1.3.1分立元器件門電路2．二極管或門（2）工作原理

由圖1-22（a）可知：當輸入A、B中有一個為高電平3V，輸出Y便為高電平2.3V；只有當A、B都為低電平0V時，輸出Y才為低電平0V。由此得到二極管或門輸入與輸出電壓關系見表1-13，二極管或門的真值表見表1-14。由真值表可知，或門的邏輯表達式為Y=A+B表1-13或門輸入與輸出電壓關系

表1-14或門的真值表輸入輸出Y（V）A（V）B（V）0033030302.32.32.3輸入輸出YAB0011010101111.3門電路1.3.1分立元器件門電路3．三極管非門（1）電路組成及邏輯符號

圖1-23（a）所示為三極管非門電路，圖（b）為其邏輯符號。其中A為輸入信號，Y為輸出信號。三極管VT飽和導通時，UBE＝0.7V，UCES＝0.3V，當UBE<0.5V時，三極管截止，IC＝0。（a）電路圖

（b）邏輯符號圖1-23三極管非門1.3門電路1.3.1分立元器件門電路3．三極管非門（2）工作原理①A=0V時，三極管的發(fā)射結電壓小于死區(qū)電壓，滿足截止條件，所以管子截止，Y=5V。②A=5V時，三極管的發(fā)射結正偏，管子導通，有Y＝0.3V≈0V。把上述分析結果列入表1-15中，并得到表1-16所示的真值表?？梢娸敵鲭娖秸煤洼斎腚娖椒聪?，所以是反相器。表1-15非門輸入與輸出電壓關系

表1-16非門的真值表輸入A（V）輸出Y（V）0550.3輸入A輸出Y01101.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（1）TTL與非門的基本結構電路如圖1-24所示，它由輸入級、中間級、輸出級三個部分組成。(a)電路(b)邏輯符號圖1-24三輸入TTL與非門1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（1）TTL與非門的基本結構①輸入級由多發(fā)射極晶體管T1及電阻Rb1組成。T1的三個發(fā)射極與基極形成的三個發(fā)射結可等效為三只二極管，起與門的作用，故T1用以實現(xiàn)與邏輯功能。用多發(fā)射極晶體管代替二極管作與門，有利于提高門電路的工作速度。②中間級由VT2、Rc2、Re2組成。T2集電極和發(fā)射極輸出兩個邏輯電平相反的信號，分別用以驅動T3和T4。③輸出級由T3、T4及D、Rc4組成。T3、T4構成推拉式結構的輸出級，兩管在不同輸入信號作用下輪流導通，輸出高低電平。1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（2）工作原理設輸入uI的高電平UIH＝3.6V，低電平UIL＝0.3V，三極管的正向壓降為0.7V。①當輸入A、B、C中有一個或多個為低電平UIL＝0.3V時，T1的發(fā)射結正向導通，T1的基極電壓uB1＝1V，使T2和T4截止。這時，T2的集電極電壓uc2≈VCC＝5V，為高電平，使T3和二極管D導通，輸出uo為高電平UOH，其值為uo＝3.6V1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（2）工作原理②當輸入A、B、C都為高電平UIH＝3.6V時，電源VCC通過Rb1和T1集電結向T2和T4提供基極電流，使T2和T4飽和，輸出uo為低電平UOL，其值為uo≈0.3V可見，電路實現(xiàn)了反相器的邏輯功能：輸入高電平，輸出為低電平；輸入低電平，輸出為高電平。其輸出與輸入間具有與非邏輯關系，輸出邏輯表達式為：1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（3）TTL與非門的電壓傳輸特性及主要參數(shù)①電壓傳輸特性曲線電壓傳輸特性曲線是指輸出電壓與輸入電壓之間的對應關系曲線，即uo=f（uI），它反映了電路的靜態(tài)特性。與非門傳輸特性的測試方法如圖1-25所示，其電壓傳輸特性如圖1-26所示。圖1-25傳輸特性的測試方法

圖1-26TTL與非門的電壓傳輸特性1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（3）TTL與非門的電壓傳輸特性及主要參數(shù)TTL與非門的電壓傳輸特性曲線可分為四段：AB段（截止區(qū)）、BC段（線性區(qū)）、CD段（過渡區(qū)）、DE段（飽和區(qū))。AB段：此時輸入電壓uI很低（＜0.6V），T1的發(fā)射結正向偏置。其基極電壓uB1＜1.3V，T2和T3截止，T2集電極電壓uC2為高電平，使T4、D導通，輸出uO為高電平，UOH≈3.6V。這時與非門工作在截止區(qū)。BC段：當輸入電壓uI增加，使T2導通，但T3仍處于截止狀態(tài)時，由于T2的放大作用，使得uI↑→uB2↑→ic2↑→uC2↓，uo將線性下降。故BC段稱為線性區(qū)。CD段：當uI繼續(xù)增加，T2和T3同時導通，由于T2和T3的放大作用，使得uo迅速下降。這時與非門工作在轉折區(qū)，又稱過渡區(qū)。DE段：由于uI繼續(xù)增加，使得T2和T3均飽和，T4截止，電路輸出低電平。這時與非門工作在飽和區(qū)。1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（3）TTL與非門的電壓傳輸特性及主要參數(shù)②幾個重要參數(shù)從TTL與非門的電壓傳輸特性曲線上，我們可以定義幾個重要的電路指標。輸出高電平UOH：UOH的理論值為3.6V，產品規(guī)定輸出高電壓的最小值UOH（min）=2.4V，即大于2.4V的輸出電壓就可稱為輸出高電壓UOH。輸出低電平UOL：UOL的理論值為0.3V，產品規(guī)定輸出低電壓的最大值UOL（max）=0.4V，即小于0.4V的輸出電壓就可稱為輸出低電壓UOL。由上述規(guī)定可以看出，TTL門電路的輸出高低電壓都不是一個值，而是一個電壓范圍。關門電平UOFF：UOFF就是保證輸出為額定高電平時所允許輸入低電平的最大值，一般要求UOFF≥0.8V。1.3門電路1.3.2TTL集成邏輯門電路1．TTL與非門電路（3）TTL與非門的電壓傳輸特性及主要參數(shù)②幾個重要參數(shù)開門電平電壓UON：它是保證輸出為額定低電平時所允許的輸入高電平的最小值，一般要求UON≤1.8V。閾值電壓Uth：它是指電壓傳輸特性曲線上轉折區(qū)中點所對應的輸入電壓值，也即是決定輸出高、低電壓的分界線。Uth的值為1.3V～1.４V。噪聲容限：也稱抗干擾能力，它是反映門電路抗干擾能力強弱的參數(shù)，它反映門電路在多大的干擾電壓下仍能正常工作。扇出系數(shù)N0：指與非門正常工作時能驅動的同類門的個數(shù)。對于典型電路，N0≥8。1.3門電路1.3.2TTL集成邏輯門電路2．其它功能的TTL門電路（1）集電極開路與非門（OC門）①OC門的電路結構及工作原理為滿足實際應用中實現(xiàn)線與的要求，專門生產了一種可以進行線與的門電路——集電極開路門，簡稱OC門，其電路結構及邏輯符號如圖1-28所示。圖2-8OC門工作電路與邏輯符號電路工作原理如下：當輸入A、B都為高電平時，VT2和VT3飽和導通，輸出低電平；當輸入A、B中有低電平時，VT2和VT3截止，輸出高電平。因此，OC門具有與非功能。其邏輯表達式為：1.3門電路1.3.2TTL集成邏輯門電路2．其它功能的TTL門電路②OC門的應用a、實現(xiàn)線與：兩個OC門實現(xiàn)線與時的電路如圖1-29所示。圖1-29OC門實現(xiàn)線與1.3門電路1.3.2TTL集成邏輯門電路2．其它功能的TTL門電路②OC門的應用b、實現(xiàn)電平轉換：在數(shù)字系統(tǒng)的接口部分（與外部設備相聯(lián)接的地方）需要有電平轉換的時候，常用OC門來完成。圖1-30所示為上拉電阻接到10V電源上，這樣在OC門輸入普通的TTL電平，而輸出高電平就可以變?yōu)?0V。圖1-30OC門實現(xiàn)電平轉換圖1-31OC門驅動發(fā)光二極管c、用做驅動器?？捎肙C門來驅動發(fā)光二極管、指示燈、繼電器和脈沖變壓器等。圖1-31是用OC門來驅動發(fā)光二極管的顯示電路。該電路只有在輸入都為高電平時，輸出才為低電平，發(fā)光二極管導通發(fā)光，否則，輸出高電平，發(fā)光二極管熄滅。1.3門電路1.3.2TTL集成邏輯門電路2．其它功能的TTL門電路（2）三態(tài)輸出門（TS門）三態(tài)輸出門（簡稱TS門）是在普通門的基礎上附加控制電路而構成的，是指不僅可輸出高電平、低電平兩個狀態(tài)，而且輸出還可呈高阻狀態(tài)的門電路。圖1-32給出了三態(tài)門的電路圖及邏輯符號，邏輯符號中的“▽”表示輸出為三態(tài)。(a)電路圖(b)邏輯符號

圖1-32三態(tài)輸出門技能訓練：門電路邏輯功能測試1．訓練目的：（1）熟悉門電路的邏輯功能、邏輯表達式、邏輯符號、等效邏輯圖。（2）掌握數(shù)字電路實驗箱及示波器的使用方法。（3）學會檢測基本門電路的方法。2．訓練器材（1）儀器設備：雙蹤示波器、數(shù)字萬用表、數(shù)字電路開發(fā)板（2）器件： 74LS00二輸入端四與非門2片 74LS20四輸入端雙與非門1片 74LS86二輸入端四異或門1片（2）將邏輯開關按表1-19的狀態(tài)，分別測輸出電壓及邏輯狀態(tài)。技能訓練：門電路邏輯功能測試表1-19數(shù)據(jù)記錄表輸入輸出1(K1)2(K2)4(K3)5(K4)Y電壓值（V）HHHH

LHHH

LLHH

LLLH

LLLL

3．訓練內容及步驟1）與非門電路邏輯功能的測試（1）選二輸入四異或門74LS86，按圖1-45接線，輸入端1、2、4、5接邏輯開關(K1~K4)，輸出端A、B、Y接電平顯示發(fā)光二極管。技能訓練：門電路邏輯功能測試3．訓練內容及步驟2）異或門邏輯功能的測試圖1-45異或門邏輯功能測試電路（2）將邏輯開關按表1-20的狀態(tài)，將結果填入表中。技能訓練：門電路邏輯功能測試3．訓練內容及步驟2）異或門邏輯功能的測試表1-20數(shù)據(jù)記錄表輸入輸出1(K1)2(K2)4(K3)5(K4)ABY電壓（V）LLLL

HLLL

HHLL

HHHL

HHHH

LHLH

技能訓練：門電路邏輯功能測試3．訓練內容及步驟3）邏輯電路的邏輯關系測試（1）選用四與非門74LS00按圖1-46，1-47連接電路，將測試所得輸入輸出邏輯關系分別填入表1-21、表1-22中。圖1-46測試電路Ⅰ圖1-47測試電路Ⅱ技能訓練：門電路邏輯功能測試3．訓練內容及步驟3）邏輯電路的邏輯關系測試（2）寫出上面兩個電路邏輯表達式，并畫出等效邏輯圖。技能訓練：門電路邏輯功能測試4．思考與討論（1）怎樣判斷門電路邏輯功能是否正常？（2）與非門一個輸入接連續(xù)脈沖，其余端什么狀態(tài)時允許脈沖通過？什么狀態(tài)時禁止脈沖通過？（3）異或門又稱可控反相門，為什么？項目實施：邏輯測試筆電路的設計與制作一、設計任務要求該邏輯測試筆電路當被測點為高電平時，LED1（紅燈）被點亮；當被測點為低電平時，LED2（綠燈）被點亮；當測試探針懸空時，LED3（黃燈）被點亮。二、電路設計1．電路設計該邏輯測試筆電路主要由集成運放構成的電壓比較器電路與若干門電路組成，設計電路如本項目開篇的項目引導表單所示。2．利用Multisim仿真軟件繪制出邏輯測試筆仿真電路。（1）電路仿真時，測試筆探針使用模擬開關S1代替，然后按圖1-49連接仿真電路，完成參數(shù)設置，并進行調試。項目實施：邏輯測試筆電路的設計與制作二、電路設計2．利用Multisim仿真軟件繪制出邏輯測試筆仿真電路。（2）電路性能測試運行仿真，調節(jié)模擬開關S3，模擬探針檢測信號，S3接VCC時，LED1（紅燈）應被點亮；S3接GND時，LED2（綠燈）應被點亮；S3接VCC時，LED3（黃燈）應被點亮；則電路實現(xiàn)功能。項目實施：邏輯測試筆電路的設計與制作二、元件與材料清單表2-15邏輯測試筆電路元器件明細表元件名稱元件序號元件注釋數(shù)量發(fā)光二極管LED1,LED2,LED3LED03電阻R1,R21MΩ2R34.2kΩ1R4,R510kΩ2R63.3kΩ1R7,R8,R9470Ω3集成運放U1LM3241六反相器U274LS041四2輸入或非門U374LS021項目實施：邏輯測試筆電路的設計與制作三、電路裝配與調試1．電路裝配接線工藝圖繪制完成后，對照電路原理圖認真檢查無誤，再在實驗板上進行電路焊裝，要求：1）嚴格按照圖紙進行電路安裝；2）所有元件焊裝前必須按要求先成型；3）元件布置必須美觀、整潔、合理；4）所有焊點必須光亮、圓潤、無毛刺、無虛焊、錯焊和漏焊；5）連接導線應正確、無交叉，走線美觀簡潔；項目考核項目配分考核要求評分標準扣分得分電路分析20能正確分析電路的工作原理分析錯誤，扣5分/處

元件清點1010min內完成所有元器件的清點、檢測及調換①超出規(guī)定時間更換元件，扣2分/個②檢測數(shù)據(jù)不正確，扣2分/處

組裝焊接20①工具使用正確，焊點規(guī)范②元件的位置、連線正確③布線符合工藝要求①整形、安裝或焊點不規(guī)范，扣1分/處②損壞元器件，扣2分/個③錯裝、漏裝元器件，扣2分/個④布線不規(guī)范，扣1分/處

通電測試20電路功能能夠完全實現(xiàn)①LED不發(fā)光，扣5分/個②電路性能檢測步驟，扣5分/步

故障分析檢修20①能正確觀察出故障現(xiàn)象②能正確分析故障原因，判斷故障范圍③檢修思路清晰、方法得當④檢修結果正確①故障現(xiàn)象觀察錯誤，扣2分/次②故障原因分析錯誤，或故障范圍判斷過大，扣2分/次③檢修思路不清，方法不當，扣2分/次；儀表使用錯誤，扣2分/次④檢修結果錯誤，扣2分/次

安全、文明工作10①安全用電，無人為損壞儀器、元件和設備②操作習慣良好，能保持環(huán)境整潔，小組團結協(xié)作③不遲到、早退、曠課①發(fā)生安全事故，或人為損壞設備、元器件，扣10分②現(xiàn)場不整潔、工作不文明，團隊不協(xié)作，扣5分③不遵守考勤制度，每次扣2~5分

合計

項目2鍵控編碼顯示電路數(shù)字電子技術項目化教程項目概述數(shù)字系統(tǒng)中，常用的各種邏輯電路，就其結構、工作原理和邏輯功能而言，可分為兩大類，即組合邏輯電路（簡稱組合電路）和時序邏輯電路（簡稱時序電路）。前面學過的門電路就屬于最簡單的組合邏輯電路。在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，常常需要將測量和運算結果用數(shù)字、符號等直觀地顯示出來，一方面供人們直接讀取測量和運算結果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。本項目設計的鍵控編碼顯示電路，就是由常用的組合邏輯電路，編碼器、譯碼器和數(shù)碼顯示器等構成的能顯示0-9等十個數(shù)碼的應用電路。教學目的：1．了解組合電路的的概念及特點；熟悉組合電路的分析方法及設計方法。2．了解編碼器的概念及編碼器的分類。3．理解優(yōu)先編碼器74LS148的功能及特點。4．了解譯碼器的概念及分類。5．了解數(shù)字顯示電路的組成及數(shù)字顯示器件的分類；熟悉七段字符顯示器的組成及特點，.熟悉七段顯示譯碼器74LS48、4511的邏輯功能及特點。6．熟悉譯碼器74LS138的邏輯功能，掌握用74LS138實現(xiàn)邏輯函數(shù)的方法。7．了解數(shù)據(jù)選擇器的概念，熟悉74LS151的邏輯功能；會用74LS151實現(xiàn)邏輯函數(shù)。8．熟練使用電路仿真軟件Multisim，正確連接仿真電路并進行功能檢測。9．能合理布局電路元器件并進行電路裝配與調試。10．電路常見故障排查。項目要求：1．工作任務：鍵控編碼顯示電路的制作2．電路功能：當0-9（或0-7）對應的數(shù)字按鍵被按下時，數(shù)碼管顯示按鍵所對應的編號。首先，用74LS148芯片對信號進行編碼，經過74LS04非門芯片還原成原碼輸出，再用CD4511完成譯碼，顯示到數(shù)碼管上。參考電路：項目咨詢：工作任務學習目標任務一組合邏輯電路1．了解數(shù)字電路的特點及分類；2．組合邏輯電路的分析方法；3．組合邏輯電路的設計方法。任務二常用的組合邏輯電路1．理解編碼器的概念及分類；掌握優(yōu)先編碼器74LS148的邏輯功能及特點；2．了解譯碼器的概念及分類，熟悉顯示譯碼器的邏輯功能及特點；掌握七段數(shù)碼管的功能特點及應用；3．理解變量譯碼器74LS138的邏輯功能，掌握用74LS138實現(xiàn)邏輯函數(shù)的方法；4．了解數(shù)據(jù)選擇器的概念，熟悉74LS151的邏輯功能，能用74LS151實現(xiàn)邏輯函數(shù)；5．了解全加器的工作原理，熟悉全加器及多位加法器的邏輯功能；6．熟悉數(shù)值比較器的工作原理，熟悉4位數(shù)值比較器74LS85的邏輯符號及功能。2.1：組合邏輯電路數(shù)字系統(tǒng)中，常用的各種邏輯電路，就其結構、工作原理和邏輯功能而言，可分為兩大類，即組合邏輯電路（簡稱組合電路）和時序邏輯電路（簡稱時序電路）。1．定義由若干個邏輯門組成的具有一組輸入和一組輸出的非記憶性邏輯電路，即為組合邏輯電路。其任意時刻的穩(wěn)定輸出，僅僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關。其結構框圖可用圖2-1來描述。2．特點

（1）從結構上看：輸入與輸出之間沒有反饋延遲通路且電路中不含記憶元件。（2）從功能上看：電路任何時刻的輸出僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關。分析組合邏輯電路是為了確定已知電路的邏輯功能，或者檢查電路設計是否合理。分析就是根據(jù)給定的邏輯圖，找出輸出信號與輸入信號之間的關系，從而確定電路的邏輯功能。1．分析組合電路的目的2.1：組合邏輯電路2.1.1組合電路的分析（1）根據(jù)給定的邏輯圖，寫出邏輯函數(shù)表達式（從輸入到輸出逐級寫出）；（2）用公式法化簡或變換邏輯函數(shù)表達式；（3）根據(jù)邏輯函數(shù)表達式，將輸入變量全部取值組合，逐一代入表達式中計算，得到函數(shù)值，然后列出真值表。2．分析組合電路的步驟2.1：組合邏輯電路2.1.1組合電路的分析例2-1：分析如圖所示組合邏輯電路的功能。解：（1）寫出邏輯函數(shù)表達式：Y＝（2）化簡，由反演律得：Y＝AB＋BC＋AC（3）列真值表，如表所示。（4）確定邏輯功能：兩個或兩個以上輸入為1時，輸出Y為1，故此電路在實際應用中為“多數(shù)表決電路”。ABCY000000100100011110001011110111112.1：組合邏輯電路2.1.2組合電路的設計設計組合電路是為了得到滿足功能要求的最佳電路。所謂設計，就是根據(jù)給出的實際邏輯問題，求出能夠實現(xiàn)這一邏輯功能（要求）的最簡的邏輯電路。它是分析的逆過程。1．設計組合電路的目的（1）分析設計要求。根據(jù)題意，確定輸人、輸出變量并進行邏輯賦值（即確定0和1代表的含義）。（2）根據(jù)功能要求列出真值表。（3）由真值表寫出邏輯函數(shù)表達式并根據(jù)需要化簡和變換。（4）根據(jù)最簡表達式畫邏輯圖或根據(jù)最小項表達式畫出用組合電路實現(xiàn)該邏輯功能的電路圖。2．設計組合電路的步驟2.1：組合邏輯電路2.1.2組合電路的設計例2-3設計一個表決電路，有A、B、C三人進行表決，當有兩人或兩人以上同意時決議才算通過，但同意的人中必須有A在內。解：（1）確定輸入、輸出變量并賦值：設輸入變量為A、B、C三個人，1表示同意，0表示不同意；輸出變量Y表示決議是否通過，1表示通過，0表示沒有通過。（2）根據(jù)題目要求列真值表如表所示。ABCY00000010010001101000101111011111（3）由真值表寫出邏輯函數(shù)表達式并化簡得：（4）畫出邏輯電路圖：邏輯電路如圖所示。技能訓練：組合邏輯電路的設計與驗證1．訓練目標（1）掌握常用邏輯門電路的功能及使用方法；（2）會設計簡單組合電路并正確接線，驗證其邏輯功能；（3）能夠排除電路中出現(xiàn)的故障。2．訓練器材（1）數(shù)字電子技術技能訓練開發(fā)板（2）集成電路74LS00、74LS20、杜邦線若干3．訓練內容（1）設計一個電子鎖，如圖所示，其中A、B、C、D是四個二進制代碼輸入端，為密碼輸入確認端（當=0時，表示確認）。每把鎖有四位密碼（設該鎖的密碼為1011），若輸入代碼符合該鎖密碼，并=0確認時，送出一個開鎖信號（F1=1），用于開鎖指示的發(fā)光二極管亮；若輸入代碼不符合該鎖密碼，并=0確認時，送出報警信號（F2=1），用于報警指示的發(fā)光二極管亮；若=1時，不送出任何信號。技能訓練：組合邏輯電路的設計與驗證（2）用“與非”門設計一個多數(shù)表決電路。當三個輸入端中有多數(shù)個（兩個或三個）為“1”時，輸出才為“1”。4．訓練步驟（1）設計一個電子鎖電路寫出設計過程，要求用最少的邏輯門實現(xiàn)，畫出實驗電路圖，搭試電路進行驗證，并自擬表格記錄實驗結果。（2）用“與非”門設計一個多數(shù)表決電路。按組合電路的設計步驟設計電路（寫出最簡與或表達式，然后變換為與非-與非形式并畫出實驗電路），在開發(fā)板上用74LS00和74LS20搭接電路并驗證功能。5．訓練報告要求（1）列出組合邏輯電路的設計過程，（2）繪制設計的電路圖。（3）記錄實驗結果并記錄，分析各電路邏輯功能的正確性。2.2：常用的集成組合邏輯電路2.2.1編碼器1．編碼及編碼器的概念用文字、數(shù)碼、符號等字符表示特定對象的過程，稱為編碼。在數(shù)字系統(tǒng)中，用多位二進制數(shù)碼0和1按某種規(guī)律排列，組成不同的碼字，用以表示某一特定的含義，稱為編碼。2．編碼器的分類能實現(xiàn)編碼操作的數(shù)字電路（邏輯電路）則稱為編碼器。編碼器輸入的是被編的信號，輸出的是所使用的二進制代碼，結構框圖如圖所示。通常輸入變量（信號）的個數(shù)m與輸出變量的位數(shù)n之間應滿足m≤2n。習慣上我們把有m個輸入端，n個輸出端的編碼器稱為m線－n線編碼器。2.2：常用的集成組合邏輯電路2.2.1編碼器2．編碼器的分類根據(jù)被編信號的不同特點和要求，編碼器可分為普通編碼器和優(yōu)先編碼器；按輸出代碼的位數(shù)跟輸入信號數(shù)之間的關系不同有二進制編碼器和二－十進制編碼器兩類。普通編碼器的輸入變量是互相排斥的，即每一時刻只能有一個輸入端提出編碼要求?；蛘哒f編碼器任何時刻只能對其中一個輸入信息（號）進行編碼，否則將在輸出端發(fā)生混亂。而優(yōu)先編碼器可以同時有幾個輸入端提出編碼要求，但電路只對其中優(yōu)先級別最高的信號進行編碼，其它信號均不被編碼。其輸入信號的優(yōu)先級別是設計人員根據(jù)需要預先確定的。2.2：常用的集成組合邏輯電路2.2.1編碼器2．編碼器的分類(1）二進制編碼器1位二進制數(shù)有0、1兩個數(shù)碼，可以表示2個信號；2位二進制數(shù)碼有4種取值組合，可以表示4個信號；3位二進制數(shù)碼有8種取值組合，可以表示8個信號；……n位二進制代碼有2n

種取值組合，可以表示2n個信號。用n位二進制代碼對2n個信號進行編碼的電路稱為二進制編碼器。顯然，二進制編碼器輸入信號的個數(shù)N與輸出變量的位數(shù)n之間滿足N＝2n的關系。N個信號n位代碼2.2：常用的集成組合邏輯電路2.2.1編碼器a．優(yōu)先編碼器74LS1482.2：常用的集成組合邏輯電路2.2.1編碼器a．優(yōu)先編碼器74LS1482.2：常用的集成組合邏輯電路2.2.1編碼器a．優(yōu)先編碼器74LS148優(yōu)先編碼器74LS148的功能表2.2：常用的集成組合邏輯電路2.2.1編碼器2．編碼器的分類（2）二—十進制編碼器將十進制數(shù)0～9編成二進制代碼的電路，即用四位二進制代碼表示一位十進制數(shù)的編碼電路，稱為二—十進制編碼器。該編碼器的輸入是代表0～9的十個信號（N=10），輸出是四位二進制代碼，故稱10線—4線編碼器。8421BCD碼編碼器就是最常用的一種二—十進制編碼器。其功能示意圖如圖所示。二—十進制編碼器功能示意圖2.2：常用的集成組合邏輯電路2.2.1編碼器2．編碼器的分類（2）二—十進制編碼器常用的二—十進制優(yōu)先編碼器有74LS147，它把I0～I9的十個狀態(tài)（數(shù)）分別編成十個BCD碼。其中I9的優(yōu)先權最高，I0的優(yōu)先權最低。其功能表如表所示。74LS147優(yōu)先編碼器的輸入端和輸出端都是低電平有效，即當某一個輸入端低電平0時，4個輸出端就以低電平0的輸出其對應的8421BCD編碼。當9個輸入全為1時，4個輸入出也全為1，代表輸入十進制數(shù)0的8421BCD編碼輸出。2.2：常用的集成組合邏輯電路2.2.2譯碼器1．譯碼及譯碼器的概念譯碼是編碼的逆過程，它是把二進制代碼所表示的特定信息翻譯出來的過程。如果將代碼比作電話號碼，那么譯碼就是按照電話號碼找用戶的過程。而能夠實現(xiàn)譯碼功能（操作）的電路稱為譯碼器。2．譯碼器的分類及方框圖根據(jù)譯碼信號的特點可把譯碼器分為二進制譯碼器、二－十進制譯碼器、顯示譯碼器。譯碼器輸入的是二進制代碼，輸出的是與輸入代碼相對應的信息，其框圖如圖所示。將n個輸入代碼轉換為對應的m個輸出信號的過程就是譯碼。顯然，輸入代碼的位數(shù)n與輸出的信號數(shù)m應滿足m≤2n的關系。2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖（1）二進制譯碼器把二進制代碼的所有組合狀態(tài)都翻譯出來的電路即為二進制譯碼器，其輸入輸出端子數(shù)滿足m＝2n。3線－8線譯碼器示意圖2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖（1）二進制譯碼器當改變輸入A2、A1、A0的狀態(tài)，可得出相應的結果，如表所示。顯見，對于每一組輸入代碼，對應著一個確定的輸出信號。反過來說，每一個輸出都對應了輸入變量的一個最小項。2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖集成3線—8線譯碼器74LS138，下圖是其邏輯功能示意圖。2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖集成3線—8線譯碼器74LS138功能表如下由表可看出，譯碼器的每一個輸出對應了輸入變量的一個最小項，即譯碼器的輸出提供了輸入變量的所有最小項。2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖用兩片74LS138可以擴展組成一個4線－16線譯碼器，電路如圖所示。2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖（2）二－十進制譯碼器將四位二進制代碼（BCD代碼）翻譯成一位十進制數(shù)字的電路，就是二－十進制譯碼器，又稱為BCD碼譯碼器。其中8421BCD碼譯碼器應用較廣泛。由于它有四個輸入端，十個輸出端，因此又稱4線－10線譯碼器。2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖（2）二－十進制譯碼器2.2：常用的集成組合邏輯電路2.2.2譯碼器2．譯碼器的分類及方框圖（3）顯示譯碼器顯示電路通常由譯碼器、驅動器和顯示器三部分組成。其中，把譯碼器和驅動器集成在一塊芯片上，即構成顯示譯碼器，它輸入的一般為二－十進制代碼（BCD代碼），輸出的信號則用于驅動顯示器件（數(shù)碼顯示器），顯示出十進制數(shù)字來。顯示電路的組成如圖所示。2.2：常用的集成組合邏輯電路