-PAGEIV-摘要隨著社會(huì)發(fā)展，電子技術(shù)與集成電路的進(jìn)展日益迅猛，各類(lèi)IC產(chǎn)品蓬勃發(fā)展。在集成電路產(chǎn)業(yè)中，模擬集成電路設(shè)計(jì)與版圖設(shè)計(jì)成為近年熱門(mén)方向。本文的電路設(shè)計(jì)是基于華大九天Aether全定制IC設(shè)計(jì)平臺(tái)以及其內(nèi)置的0.18umPDK工藝庫(kù)，完成了二級(jí)折疊型共源共柵放大器的電路與版圖設(shè)計(jì)及電路仿真，輸入級(jí)電路是以PMOS為差分對(duì)輸入的折疊共源共柵結(jié)構(gòu)。輸出級(jí)電路中，選用了電流源負(fù)載的共源級(jí)電路。為了優(yōu)化性能，還引入了適當(dāng)?shù)碾娏麋R電路、偏置電路以及基準(zhǔn)電流源。在1.8V電源電壓下，此運(yùn)算放大器的開(kāi)環(huán)直流增益達(dá)到為86.78dB，單位增益帶寬為69.72MHz，相位裕度60.4°，且靜態(tài)功耗為1.04mW。版圖部分DRC及LVS驗(yàn)證無(wú)誤，且版圖布局合理，面積小。關(guān)鍵詞：折疊型共源共柵放大器電路設(shè)計(jì)版圖仿真AbstractWiththedevelopmentofsociety,theprogressofelectronictechnologyandintegratedcircuitsisincreasinglyrapid,andvariousICproductsarebooming.Intheintegratedcircuitindustry,analogintegratedcircuitdesignandlayoutdesignhavebecomepopulardirectionsinrecentyears. ThecircuitdesigninthisarticleisbasedontheHuadajiutianAetherfull-customICdesignplatformanditsbuilt-in0.18umPDKprocesslibrary.Ithascompletedthecircuitandlayoutdesignaswellascircuitsimulationofthesecond-stagefoldedcascodeamplifier.TheinputstagecircuitadoptsafoldedcascodestructurewithPMOSasthedifferentialpairinput.Intheoutputstagecircuit,acommon-sourcecircuitwithcurrentsourceloadisselected.Tooptimizeperformance,appropriatecurrentmirrorcircuits,biascircuits,andreferencecurrentsourcesarealsointroduced.Underapowersupplyvoltageof1.8V,theopen-loopDCgainofthisoperationalamplifierreaches86.78dB,withaunitgainbandwidthof69.72MHz,aphasemarginof60.4°,andastaticpowerconsumptionof1.04mW.TheDRCandLVSverificationsofthelayoutareaccurate,andthelayoutisreasonablyarrangedwithasmallarea.Keywords:Foldedcascodeamplifier,Circuitdesign,Layout,Simulation

目錄TOC\o"2-3"\f\h\z\u\t"標(biāo)題1,1"10504摘要 I32281Abstract II11561目錄 III121331緒論 6276071.1二級(jí)折疊型共源共柵放大器研究的背景、意義及目的 6227161.1.1研究背景 6103191.1.2研究目的及意義 6163891.2國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì) 7189511.2.1國(guó)內(nèi)研究現(xiàn)狀 7192661.2.2國(guó)外研究現(xiàn)狀 7291171.2.3發(fā)展趨勢(shì) 8102311.3論文的主要內(nèi)容及結(jié)構(gòu)安排 8204062運(yùn)算放大器的基礎(chǔ)及性能指標(biāo)分析 10253102.1運(yùn)算放大器的基礎(chǔ)知識(shí) 1033722.2性能指標(biāo)分析 1266922.2.1開(kāi)環(huán)直流增益 12271362.2.2單位增益帶寬 1217432.2.3相位裕度 12310182.2.4輸出動(dòng)態(tài)范圍 13158592.2.5壓擺率 13311022.2.6共模輸入電壓 14206982.2.7共模抑制比 14301412.2.8電源抑制比 14274873二級(jí)折疊型共源共柵放大器的結(jié)構(gòu)設(shè)計(jì) 15281723.1總體電路結(jié)構(gòu)介紹 15189363.2輸入級(jí)放大電路結(jié)構(gòu)設(shè)計(jì) 1677533.2.1差分放大電路結(jié)構(gòu)優(yōu)勢(shì) 16279803.2.2折疊共源共柵結(jié)構(gòu)選擇 17204323.2.3輸入級(jí)結(jié)構(gòu)確定 17243963.3輸出級(jí)放大電路結(jié)構(gòu)設(shè)計(jì) 19232193.3.1電流源負(fù)載的共源級(jí)電路 19158993.3.2源跟隨器 20229043.4偏置電路及基準(zhǔn)源電路設(shè)計(jì) 2090473.4.1電阻分壓偏置電路 21275913.4.2自偏置電路 21293083.4.3結(jié)構(gòu)確定 2219863.5補(bǔ)償電路結(jié)構(gòu) 24121434二級(jí)折疊型共源共柵放大器的仿真及優(yōu)化 2558474.1二級(jí)折疊共源共柵放大器仿真結(jié)果分析 25180514.1.1輸入共模電壓范圍分析 25169624.1.2輸出動(dòng)態(tài)范圍分析 26147014.1.3靜態(tài)功耗的分析 27134774.1.4開(kāi)環(huán)直流增益、相位裕度及單位增益帶寬分析 272554.2.5直流傳輸仿真結(jié)果分析 293524.1.6共模抑制比的分析 29127114.1.7壓擺率（SR）的分析 31101164.1.8電源抑制比的分析 3284554.1.9輸出擺幅的分析 3255364.1.10等效輸入噪聲 33320304.1.11蒙特卡洛仿真結(jié)果分析 34319294.1.12標(biāo)準(zhǔn)工藝角（TT）下，不同溫度掃描結(jié)果分析 3525174.2前仿真結(jié)果匯總 36297344.3優(yōu)化指標(biāo)方法 3681844.4本章小結(jié) 36156555二級(jí)折疊型共源共柵放大器的版圖繪制與后仿 3784085.1版圖繪制基本規(guī)則及方法 37113855.1.1版圖繪制規(guī)則 37276965.1.1版圖繪制方法 37125885.2整體電路版圖繪制分析 3746125.3整體電路版圖驗(yàn)證 39275275.3.1DRC/LVS驗(yàn)證 3921885.3.2版圖后仿真的分析 4071105.4本章小結(jié) 4211885總結(jié) 4312265參考文獻(xiàn) 4425551致謝 46--PAGE1-1緒論1.1二級(jí)折疊型共源共柵放大器研究的背景、意義及目的1.1.1研究背景集成電路產(chǎn)業(yè)現(xiàn)已成為高新科技產(chǎn)業(yè)，產(chǎn)品應(yīng)用范圍廣泛，從手機(jī)、計(jì)算機(jī)、高清電視等電器到云計(jì)算、物聯(lián)網(wǎng)甚至軍工國(guó)防，各行各業(yè)都設(shè)計(jì)到集成電路的應(yīng)用。運(yùn)算放大器在模擬集成電路中所占地位很高，并且作為電子系統(tǒng)的核心部分，其性能對(duì)整體電路系統(tǒng)的性能起到了決定性作用。二級(jí)折疊共源共柵電路結(jié)構(gòu)在設(shè)計(jì)上具有一定的優(yōu)勢(shì)，如減少電源抖動(dòng)對(duì)放大器性能的影響、提高線性度等。因此，在實(shí)際應(yīng)用中得到廣泛采用。集成電路技術(shù)日益進(jìn)步，尺寸逐漸縮減、工藝優(yōu)化和模擬電路設(shè)計(jì)方法的改進(jìn)，為二級(jí)折疊型共源共柵極運(yùn)算放大器的設(shè)計(jì)提供可行和高效的方案。其具有高增益、寬擺幅、帶寬寬、噪聲低等優(yōu)點(diǎn)，因此在眾多精密測(cè)量?jī)x器、通信系統(tǒng)及信號(hào)處理中都得到廣泛應(yīng)用。尤其是在低電壓、低功耗、高集成度的發(fā)展趨勢(shì)下，這種結(jié)構(gòu)在集成電路設(shè)計(jì)領(lǐng)域種的應(yīng)用前景非常廣闊。在整個(gè)集成電路產(chǎn)業(yè)當(dāng)中，模擬集成電路與版圖的設(shè)計(jì)是近些年的熱門(mén)發(fā)展方向，其中二級(jí)折疊共源共柵放大器的電路與版圖設(shè)計(jì)被廣泛應(yīng)用于模擬集成電路產(chǎn)業(yè)的各個(gè)領(lǐng)域，近年來(lái)在電子行業(yè)受到了廣泛的關(guān)注。1.1.2研究目的及意義

模擬集成運(yùn)算放大器是一種多級(jí)放大電路，通過(guò)直接耦合實(shí)現(xiàn)。它具備顯著的特性，包括高開(kāi)環(huán)差模放大倍數(shù)、高輸入阻抗以及低輸出電阻。這些特點(diǎn)使得其在電路設(shè)計(jì)中表現(xiàn)卓越。通過(guò)靈活應(yīng)用不同的反饋網(wǎng)絡(luò)，可構(gòu)建出豐富多樣的基本應(yīng)用電路。而且，由于其體積小巧、使用方便，它已成為應(yīng)用最廣泛的集成電路之一。從身邊的手機(jī)、計(jì)算機(jī)，到醫(yī)療設(shè)備、通信衛(wèi)星、航天飛機(jī)，運(yùn)算放大器都在發(fā)揮著信號(hào)放大的關(guān)鍵作用，是電子設(shè)計(jì)的基石之一，應(yīng)用廣泛，從簡(jiǎn)單的小信號(hào)放大到復(fù)雜的模擬信號(hào)處理，幾乎適用于所有設(shè)計(jì)。雖然運(yùn)放原理很簡(jiǎn)單，但在應(yīng)用中需要考慮很多的參數(shù)。在設(shè)計(jì)方面，二級(jí)折疊共源共柵運(yùn)算放大器電路與版圖的過(guò)程中會(huì)面臨諸多的技術(shù)挑戰(zhàn)。電路的功耗、增益、穩(wěn)定性等性能指標(biāo)是相互制約影響的。例如，如何保證放大器性能的同時(shí)實(shí)現(xiàn)低功耗、低噪聲及保持電路穩(wěn)定性、提高線性度。在繪制放大器版圖過(guò)程中，由于受到工藝限制，最后整體版圖仿真出來(lái)的結(jié)果會(huì)與可能與理論存在偏差。這些技術(shù)難題不但制約了二級(jí)折疊共源共柵運(yùn)算放大器發(fā)展，也為研究提供了新的契機(jī)。在理論上，二級(jí)折疊共源共柵運(yùn)算放大器的研究有利于推動(dòng)現(xiàn)代集成電路設(shè)計(jì)理論的發(fā)展。在研究其電路結(jié)構(gòu)、工作原理及性能優(yōu)化方法的過(guò)程中，可以為集成電路設(shè)計(jì)領(lǐng)域提供新的理論支持和技術(shù)指導(dǎo)。在應(yīng)用層面，對(duì)其進(jìn)行研究有利于提升電子系統(tǒng)的整體性能。隨著人工智能、物聯(lián)網(wǎng)等領(lǐng)域的高速發(fā)展，對(duì)電子系統(tǒng)性能的要求也越來(lái)越高。對(duì)運(yùn)放結(jié)構(gòu)進(jìn)行優(yōu)化設(shè)計(jì)，可以提高電子系統(tǒng)的信號(hào)處理能力、降低功耗、提高集成度，滿(mǎn)足更加復(fù)雜和嚴(yán)苛的要求。1.2國(guó)內(nèi)外研究現(xiàn)狀及發(fā)展趨勢(shì)1.2.1國(guó)內(nèi)研究現(xiàn)狀我國(guó)集成電路產(chǎn)業(yè)起步晚，始于20世紀(jì)60年代中期。經(jīng)數(shù)十年努力，現(xiàn)已形成產(chǎn)品設(shè)計(jì)、芯片制造與封裝協(xié)同發(fā)展的良好態(tài)勢(shì)。1957年，在半導(dǎo)體研究室王守武成功研制出中國(guó)第一支鍺合金晶體管，并拉制出第一根鍺單晶，為中國(guó)半導(dǎo)體技術(shù)的發(fā)展奠定了重要基礎(chǔ)。1958年，林蘭英拉制出中國(guó)第一根硅單晶。1960年，中科院半導(dǎo)體所與河北半導(dǎo)體研究所相繼成立，標(biāo)志著我國(guó)半導(dǎo)體工業(yè)體系初步形成。到1965年，我國(guó)迎來(lái)了首塊集成電路的誕生，這進(jìn)一步推動(dòng)了我國(guó)半導(dǎo)體技術(shù)的發(fā)展。1990年8月，國(guó)家啟動(dòng)了“908工程”，這是致力于微電子產(chǎn)業(yè)發(fā)展的重要工程；同時(shí)，還推出了“909工程”，成為電子工業(yè)史上投資規(guī)模最大的國(guó)家級(jí)項(xiàng)目。1965年，中國(guó)科學(xué)院成立156工程處，黃敞自此投身于航天微電子與微計(jì)算機(jī)事業(yè)。團(tuán)隊(duì)成功研制出固體火箭用的CMOS集成電路計(jì)算機(jī)；1965年12月，河北半導(dǎo)體研究所(“中電科13所”)率先召開(kāi)DTL型數(shù)字電路鑒定會(huì)，標(biāo)志著中國(guó)已研制成功集成電路，時(shí)隔美國(guó)發(fā)明集成電路不到8年。1968年，北京組建東光電工廠，海組建無(wú)線電十九廠，集成電路開(kāi)始產(chǎn)業(yè)化，能做到這樣已經(jīng)很不容易了REF_Ref24777\r\h[5]。2012年，臺(tái)積電也開(kāi)始了22nmHP制程的芯片研發(fā)工作。2015年，國(guó)內(nèi)封測(cè)龍頭長(zhǎng)電科技7.8億美元收購(gòu)新加坡的上市公司、市場(chǎng)份額不低的同行星科金朋。約2019年，中芯國(guó)際突破了14nm工藝。近年來(lái)，中國(guó)已成為世界規(guī)模最大、增速最快的集成電路市場(chǎng)，但國(guó)內(nèi)需求多通過(guò)進(jìn)口滿(mǎn)足，尤其以高端芯片的需求缺口較大。為此，政府及相關(guān)部門(mén)出臺(tái)了大量法規(guī)、政策推動(dòng)集成電路國(guó)產(chǎn)化。1.2.2國(guó)外研究現(xiàn)狀在20世紀(jì)50年代，1941年，貝爾實(shí)驗(yàn)室的KarlD.SwartzelJr.成功發(fā)明了首個(gè)由真空管組成的運(yùn)算放大器，將其命名為“SummingAmplifier”。在1952年，GeorgeA.PhilbrickResearches（GAP/R）公司首次將一款真空管運(yùn)算放大器作為商業(yè)產(chǎn)品進(jìn)行銷(xiāo)售，該產(chǎn)品的型號(hào)為K2-W。1963年，F(xiàn)airchildSemiconductors的BobWidlar成功設(shè)計(jì)了首個(gè)以集成電路單一芯片形式制成的運(yùn)算放大器μA702。隨后在1965年，經(jīng)過(guò)改進(jìn)后推出了μA709型號(hào)。11968年Fairchild推出的μA741運(yùn)算放大器，至今仍在生產(chǎn)，被譽(yù)為最成功且長(zhǎng)壽的IC之一，成為微電子工業(yè)發(fā)展史上的獨(dú)特標(biāo)志，歷經(jīng)數(shù)十年仍未被取代，眾多制造商持續(xù)生產(chǎn)。精密集成運(yùn)算放大器OP07（或μA714）于1975年問(wèn)世，為運(yùn)算電路的發(fā)展注入了新的活力。精密運(yùn)算和精密測(cè)量要求測(cè)試電路具有高輸入電阻、低噪聲、低偏置電流、高開(kāi)環(huán)增益、高共模抑制比、低漂移等性能。通用型集成運(yùn)算放大器不具備這些性能，需要專(zhuān)用的精密運(yùn)算放大器。在20世紀(jì)80年代初，μA715運(yùn)算放大器（該型號(hào)于1982年已出現(xiàn)在仙童公司的線性器件數(shù)據(jù)手冊(cè)中）具備65MHz的帶寬和18V/μs的輸出電壓擺動(dòng)速率（在跟隨器狀態(tài)下）。而在同一時(shí)期，還有更早的LM318運(yùn)算放大器，它于1971年推出。到2009年，Intel公司全新推出了酷睿i系列處理器，其采用了創(chuàng)紀(jì)錄的32納米工藝，并且下一代22納米工藝正處于研發(fā)階段。在2011年，Intel公司發(fā)布了22nm工藝。在半導(dǎo)體領(lǐng)域，2017年2月8日，英特爾宣布未來(lái)3-4年將投資70億美元用于建設(shè)半導(dǎo)體工廠，生產(chǎn)先進(jìn)的7nm芯片。此外，博世集團(tuán)2017年6月20日宣布，將在德國(guó)德累斯頓新建一座半導(dǎo)體晶圓廠。隨著物聯(lián)網(wǎng)和交通出行的發(fā)展，為了更好地滿(mǎn)足日益增長(zhǎng)的產(chǎn)品需求，新工廠落成后將用來(lái)生產(chǎn)基于12英寸晶圓技術(shù)的芯片。這座投資約10億歐元的高新技術(shù)工廠預(yù)計(jì)在2019年底竣工，2021年底開(kāi)始投入運(yùn)營(yíng)。新的晶圓廠是博世集團(tuán)130多年歷史上最大的單項(xiàng)投資。1.2.3發(fā)展趨勢(shì)隨著科技的發(fā)展，集成電路的集成度日益增強(qiáng)，從最初的小規(guī)模集成電路（SSI）逐步演進(jìn)為中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI），并進(jìn)而發(fā)展為當(dāng)今的超大規(guī)模集成電路（VLSI）和系統(tǒng)級(jí)芯片（SoC）。這些技術(shù)不僅使電子產(chǎn)品變得更加小巧、輕便，還大大提高了其性能和功能。集成電路現(xiàn)已廣泛滲透到多個(gè)關(guān)鍵領(lǐng)域，從計(jì)算機(jī)到通信，從消費(fèi)電子到汽車(chē)電子，再到航空航天等，都體現(xiàn)不可或缺的應(yīng)用價(jià)值和深遠(yuǎn)的重要性。成為現(xiàn)代電子信息產(chǎn)業(yè)的核心基礎(chǔ)。未來(lái)，隨著半導(dǎo)體工藝的不斷進(jìn)步和新技術(shù)的發(fā)展，集成電路將繼續(xù)向更高集成度、更高性能、更低功耗的方向發(fā)展。1.3論文的主要內(nèi)容及結(jié)構(gòu)安排本文的核心研究?jī)?nèi)容是二級(jí)折疊共源共柵放大器的電路結(jié)構(gòu)設(shè)計(jì)與版圖布局，實(shí)現(xiàn)高性能和高密度布局。難點(diǎn)在于如何優(yōu)化電路元件和版圖設(shè)計(jì)，提高運(yùn)算放大器的性能指標(biāo)，同時(shí)保證可制造性和可測(cè)試性，需要深入研究和反復(fù)實(shí)驗(yàn)，不斷優(yōu)化和完善設(shè)計(jì)方案，達(dá)到預(yù)期的研究目標(biāo)。電路設(shè)計(jì)思路是結(jié)合運(yùn)算放大器的各項(xiàng)性能參數(shù)，考慮電路穩(wěn)定性及轉(zhuǎn)換速率方等面等因素。分別對(duì)輸入輸出級(jí)電路、偏置電路、基準(zhǔn)電流源電路以及補(bǔ)償電路進(jìn)行結(jié)構(gòu)的選擇，并結(jié)合對(duì)仿真結(jié)果的分析，對(duì)電路元件參數(shù)進(jìn)行精細(xì)調(diào)整，從而實(shí)現(xiàn)了電路性能的優(yōu)化。二級(jí)折疊型共源共柵放大器的的設(shè)計(jì)目標(biāo)如表1.1所示：表1.1二級(jí)折疊共源共柵放大器設(shè)計(jì)目標(biāo)指標(biāo)設(shè)計(jì)要求電源電電壓1.8V±10%共模輸入電壓固定在（VDD+VSS）/2輸出動(dòng)態(tài)范圍[0.1(VDD-VSS),0.9(VDD-VSS)]開(kāi)環(huán)直流增益≥70dB單位增益帶寬≥30MHz相位裕度≥60degree運(yùn)用華大九天Aether全定制IC設(shè)計(jì)平臺(tái)及0.18umPDK設(shè)計(jì)一個(gè)在標(biāo)準(zhǔn)工藝角下滿(mǎn)足表1.1指標(biāo)的二級(jí)折疊型共源共柵運(yùn)算放大器的電路及版圖設(shè)計(jì)。論文的組織架構(gòu)如下：第一章為緒論，概述了研究背景、目的、意義，以及國(guó)內(nèi)外的研究現(xiàn)狀和未來(lái)發(fā)展趨勢(shì)。第二章是運(yùn)算放大器的基礎(chǔ)知識(shí)與性能指標(biāo)分析，對(duì)運(yùn)算放大器的基本原理進(jìn)行了簡(jiǎn)明扼要的介紹，并對(duì)其性能指標(biāo)進(jìn)行了細(xì)致的介紹。第三章詳細(xì)描述了二級(jí)折疊型共源共柵放大器的結(jié)構(gòu)設(shè)計(jì)，其中涵蓋了偏置電路、輸入輸出級(jí)電路、基準(zhǔn)電流源電路以及頻率補(bǔ)償電路等關(guān)鍵部分的具體設(shè)計(jì)細(xì)節(jié)。第四章是對(duì)二級(jí)折疊型共源共柵放大器的仿真分析，不僅展示了所設(shè)計(jì)電路的性能指標(biāo)仿真結(jié)果，還通過(guò)深入分析仿真數(shù)據(jù)，對(duì)電路元件參數(shù)進(jìn)行了精細(xì)調(diào)整。此外，還對(duì)仿真結(jié)果進(jìn)行了全面匯總，包括在不同工藝角下部分性能指標(biāo)的具體仿真分析，以確保設(shè)計(jì)的全面性和可靠性。第五章是二級(jí)折疊型共源共柵放大器的版圖繪制及后仿真，在確定電路元件參數(shù)后，規(guī)劃所電路的版圖布局，并進(jìn)行了嚴(yán)格的DRC（設(shè)計(jì)規(guī)則檢查）和LVS（布局與原理圖一致性檢查）驗(yàn)證，以確保版圖符合設(shè)計(jì)要求。最后，進(jìn)行版圖的后仿真，并將后仿真結(jié)果與前仿真結(jié)果進(jìn)行比對(duì)分析，以評(píng)估版圖設(shè)計(jì)的準(zhǔn)確性和性能表現(xiàn)。2運(yùn)算放大器的基礎(chǔ)及性能指標(biāo)分析2.1運(yùn)算放大器的基礎(chǔ)知識(shí)運(yùn)算放大器是模擬電路中的一個(gè)核心組件，其工作的機(jī)制基于差分電壓輸入，進(jìn)而產(chǎn)生單端電壓輸出。這種放大器功能多樣，不僅可用于信號(hào)的放大與電壓的增強(qiáng)，還能實(shí)現(xiàn)電流控制、信號(hào)隔離、濾波處理以及反饋機(jī)制等。以下是對(duì)其作用的詳細(xì)解釋?zhuān)悍糯笮盘?hào)：運(yùn)算放大器有極高的增益能力，能夠顯著放大微弱的信號(hào)，從而有效減少信號(hào)在傳輸過(guò)程中受到的干擾，保證信號(hào)的清晰度和穩(wěn)定性。電壓放大：運(yùn)算放大器能把輸入信號(hào)與內(nèi)部的反相器輸出的反饋信號(hào)進(jìn)行比較，形成負(fù)反饋，從而實(shí)現(xiàn)電壓放大。電流控制：運(yùn)算放大器通過(guò)控制其偏置電流來(lái)實(shí)現(xiàn)對(duì)輸出電流的控制。電流跟隨：運(yùn)算放大器具有實(shí)現(xiàn)電流跟隨功能，即輸出電流與輸入電流保持相同的相位差。隔離：運(yùn)算放大器能夠有效地將輸入信號(hào)與輸出信號(hào)分隔開(kāi)來(lái)，從而避免兩個(gè)電路之間的相互干擾，確保信號(hào)的純凈性和系統(tǒng)的穩(wěn)定性。濾波：運(yùn)算放大器能實(shí)現(xiàn)低通和高通濾波器功能，濾除不需要的高頻和低頻信號(hào)。反饋：運(yùn)算放大器通過(guò)構(gòu)建反饋電路，實(shí)現(xiàn)負(fù)反饋機(jī)制，從而穩(wěn)定放大電路的增益，并有效減小非線性失真。在結(jié)構(gòu)方面，運(yùn)算放大器一般包含三個(gè)至關(guān)重要的端子：兩個(gè)具有高阻抗特性的輸入端子，以及一個(gè)低阻抗的輸出端子。在這兩個(gè)輸入端子中，反相輸入端通過(guò)負(fù)號(hào)（-）進(jìn)行標(biāo)識(shí)，而同相輸入端則通過(guò)正號(hào)（+）進(jìn)行標(biāo)識(shí)。其核心作用在于放大輸入端之間的電壓差異，這對(duì)于實(shí)現(xiàn)各種模擬功能，如信號(hào)鏈處理、電源管理以及控制應(yīng)用等，均顯得尤為有用。圖2.1運(yùn)算放大器電路結(jié)構(gòu)集成運(yùn)算放大器內(nèi)部包含一個(gè)多極基本放大電路，該電路由四個(gè)主要部分構(gòu)成，分別是輸入級(jí)、中間級(jí)、輸出級(jí)和偏置電路，如圖2.1所示。輸入輸出電路部分是集成運(yùn)算放大器的核心要素，對(duì)電路的性能起著至關(guān)重要的作用。為了確保信號(hào)的準(zhǔn)確性和穩(wěn)定性，減少零點(diǎn)漂移，并提高輸入電阻，通常選擇差分放大電路作為輸入級(jí)。中間級(jí)電路，主要是進(jìn)一步放大從輸入級(jí)接收到的信號(hào)電壓，通過(guò)采用共發(fā)射極放大電路來(lái)實(shí)現(xiàn)的。而輸出級(jí)，由于其直接與負(fù)載相連接，需要具備出色的電壓放大能力和強(qiáng)大的輸出功率，以確保能夠滿(mǎn)足負(fù)載的多樣化需求。這樣，整個(gè)運(yùn)算放大器系統(tǒng)能夠?qū)崿F(xiàn)對(duì)輸入信號(hào)的精確放大和穩(wěn)定輸出。此外，為了增強(qiáng)帶負(fù)載能力，輸出級(jí)還需要擁有較小的輸出電阻，常見(jiàn)的輸出級(jí)結(jié)構(gòu)包括互補(bǔ)對(duì)稱(chēng)電路和射極輸出器。最后，偏置電路提供穩(wěn)定和適宜的偏置電流及電壓，從而確保各級(jí)電路在靜態(tài)工作點(diǎn)上的穩(wěn)定運(yùn)行。圖2.2運(yùn)算放大器電路符號(hào)運(yùn)放電路符號(hào)如圖2.2所示，簡(jiǎn)單來(lái)說(shuō)就是運(yùn)放的輸出等于輸入端的差值乘AoL，表達(dá)式如2-1所示：（2-1）運(yùn)算放大器的輸出信號(hào)受到其電源電壓的限制。通常，運(yùn)算放大器的供電電壓在幾伏特到十幾伏特的范圍內(nèi)，其輸出信號(hào)的最大幅度也會(huì)受到這一范圍的限制。因此，在設(shè)計(jì)電路時(shí)，需要確保運(yùn)算放大器的供電電壓和輸出信號(hào)的要求相匹配，以避免出現(xiàn)輸出信號(hào)超出電源電壓范圍的情況。在開(kāi)環(huán)狀態(tài)下，運(yùn)放的輸出一般只會(huì)存在兩個(gè)極端值，即上探到最高輸出電壓，或者下探到最低輸出電壓。這時(shí)就需要通過(guò)在一開(kāi)始所提及的外部反饋網(wǎng)絡(luò)來(lái)進(jìn)行調(diào)節(jié)，進(jìn)入閉環(huán)工作狀態(tài)從而實(shí)現(xiàn)各種功能。2.2性能指標(biāo)分析2.2.1開(kāi)環(huán)直流增益開(kāi)環(huán)增益是放大器無(wú)反饋時(shí)的放大倍數(shù)，故得名“開(kāi)環(huán)”。高精度運(yùn)算放大器的此增益極高，常達(dá)160dB或更高。在開(kāi)環(huán)增益的頻率響應(yīng)中，從直流到某一特定頻率（稱(chēng)為主導(dǎo)極點(diǎn)轉(zhuǎn)折頻率）范圍內(nèi)，增益基本保持平穩(wěn)。一旦超過(guò)這個(gè)頻率，增益隨頻率增加，每倍頻程下降6dB（或每十倍頻程20dB）。倍頻程反映頻率倍數(shù)變化，如8倍頻程即頻率翻倍。單極點(diǎn)運(yùn)算放大器，其開(kāi)環(huán)增益將持續(xù)此速率下降。實(shí)際運(yùn)算放大器常含多極點(diǎn)，第二極點(diǎn)使增益下降速率加倍至每倍頻程12dB。若開(kāi)環(huán)增益在達(dá)到第二極點(diǎn)前已低于0dB，則放大器無(wú)條件穩(wěn)定。運(yùn)算放大器亦然，多極點(diǎn)致其增益下降更快。若增益在達(dá)到第二極點(diǎn)前已低于0dB，則放大器無(wú)條件穩(wěn)定于任意增益條件，確保性能穩(wěn)定可靠。2.2.2單位增益帶寬單位增益帶寬是放大器增益降至0dB時(shí)的頻率（Hz），是評(píng)估放大器性能的關(guān)鍵參數(shù)，反映其穩(wěn)定輸出功率的能力。在工作頻率內(nèi)，帶寬越寬，放大器放大能力越強(qiáng)，尤其適用于高頻信號(hào)放大。由于實(shí)際電路中存在各種噪聲、非線性等因素，放大器的單位增益帶寬往往小于其理論帶寬。因此，在設(shè)計(jì)和評(píng)估放大器性能時(shí)，需要考慮其單位增益帶寬的影響。2.2.3相位裕度相位裕度是在特定頻率下，輸入信號(hào)的相位與輸出信號(hào)的相位之間的差異范圍，是電路設(shè)計(jì)中至關(guān)重要的一個(gè)參數(shù)。其數(shù)值的高低直接反映了放大器對(duì)輸入信號(hào)相位變化的容忍程度。相位裕度越高，放大器就越能夠穩(wěn)定地處理信號(hào)，確保信號(hào)的準(zhǔn)確性和穩(wěn)定性。此外，通過(guò)相位裕度還可以有效預(yù)測(cè)閉環(huán)系統(tǒng)階躍響應(yīng)的過(guò)沖情況。在實(shí)際應(yīng)用中，當(dāng)相位裕度處于60°至90°的范圍內(nèi)時(shí)，信號(hào)的穩(wěn)定度將達(dá)到最佳狀態(tài)，而60°則被視為最為理想的相位裕度值。2.2.4輸出動(dòng)態(tài)范圍輸出動(dòng)態(tài)范圍指的是在特定的電源電壓和負(fù)載條件下，放大器能夠產(chǎn)生的最大峰—峰值電壓輸出范圍。這表示放大器在保證正常工作的情況下，其輸出電壓的波動(dòng)范圍。在實(shí)際應(yīng)用中，這個(gè)范圍通常受到電源電壓、負(fù)載阻抗以及放大器內(nèi)部電路設(shè)計(jì)的限制。確保放大器在規(guī)定的輸出動(dòng)態(tài)范圍內(nèi)工作，是保證放大器性能穩(wěn)定和避免失真的關(guān)鍵。2.2.5壓擺率壓擺率具體描述的是當(dāng)輸入端信號(hào)發(fā)生階躍性變化時(shí)，輸出端電壓所對(duì)應(yīng)的變化速率，采用V/μs作為壓擺率的單位，以量化描述這一速度指標(biāo)。簡(jiǎn)單說(shuō)就是輸出信號(hào)邊沿的最大變化速度。如圖2.3所示，信號(hào)在1微秒內(nèi)迅速上升了2伏特，由此計(jì)算得出其壓擺率SR為2V/μs。在選取運(yùn)算放大器時(shí)，必須根據(jù)實(shí)際應(yīng)用中所需的信號(hào)幅值和頻率，精確計(jì)算出所需的最小壓擺率，以確保所選運(yùn)放能夠滿(mǎn)足系統(tǒng)性能要求。圖2.3轉(zhuǎn)換速率SR也決定運(yùn)放處理最大頻率和輸出幅度之間的關(guān)系，關(guān)系式如表達(dá)式2-2所示： （2-2）當(dāng)給運(yùn)算放大器的輸入端施加一個(gè)上升沿和下降沿都較為陡峭的矩形波脈沖時(shí)，這一操作實(shí)際上是在測(cè)試輸出電壓在單位時(shí)間內(nèi)能夠發(fā)生何種程度的變化。壓擺率（SR）作為這一變化速度的量化指標(biāo)，它衡量了放大器在極短時(shí)間內(nèi)對(duì)輸入信號(hào)變化的響應(yīng)能力。對(duì)于需要處理大信號(hào)的應(yīng)用來(lái)說(shuō)，壓擺率是一個(gè)尤為關(guān)鍵的參數(shù)。因在大信號(hào)處理中，信號(hào)的快速變化要求放大器能夠迅速跟隨并準(zhǔn)確輸出，而壓擺率的高低直接決定了放大器在這方面的性能表現(xiàn)。因此，在選取適合大信號(hào)處理的運(yùn)算放大器時(shí)，壓擺率是一個(gè)必須重點(diǎn)考慮和評(píng)估的指標(biāo)。2.2.6共模輸入電壓共模輸入電壓是運(yùn)算放大器的一個(gè)重要輸入?yún)?shù)，它限定了放大器能夠保持正常線性工作的輸入共模電壓的邊界范圍。一旦輸入信號(hào)的共模電壓超出了這個(gè)范圍，輸出信號(hào)將不再保持線性特性，從而發(fā)生非線性失真。在實(shí)際電路中，共模輸入電壓可能會(huì)引起許多問(wèn)題，如信號(hào)失真、噪聲增加等。因此，在設(shè)計(jì)和應(yīng)用運(yùn)算放大器時(shí)，必須確保輸入信號(hào)的共模電壓落在規(guī)定的范圍內(nèi)，以保證輸出信號(hào)的準(zhǔn)確性和穩(wěn)定性。2.2.7共模抑制比共模抑制比是一個(gè)關(guān)鍵參數(shù)，用于評(píng)估輸入級(jí)差分放大器的對(duì)稱(chēng)程度以及集成運(yùn)放抑制共模干擾信號(hào)的能力。這一數(shù)值越大，說(shuō)明性能越優(yōu)。共模抑制比越高，意味著放大器對(duì)共模信號(hào)的抑制能力越強(qiáng)，從而能夠更有效地降低干擾和噪聲對(duì)系統(tǒng)性能的影響。簡(jiǎn)而言之，共模抑制比可視為差模增益與共模增益之間的比值，用dB表示，表達(dá)式如2-3所示。 （2-3）這一比值的高低直接反映了放大器在抑制共模干擾方面的效能。2.2.8電源抑制比電源電壓抑制比是指放大器在線性工作范圍內(nèi)，其輸入失調(diào)電壓隨電源電壓變化時(shí)所產(chǎn)生的變化速率。這一比率能夠反映電源波動(dòng)對(duì)放大器輸出性能的影響程度，是評(píng)估放大器性能穩(wěn)定性的重要指標(biāo)。通常情況下，電源電壓抑制比約為80dB左右。因此，當(dāng)運(yùn)算放大器被用于處理直流信號(hào)或進(jìn)行小信號(hào)的模擬放大時(shí)，對(duì)電源電壓的設(shè)置需要特別謹(jǐn)慎，以避免因電源波動(dòng)而導(dǎo)致輸出性能受到過(guò)大影響。具有較高共模抑制比的放大器具備一種優(yōu)勢(shì)，即能夠在一定程度上補(bǔ)償電源電壓抑制比的不足，從而提升整體性能。在采用雙電源供電的配置時(shí)，正負(fù)電源的電源電壓抑制比可能不盡相同，這一差異對(duì)于放大器的設(shè)計(jì)和應(yīng)用過(guò)程來(lái)說(shuō)是一個(gè)需要特別關(guān)注的因素。因此，在實(shí)際應(yīng)用中，需要充分考慮并合理處理這種差異，以確保放大器的穩(wěn)定性和性能表現(xiàn)。它是一個(gè)衡量放大器穩(wěn)定性和抗干擾能力的指標(biāo)，全差分結(jié)構(gòu)的運(yùn)放具有良好的電源抑制能力。

3二級(jí)折疊型共源共柵放大器的結(jié)構(gòu)設(shè)計(jì)本章是對(duì)電路結(jié)構(gòu)設(shè)計(jì)的介紹，設(shè)計(jì)思路是根據(jù)需求和指標(biāo)，完成二級(jí)折疊型共源共柵放大器的電路結(jié)構(gòu)搭建，并考慮電路的穩(wěn)定性、線性度、功耗和噪聲等指標(biāo)，進(jìn)行優(yōu)化設(shè)計(jì)。3.1總體電路結(jié)構(gòu)介紹二級(jí)折疊共源共柵放大器的整體電路架構(gòu)包含多個(gè)至關(guān)重要的組件。輸入級(jí)電路采用PMOS管作為差分輸入構(gòu)建折疊式共源共柵結(jié)構(gòu)，實(shí)現(xiàn)高輸入阻抗和強(qiáng)共模抑制能力。輸出級(jí)電路，選用了簡(jiǎn)單的共源級(jí)結(jié)構(gòu)，主要目的是保證最大的輸出擺幅，確保輸出信號(hào)能夠達(dá)到預(yù)期的幅度范圍。為保障電路的穩(wěn)定性，輸出級(jí)電路與第一級(jí)放大電路輸出之間引入密勒補(bǔ)償電路結(jié)構(gòu)，其主要目的是優(yōu)化零點(diǎn)頻率。這種補(bǔ)償電路能夠有效地提高電路的帶寬并穩(wěn)定其性能，尤其是在高增益情況下。此外，電路的靜態(tài)工作由偏置電路提供，確保了各個(gè)器件的正常工作狀態(tài)和偏置點(diǎn)的穩(wěn)定性?？偟膩?lái)說(shuō)，此運(yùn)算放大器的設(shè)計(jì)結(jié)構(gòu)充分考慮了輸入阻抗、增益、輸出擺幅以及穩(wěn)定性等關(guān)鍵參數(shù)，以確保其在不同工作條件下都能夠表現(xiàn)出優(yōu)異的性能和穩(wěn)定性。圖3.1二級(jí)折疊型共源共柵放大器電路結(jié)構(gòu)如圖3.1所示，二級(jí)折疊型共源共柵放大器電路結(jié)構(gòu)由五部分組成：基準(zhǔn)電流源、偏置電路、PMOS差分折疊共源共柵結(jié)構(gòu)、以電流源為負(fù)載的共源級(jí)電路以及RC補(bǔ)償電路。這些電路共同協(xié)作，實(shí)現(xiàn)了該放大器的特定功能和性能，以下是本設(shè)計(jì)電路優(yōu)勢(shì)與不足的介紹：優(yōu)勢(shì)包括以下四點(diǎn)：具有寬的輸入共模范圍。以PMOS管為差分對(duì)輸入的折疊結(jié)構(gòu)使得輸入信號(hào)可以在非常低的電平下，甚至低于地電位VSS，仍能保持穩(wěn)定和準(zhǔn)確的放大效果。具備顯著的大輸出擺幅特性，這得益于折疊式差分結(jié)構(gòu)的運(yùn)用，它有效地突破了傳統(tǒng)套筒式結(jié)構(gòu)的局限，從而實(shí)現(xiàn)了更廣泛的輸出范圍。而第二級(jí)放大結(jié)構(gòu)的引入，進(jìn)一步拓展了輸出擺幅，使電路得以實(shí)現(xiàn)全擺幅輸出。在增益方面，該電路展現(xiàn)出極高的開(kāi)環(huán)增益，共源共柵結(jié)構(gòu)有的高輸出電阻，以及自舉電路的增效作用。通過(guò)兩級(jí)放大結(jié)構(gòu)，開(kāi)環(huán)增益達(dá)到了非常出色的水平。使用了密勒補(bǔ)償技術(shù)的采用，通過(guò)優(yōu)化相位裕度，顯著提升了電路的穩(wěn)定性，使得該電路在各種工作條件和干擾下都能保持穩(wěn)定的性能表現(xiàn)。不足包括以下三點(diǎn)：電路的功耗較高，源于折疊式差分結(jié)構(gòu)增加的支路導(dǎo)致電源輸出的電流增大，且第二級(jí)放大電路為頻率補(bǔ)償需提高跨導(dǎo)，進(jìn)一步增加功耗。復(fù)雜的結(jié)構(gòu)設(shè)計(jì)。與傳統(tǒng)的單級(jí)放大電路相比，此電路設(shè)計(jì)較為復(fù)雜，增加了基準(zhǔn)電流源，可能增加了實(shí)現(xiàn)的難度和成本。使用了基準(zhǔn)電流源電路但為在電流中引入啟動(dòng)電路。這樣做可能會(huì)引入“簡(jiǎn)并點(diǎn)”，即所有自偏置電路在某些情況下可能無(wú)法正常工作，導(dǎo)致電路中沒(méi)有電流流過(guò)。這種狀態(tài)是不希望出現(xiàn)的。3.2輸入級(jí)放大電路結(jié)構(gòu)設(shè)計(jì)3.2.1差分放大電路結(jié)構(gòu)優(yōu)勢(shì)差分放大電路結(jié)構(gòu)相較于單端電路具有顯著優(yōu)勢(shì)。首先，差分電路能夠?qū)崿F(xiàn)更高的信號(hào)幅度，即在相同的電源電壓條件下，差分信號(hào)所提供的幅度是單端信號(hào)的兩倍，從而極大地提升了信號(hào)的傳輸質(zhì)量和效率。差分電路在線性度和信噪比（SNR）方面也展現(xiàn)出優(yōu)異性能，這使得其在信號(hào)處理中的應(yīng)用更具優(yōu)勢(shì)。這些優(yōu)勢(shì)共同確保了差分放大電路在各類(lèi)電路應(yīng)用中的出色表現(xiàn)。差分電路對(duì)外部電磁干擾和鄰近信號(hào)串?dāng)_的抗干擾能力強(qiáng)，能增強(qiáng)有用信號(hào)電壓，而噪聲對(duì)走線影響不變，從而相互抵消。同時(shí)，差分信號(hào)產(chǎn)生的EMI較低，因信號(hào)電平變化產(chǎn)生的磁場(chǎng)方向相反，再次抵消。差分信號(hào)具備出色的偶數(shù)階諧波抑制能力。在理想條件下，其輸出完全不會(huì)包含任何偶數(shù)階諧波，這進(jìn)一步凸顯了差分電路在通信系統(tǒng)中的卓越性和優(yōu)先選擇地位。綜合以上因素，電路的第一級(jí)放大器結(jié)構(gòu)采用了差分結(jié)構(gòu)。3.2.2折疊共源共柵結(jié)構(gòu)選擇為了克服套筒式共源共柵放大器擺幅不足的局限，避免其難以作為單位增益緩沖器使用的問(wèn)題，選擇了折疊共源共柵結(jié)構(gòu)。這種結(jié)構(gòu)不僅繼承了套筒式的高增益、高輸出阻抗和優(yōu)異的頻率特性，還展現(xiàn)出更大輸出擺幅和更低偏置電壓，電流利用率僅為套筒式一半，優(yōu)化了速度與精度REF_Ref15038\r\h[9]。盡管這種設(shè)計(jì)犧牲了部分功耗、電壓增益、極點(diǎn)頻率和引入了更多的噪聲，但折疊式共源共柵運(yùn)算放大器仍因其卓越的性能在當(dāng)前科技市場(chǎng)中獲得了更廣泛的應(yīng)用。折疊式共源共柵運(yùn)算放大器有效抑制了由共模輸入電平波動(dòng)和工藝失配導(dǎo)致的尾電流源電流變動(dòng)，同時(shí)保持了放大器直流工作點(diǎn)的穩(wěn)定性，從而在不犧牲其他性能指標(biāo)的基礎(chǔ)上，顯著增強(qiáng)了其共模抑制比。與單級(jí)共源放大器相比，共源共柵結(jié)構(gòu)在增益上實(shí)現(xiàn)了顯著的提升，大約增加了gmro倍，這遠(yuǎn)遠(yuǎn)超過(guò)了單級(jí)共源放大器的增益。同時(shí)，其輸出阻抗也得到了明顯的增強(qiáng)。但值得注意的是，共源共柵結(jié)構(gòu)在提高增益和輸出阻抗的同時(shí)，也導(dǎo)致了輸出擺幅的減小。但折疊共源共柵結(jié)構(gòu)能在實(shí)現(xiàn)更高擺幅的同時(shí)，仍能保持較大的增益和輸出阻抗，這種結(jié)構(gòu)通過(guò)創(chuàng)新的設(shè)計(jì)手法，成功地解決了增益、輸出阻抗與擺幅之間的矛盾，為電子系統(tǒng)設(shè)計(jì)提供了更為優(yōu)越的選擇。3.2.3輸入級(jí)結(jié)構(gòu)確定由3.2.1與3.2.2的闡述，本文輸入級(jí)電路最終確定的主運(yùn)放電路結(jié)構(gòu)是差分折疊型共源共柵，以PMOS作為差分對(duì)輸入，選擇原由如下：在差分放大器的設(shè)計(jì)中，雖然采用NMOS作為差分輸入對(duì)管能夠提升放大器的直流增益，但這往往需要與PMOS管結(jié)合作為共源共柵管。然而，PMOS管在相同偏置條件下的跨導(dǎo)通常僅為NMOS管的1/2至1/3，這會(huì)導(dǎo)致放大器電路的次極點(diǎn)頻率受限，進(jìn)而可能對(duì)整個(gè)電路的性能產(chǎn)生不利影響?？紤]到另一種方案，即采用PMOS作為輸入級(jí)，可以提高次極點(diǎn)頻率，并有助于降低電路噪聲，使電路更加穩(wěn)定。但會(huì)降低放大器的直流增益。在兩級(jí)放大的結(jié)構(gòu)中，綜合權(quán)衡開(kāi)環(huán)直流增益、單位帶寬以及相位裕度等指標(biāo)。為了達(dá)到最佳的折中效果，決定采用PMOS差分折疊共源共柵結(jié)構(gòu)。這種結(jié)構(gòu)不僅能夠保持較高的直流增益和穩(wěn)定性，還能在次極點(diǎn)頻率和噪聲方面表現(xiàn)出更好的性能。其電路結(jié)構(gòu)如圖3.2所示：圖3.2PMOS輸入差分折疊共源共柵M3為輸入對(duì)提供偏置電流，而M11與M12構(gòu)成PMOS差分輸入對(duì)。此外，M8、M9與M10、M11共同構(gòu)建了一個(gè)輸入共源共柵結(jié)構(gòu)。M4、M5、M6和M7聯(lián)合形成了一個(gè)低壓共源共柵電流鏡，實(shí)現(xiàn)了雙端輸出到單端輸出的轉(zhuǎn)換。這種設(shè)計(jì)不僅顯著提升了輸出級(jí)的增益，還強(qiáng)化了輸出阻抗，為電路設(shè)計(jì)提供了更加穩(wěn)定的性能保障。VB1-VB4為電路提供偏置電壓，Vout1為此級(jí)運(yùn)放的輸出端口，是與第二級(jí)電路級(jí)聯(lián)的一端。以下是相關(guān)性能指標(biāo)的計(jì)算公式：（1）電路的增益為：（3-1）（2）共模輸入范圍：（3-2）（3）主極點(diǎn)：（3-3）（3-4）（3-5）（4）M4，M5，M6漏端主極點(diǎn)：（3-6）（5）增益帶寬積：（3-7）（6）輸出電壓范圍：（3-8）（7）壓擺率：（3-9）公式3-9中CL為負(fù)載電容，I3是流經(jīng)M3管子的電流。（8）偏置電壓的進(jìn)行計(jì)算，公式如下：（3-10）（3-11）（3-12）（3-13）3.3輸出級(jí)放大電路結(jié)構(gòu)設(shè)計(jì)3.3.1電流源負(fù)載的共源級(jí)電路電流源負(fù)載的共源級(jí)電路如圖3.3所示，有較高的電壓增益特性、寬泛的輸出擺幅范圍，這些特性使其成為許多設(shè)計(jì)方案中的優(yōu)選。本文將充分利用電流源負(fù)載的共源級(jí)電路的優(yōu)勢(shì)來(lái)實(shí)現(xiàn)更優(yōu)的性能。圖3.3電流源負(fù)載的共源級(jí)電路如圖3.3所示，為確保電路的正常工作，晶體管M1和M2都需要在飽和區(qū)運(yùn)行。觀察輸出節(jié)點(diǎn)時(shí)，總輸出阻抗r01||r02。通過(guò)確保晶體管在飽和區(qū)的工作狀態(tài)以及利用合適的輸出阻抗設(shè)計(jì)，可以實(shí)現(xiàn)電路性能的優(yōu)化。其增益公式如3-14所示： （3-14）此電路使用長(zhǎng)的溝道器件可以產(chǎn)生高的電壓增益，為了保持電路性能的穩(wěn)定，保持W2的不變。通過(guò)增加L2，能有效地增大r02的值，進(jìn)而提高電路的增益。但這樣增益提升是有代價(jià)的，即需要更高的VDS2電壓來(lái)確保M2晶體管仍然工作在飽和區(qū)REF_Ref14630\r\h[1]。在追求更高增益的同時(shí)，也需要為電路提供更大的電壓支持。這種權(quán)衡關(guān)系在電路設(shè)計(jì)中是常見(jiàn)的，需要根據(jù)具體的應(yīng)用需求和性能目標(biāo)來(lái)做出合理的選擇。3.3.2源跟隨器源跟隨器的特點(diǎn)是增益小于1，具有非線性，輸入出差阻抗大，驅(qū)動(dòng)能力差，用于電平平移動(dòng)但需要消耗電壓擺幅，常用于隔離，不常用于放大。圖3.4源跟隨器電路綜上所述，輸出級(jí)電路結(jié)構(gòu)采用電流源負(fù)載的共源級(jí)電路。3.4偏置電路及基準(zhǔn)源電路設(shè)計(jì)偏置電路結(jié)構(gòu)的設(shè)計(jì)是為確定二級(jí)折疊共源共柵放大器的工作狀態(tài)，使其能夠?qū)崿F(xiàn)穩(wěn)定的實(shí)現(xiàn)放大功能。在設(shè)計(jì)偏置電路結(jié)構(gòu)時(shí)，需要考慮到以下幾個(gè)方面：工作點(diǎn)穩(wěn)定性，在各種溫度和工作條件下，放大器的工作點(diǎn)都能夠保持在合適的范圍內(nèi)。為了實(shí)現(xiàn)這一點(diǎn)，可以采用恒流源和電流鏡來(lái)提供穩(wěn)定的偏置電流。適當(dāng)?shù)碾娏?，過(guò)小的電流可能導(dǎo)致放大器的增益不足，而過(guò)大的電流可能導(dǎo)致功耗過(guò)大。在設(shè)計(jì)偏置電路時(shí)需要綜合考慮放大器的性能和功耗，并選擇合適的電流。低溫漂移，溫度對(duì)放大器的工作狀態(tài)有影響，偏置電路需要具有低溫漂移的特性，即在不同溫度下放大器的工作點(diǎn)變化較小。為了實(shí)現(xiàn)低溫漂移，可以采用溫度補(bǔ)償電路來(lái)校正偏置電流。直流耦合，偏置電路和放大器之間需要進(jìn)行直流耦合，以保持工作狀態(tài)的穩(wěn)定。常用的直流耦合方法包括電容耦合、電阻耦合和差模輸入等。偏置電壓源，偏置電路中的偏置電壓源決定了放大器的工作狀態(tài)，需要選擇合適的偏置電壓源來(lái)滿(mǎn)足放大器的要求。常用偏置電壓源包括電阻分壓、電流源和鏡像電流源等。在實(shí)際設(shè)計(jì)過(guò)程中，需根據(jù)具體的需求和條件進(jìn)行細(xì)致的選擇與優(yōu)化，以確保放大器能夠滿(mǎn)足既定的性能要求。3.4.1電阻分壓偏置電路在電阻分壓偏置電路中，選擇合適的電阻值，將電源電壓分成兩個(gè)不同的電壓值，從而形成一個(gè)穩(wěn)定的工作點(diǎn)。具體來(lái)說(shuō)，電源電壓經(jīng)過(guò)一個(gè)電阻分壓網(wǎng)絡(luò)后，分為兩個(gè)不同的電壓值，一個(gè)電壓值作為放大器的源極電壓，另一個(gè)電壓值作為放大器的柵極電壓。為了實(shí)現(xiàn)電阻分壓偏置電路，需要選擇合適數(shù)值的電阻。一般而言，源極電阻的阻值較小，柵極電阻的阻值較大。這是由于源極電阻的阻值決定了放大器的放大倍數(shù)，而柵極電阻的阻值決定了放大器的輸入阻抗。除了電阻的選取，還需要考慮電源電壓的合理設(shè)計(jì)。電源電壓過(guò)高或過(guò)低都會(huì)影響到放大器的工作。因此，需要根據(jù)具體的放大器設(shè)計(jì)要求來(lái)確定電源電壓的取值范圍。在電阻分壓偏置電路中，還需要特別注意電阻的溫度穩(wěn)定性。電阻的阻值是會(huì)隨著溫度的變化而變化，就需要選擇溫度穩(wěn)定性較好的電阻。這樣可以保證放大器在不同溫度環(huán)境下都能夠工作正常。3.4.2自偏置電路自偏置電路的優(yōu)點(diǎn)主要有：穩(wěn)定性好：自偏置電路因其出色的穩(wěn)定性，能夠按照設(shè)計(jì)需求提供恒定的偏置電流，進(jìn)而保證放大器的工作點(diǎn)維持穩(wěn)定狀態(tài)。這種穩(wěn)定性對(duì)于放大器的性能至關(guān)重要，因?yàn)樗軌驕p少因工作點(diǎn)漂移而導(dǎo)致的性能波動(dòng)，使放大器在各種工作條件下都能保持優(yōu)異的性能效率高：自偏置電路可以通過(guò)調(diào)整電源電壓和電流源的值，實(shí)現(xiàn)對(duì)放大器性能指標(biāo)的調(diào)整，從而提高放大器的效率。輸出反饋：自偏置電路可以通過(guò)反饋網(wǎng)絡(luò)的作用，對(duì)放大器的輸出進(jìn)行修正，從而提高放大器的線性度和穩(wěn)定性。3.4.3結(jié)構(gòu)確定由圖3.2可知，需要四組偏置電壓，在圖3.8中的偏置電路是在圖3.5基礎(chǔ)上進(jìn)行修改，如圖3.8是展示了的本文所設(shè)計(jì)的偏置電路。圖3.5偏置電路結(jié)構(gòu)將圖3.5中Iref替換為基準(zhǔn)電流源，此基準(zhǔn)電流源由特定的電路生成，能實(shí)現(xiàn)電流的精確穩(wěn)定，對(duì)工藝偏差、電源、電壓、溫度等變化不敏感。在拉扎維的第二版書(shū)P459有關(guān)于產(chǎn)生與電源無(wú)關(guān)電流的簡(jiǎn)單電路的基準(zhǔn)電流源的設(shè)計(jì)方案，可用四個(gè)晶體管加一電阻，產(chǎn)生一個(gè)與電源無(wú)關(guān)的偏置。圖3.6基準(zhǔn)電流源如圖3.6所示，右邊的基準(zhǔn)電流源電路僅僅減弱了電源的影響，仍存在為考慮體效應(yīng)和溝道長(zhǎng)度效應(yīng)，受溫度影響較大。且此電路很難啟動(dòng)，就需要額外增加啟動(dòng)電路。左邊的電路結(jié)構(gòu)解決了右圖體效應(yīng)的問(wèn)題，左圖的基準(zhǔn)源已能達(dá)到設(shè)計(jì)指標(biāo)要求。如圖3.7中，本文所設(shè)計(jì)的輸入級(jí)結(jié)構(gòu)只需要I2部分，但I(xiàn)2的溝道長(zhǎng)度比I1明顯要高，所以選擇圖3.8中左圖的電路結(jié)構(gòu)即可。圖3.7自偏置電流源最終所確定的偏置電路與基準(zhǔn)電源電路的結(jié)構(gòu)如圖3.8所示：圖3.8基準(zhǔn)電流源與偏置電電路圖3.8中，基準(zhǔn)電流源電路工作時(shí)，所有MOS管需處于飽和狀態(tài)以保證電流的穩(wěn)定。在偏置電路中，調(diào)整電路中M8、M9、M10、M11寬長(zhǎng)比實(shí)現(xiàn)改變Vbis1~Vbias4的電壓值，進(jìn)而實(shí)現(xiàn)對(duì)放大器的增益、帶寬等性能指標(biāo)的調(diào)整。3.5補(bǔ)償電路結(jié)構(gòu)可認(rèn)為單級(jí)運(yùn)放具有一個(gè)低頻極點(diǎn)，則多級(jí)運(yùn)放級(jí)聯(lián)時(shí)，低頻極點(diǎn)個(gè)數(shù)增加。當(dāng)兩級(jí)或多級(jí)運(yùn)算放大器應(yīng)用于反饋系統(tǒng)中時(shí)，由于每個(gè)左半平面極點(diǎn)都會(huì)貢獻(xiàn)-90°的相移，多個(gè)極點(diǎn)的存在可能導(dǎo)致負(fù)反饋轉(zhuǎn)變?yōu)檎答?。因此，在設(shè)計(jì)過(guò)程中，必須充分考慮環(huán)路穩(wěn)定性這一關(guān)鍵因素。即使在兩級(jí)運(yùn)放只有兩個(gè)低頻極點(diǎn)而不會(huì)有正反饋振蕩的情況下，如果相位裕度太小(兩極點(diǎn)距離太近)，在瞬態(tài)單位階躍輸入情況下，輸出也會(huì)有振鈴，穩(wěn)定需要較長(zhǎng)時(shí)間。因此也是需要保持一個(gè)合適的相位裕度，比如大于60°。本文設(shè)計(jì)的電路采用了RC密勒補(bǔ)償電路，實(shí)現(xiàn)頻率補(bǔ)償，從而有效增強(qiáng)電路的穩(wěn)定性。4二級(jí)折疊型共源共柵放大器的仿真及優(yōu)化本章節(jié)主要對(duì)所設(shè)計(jì)的電路進(jìn)行仿真分析，并進(jìn)行在不同工藝角、不同溫度下的仿真結(jié)果分析，在此章節(jié)都最后進(jìn)行了前仿結(jié)果的匯總。如圖4.1是在軟件上所搭建的電路結(jié)構(gòu)，后續(xù)的仿真測(cè)試都是基于此電路開(kāi)展。圖4.1二級(jí)折疊共源共柵放大器電路結(jié)構(gòu)圖4.1二級(jí)折疊共源共柵放大器仿真結(jié)果分析4.1.1輸入共模電壓范圍分析由圖4.2可知，在不同的工藝角，都滿(mǎn)足設(shè)計(jì)指標(biāo)要求，輸出特性曲線也都可以保持可接受的線性。圖4.2不同工藝角下共模輸入電壓仿真結(jié)果表4.1共模輸入電壓TTFFSSFNSPSNFP0.015~1.765V0.015~1.755V0.015~1.763V0.015~1.725V0.015~1.776V由表4.1數(shù)據(jù)可得出，F(xiàn)NSP工藝角線性較差，輸入電壓范圍在0.015~1.725V。4.1.2輸出動(dòng)態(tài)范圍分析通過(guò)仿真圖4.3可以觀察到，不同工藝角下的輸出動(dòng)態(tài)范圍均與電源電壓保持相近的水平。特別地，在工藝角TT下，輸出動(dòng)態(tài)范圍表現(xiàn)最為不佳，范圍為0.008V至1.724V；而在SS工藝角下，其范圍最寬泛。圖4.3不同工藝角下輸出動(dòng)態(tài)范圍仿真結(jié)果4.1.3靜態(tài)功耗的分析圖4.4靜態(tài)功耗仿真結(jié)果此節(jié)不對(duì)其它工藝角進(jìn)行仿真分析，圖4.4是在標(biāo)準(zhǔn)工藝角TT下所仿真的結(jié)果，靜態(tài)功耗值是圖中pwr的值，為1.0462mW，小于2mW，滿(mǎn)足低功耗的性能指標(biāo)。4.1.4開(kāi)環(huán)直流增益、相位裕度及單位增益帶寬分析圖4.5直流增益、相位裕度、單位帶寬仿真結(jié)果根據(jù)圖4.5所示，在標(biāo)準(zhǔn)工藝角（TT）條件下，開(kāi)環(huán)直流增益高達(dá)86.78dB，相位裕度為60.4°，同時(shí)單位增益帶寬達(dá)到70.83MHz。鑒于相位裕度在60°時(shí)，運(yùn)算放大器的穩(wěn)定性表現(xiàn)最優(yōu)，可以斷定該電路具備良好的穩(wěn)定性。此外，這三項(xiàng)性能仿真結(jié)果均滿(mǎn)足設(shè)計(jì)指標(biāo)的要求。圖4.6與圖4.7的展示是不同工藝角下的仿真結(jié)果，其仿真結(jié)果匯總表如下表4.21所示：圖4.6直流增益、相位裕度、單位帶寬仿真結(jié)果圖4.7不同工藝角下仿真結(jié)果表4.2直流開(kāi)環(huán)增益、相位裕度及單位增益帶寬工藝角直流開(kāi)環(huán)增益增益相位裕度單位增益帶寬TT86.78dB60.4°69.72MHzFF87.54dB52.9°148.7MHzSS87.03dB64.6°29.8MHzFNSP84.69dB56.8°98.454MHzSNFP89.42dB54.2°71.98MHz由表4.2可知，直流開(kāi)環(huán)增益都大于80dB，都滿(mǎn)足設(shè)計(jì)指標(biāo)要求。工藝角FF與SS工藝角滿(mǎn)足相位裕度大于60°，但其余相位裕度均在45°以上，電路穩(wěn)定性也是較好的。單位增益帶寬數(shù)據(jù)表明，在SS工藝角下為29.8MHz，低于設(shè)計(jì)指標(biāo)30MHz；而在FF工藝角下，達(dá)到了170.5MHz。除SS工藝角下單位帶寬不滿(mǎn)足設(shè)計(jì)指標(biāo)要求，其余均滿(mǎn)足。由于工藝角的不同，其仿真結(jié)果會(huì)存在較大差異。三項(xiàng)指標(biāo)都滿(mǎn)足的是標(biāo)準(zhǔn)工藝角（TT），本設(shè)計(jì)是根據(jù)標(biāo)準(zhǔn)工藝角（TT）所進(jìn)行設(shè)計(jì)的，重點(diǎn)是TT工藝角下滿(mǎn)足性能指標(biāo)。4.2.5直流傳輸仿真結(jié)果分析圖4.1中的電路供電電壓為1.8V，將直流掃描電壓0~1.8V接入運(yùn)算放大器的同向或者反向輸入的一端，另一輸入端接地，測(cè)試電路如圖4.1所示，觀察Vout輸出。如圖4.1是標(biāo)準(zhǔn)工藝角（TT）下的直流掃描結(jié)果，圖4.2是不同工藝角的仿真結(jié)果。圖4.8直流掃描測(cè)試電路圖圖4.9不同工藝角直流掃描仿真結(jié)果如圖4.9所示，不同工藝角下的仿真結(jié)果相同，掃描電壓在0.85附近，開(kāi)環(huán)增益為87.28dB。4.1.6共模抑制比的分析通過(guò)對(duì)仿真圖4.10與圖4.11分析，在低頻段，CMRR性能很好，中頻段CMRR會(huì)下降一些，但高頻段又呈上升趨勢(shì)。對(duì)數(shù)據(jù)進(jìn)行分析，可得出是滿(mǎn)足設(shè)計(jì)指標(biāo)要求的。此處未進(jìn)行不同工藝角的數(shù)據(jù)仿真。圖4.10共模抑制比仿真結(jié)果圖4.11差模抑制比仿真結(jié)果由仿真圖4.10與圖4.11可得出下表4.3表4.3共模抑制比仿真匯總表工藝角差模增益（dB）共模增益（dB）共模抑制比（dB）TT58.43-32.2390.66FF53.79-34.6188.40SS66.4-32.2398.63FNSP55.5-31.0486.54SNFP62.10-32.5194.61由表4.可得出，不同工藝角下的共模抑制比均在80dB以上，TT工藝角下為90.66dB，SS工藝角的共模抑制比最好。而FNSP工藝角下是最差，其共模抑制比為86.54dB。4.1.7壓擺率（SR）的分析圖4.12SR測(cè)量結(jié)果圖如圖4.21所示，在上升沿部分，時(shí)間軸上500n~554n之間，電壓由0上升到了1.32V，信號(hào)54ns內(nèi)上升了1.32V，壓擺率（SR）24.4V/us。下降沿，在1us到1.86us時(shí)間內(nèi)，電壓由1.48V下降約為0V，此處SR約為7.78V/us。圖4.13不同工藝角SR仿真數(shù)據(jù)不同工藝角下，壓擺率測(cè)量結(jié)果圖如圖4.13所示，觀察時(shí)其斜率，可得出SNFP的斜率最大，其轉(zhuǎn)速率最好。4.1.8電源抑制比的分析圖4.14負(fù)電源抑制比仿真結(jié)果根據(jù)圖4.14可得出，負(fù)電源抑制比為-40.96dB，隨著頻率的增加電源抑制的效果會(huì)變差。4.1.9輸出擺幅的分析圖4.15輸出擺幅仿真結(jié)果圖4.16輸出擺幅仿真結(jié)果由圖4.15與4.16可得出下表4.4，表中結(jié)果分析可知，SNFP工藝角下輸出擺幅度范圍最小為0.96V，NSP工藝角下的范圍最大為1.28V。表4.4輸出擺幅度仿真結(jié)果TTFFFNSPSNFP0.24V~1.46V0.17V~1.41V0.18V~1.46V0.43V~1.47V4.1.10等效輸入噪聲圖4.17等效輸入噪聲根據(jù)圖4.17所示，F(xiàn)NSP工藝角下的等效輸入噪聲為最小，而TT、FF、SS工藝角下的等效輸入噪聲則表現(xiàn)出非常接近的水平。相比之下，SNFP工藝角下的等效輸入噪聲最大。值得注意的是，不同工藝角下的等效輸入噪聲均低于300nV/√Hz@1KHz，這充分滿(mǎn)足了低噪聲的設(shè)計(jì)要求。關(guān)于等效輸入噪聲的仿真結(jié)果匯總?cè)绫?.5所示：表4.5等效輸入噪聲工藝角仿真等效噪聲TT217.56nV/√Hz@1KHzFF218.18nV/√Hz@1KHzSS216.54nV/√Hz@1KHzFNSP189.31nV/√Hz@1KHzSNFP248.99nV/√Hz@1KHz4.1.11蒙特卡洛仿真結(jié)果分析蒙特卡洛仿真是一種用于評(píng)估電路性能和可靠性的重要工具。由于集成電路制造存在微小的工藝變化和隨機(jī)噪聲，蒙特卡洛仿真幫助工程師了解電路在這些變化下的表現(xiàn)，以便設(shè)計(jì)更穩(wěn)健的電路。在集成電路設(shè)計(jì)中，蒙特卡洛仿真常用于模擬以下情況：1.工藝變化：集成電路的制造存在工藝上的微小變化，這些變化可能導(dǎo)致電路性能的波動(dòng)。蒙特卡洛仿真可用來(lái)模擬這些工藝變化對(duì)電路性能的影響。2.隨機(jī)噪聲：集成電路中存在各種隨機(jī)噪聲源，如熱噪聲、磁噪聲等。蒙特卡洛仿真可以幫助評(píng)估這些隨機(jī)噪聲對(duì)電路性能的影響。3.工作條件變化：電路可能在不同的工作條件下表現(xiàn)不同，蒙特卡洛仿真可以模擬這些工作條件的變化對(duì)電路的影響，例如溫度變化、電壓變化等。通過(guò)大量的隨機(jī)抽樣和仿真，蒙特卡洛仿真可以為工程師提供對(duì)電路性能的統(tǒng)計(jì)分析，幫助他們?cè)u(píng)估電路的可靠性，并指導(dǎo)設(shè)計(jì)改進(jìn)以應(yīng)對(duì)工藝變化和隨機(jī)噪聲帶來(lái)的挑戰(zhàn)。不加蒙特卡洛仿真的開(kāi)環(huán)直流增益仿真結(jié)果如圖4.18所示，其結(jié)果為86dB。圖4.18等效輸入噪聲在進(jìn)行蒙特卡洛仿真時(shí)，如果僅考慮器件失配而忽略工藝角的影響，那么計(jì)算4.5個(gè)Sigma偏差時(shí)，只需計(jì)算400個(gè)點(diǎn)的值就已足夠。圖4.19等效輸入噪聲如仿真柱狀圖4.19所示，在1KHz時(shí)仿真結(jié)果86dB；如圖4.40所示，1個(gè)Sigma的偏差為4.60，得出最終結(jié)果為65.6dB，小于開(kāi)環(huán)直流增益70dB。蒙特卡洛仿仿真出的數(shù)值偏大，表明此電路中元件參數(shù)設(shè)置不合理，此運(yùn)放雖能滿(mǎn)足運(yùn)算放大器的基本性能，但還需再優(yōu)化電路參數(shù)以減小蒙特卡洛的值，提高電路的可靠性。4.1.12標(biāo)準(zhǔn)工藝角（TT）下，不同溫度掃描結(jié)果分析圖4.20開(kāi)環(huán)直流增益、單位增益帶寬及相位裕度仿真結(jié)果溫度掃描設(shè)置范圍在-40°~125°之間，仿真結(jié)果如圖4.20所示，從圖中可得出最差的開(kāi)環(huán)直流增益為82.39dB，單位增益帶寬均在66.05dB，相位裕度也基本大于45°，電路性能比較穩(wěn)定。4.2前仿真結(jié)果匯總標(biāo)準(zhǔn)工藝角仿真結(jié)果如表4.6所示：表4.6標(biāo)準(zhǔn)工藝角（TT）仿真指標(biāo)設(shè)計(jì)要求測(cè)試結(jié)果負(fù)載電容＝

2pF=2PF共模輸入電壓固定在（VDD+VSS）/20.85V輸出動(dòng)態(tài)范圍[0.1(VDD-VSS),0.9(VDD-VSS)]（0.005,1.78）靜態(tài)功耗≤2mW1.02mW開(kāi)環(huán)直流增益≥80dB90.45dB單位增益帶寬≥70MHz76M相位裕度≥60degree65degree共模抑制比≥60dB62.90dB由表4.6中的電路仿真結(jié)果匯總可表明，設(shè)計(jì)的電路達(dá)到設(shè)計(jì)指標(biāo)要求。此外，對(duì)設(shè)計(jì)指標(biāo)中未要求的指標(biāo)也進(jìn)行仿真，其結(jié)果是滿(mǎn)足運(yùn)放性能的。4.3優(yōu)化指標(biāo)方法調(diào)整MOS管的寬長(zhǎng)比時(shí)，須在原有寬長(zhǎng)比的基礎(chǔ)上審慎地調(diào)整寬度，而不能完全忽視原始值進(jìn)行大幅度改動(dòng)，否則可能導(dǎo)致設(shè)計(jì)與實(shí)際需求嚴(yán)重不符。當(dāng)所有MOS管均達(dá)到飽和狀態(tài)，但放大器的增益仍不滿(mǎn)足要求時(shí)，一個(gè)有效的策略是同時(shí)增加輸出端兩側(cè)MOS管的寬度和長(zhǎng)度。這種調(diào)整方式可以顯著提升增益。原因是，盡管寬長(zhǎng)比的值未變，電流和跨導(dǎo)等參數(shù)的值也因此保持不變，但由于長(zhǎng)度的增加，λ值會(huì)相應(yīng)減小，導(dǎo)致該MOS管的輸出電阻增大。因此，通過(guò)同時(shí)增加輸出端兩側(cè)MOS管的寬度和長(zhǎng)度，可以有效地提升增益。在調(diào)節(jié)MOS管尺寸時(shí)需考慮到版圖部分的繪制，以能保證版圖繪制的合理性。4.4本章小結(jié)本章對(duì)所設(shè)計(jì)的電路進(jìn)行詳細(xì)的電路仿真結(jié)果分析匯總，也對(duì)設(shè)計(jì)指標(biāo)要求以外的性能指標(biāo)測(cè)試。由仿真數(shù)據(jù)的分析，本文設(shè)計(jì)在TT工藝角下，滿(mǎn)足設(shè)計(jì)指標(biāo)要求。5二級(jí)折疊型共源共柵放大器的版圖繪制與后仿5.1版圖繪制基本規(guī)則及方法5.1.1版圖繪制規(guī)則MOS運(yùn)放版圖設(shè)計(jì)流程：電路分析得電壓電流，確定定各管W/L，設(shè)計(jì)圖形，布局布線完成設(shè)計(jì)。基本規(guī)則包括線寬、最大最小尺寸、延申、交疊及最小面積規(guī)則。線寬規(guī)則防斷路；尺寸限制防過(guò)大過(guò)小；間距規(guī)則，確保多邊形間最小距離，防短路，保電路正常運(yùn)行；延伸規(guī)則，確保不同層間連接有效，需保證層間線條交疊并包圍的最小尺寸。交疊規(guī)則，明確兩層間交疊的最小尺寸；最小面積規(guī)則，在滿(mǎn)足基本要求下，最小化版圖面積，繪制后需優(yōu)化至最小面積。設(shè)計(jì)過(guò)程中需要注意信號(hào)路徑的干擾和互連線的交叉問(wèn)題，確保電路的穩(wěn)定性和可靠性。5.1.1版圖繪制方法掌握電路中各器件及其層次結(jié)構(gòu)，確保電位阱間距合規(guī)。詳細(xì)研讀DesignRule，牢記層次間距要求，如源區(qū)、注入層、金屬層及通孔間的標(biāo)準(zhǔn)間距。仔細(xì)核查電路關(guān)鍵標(biāo)識(shí)，如匹配、電流、屏蔽及敏感信號(hào)處理。審視模塊在整體布局中的位置，思考模塊間聯(lián)系，并預(yù)先規(guī)劃PIN（引腳）引出位置。布局時(shí)，優(yōu)先安排差分對(duì)管，采用AABB或ABAB方式，確保器件與走線對(duì)稱(chēng)，并置于低噪聲干擾區(qū)域，避免金屬線穿越?？紤]PIN方向及位置，防止無(wú)法引出，使PIN線能直接與其他模塊互聯(lián)。在器件周?chē)侠聿贾胐ummy器件，利于匹配又預(yù)留修改空間。隔離器件時(shí)，根據(jù)布局選用不同電位連接的方式，確保電位阱隔離并設(shè)置保護(hù)環(huán)防軟連接。若模塊含底層模塊，應(yīng)先布局底層及連線，再進(jìn)行上級(jí)布局。電容器件最后布局。模塊布局完畢后，填充剩余空間，確保整體形狀為長(zhǎng)方形或矩形，除非特殊要求。5.2整體電路版圖繪制分析二級(jí)折疊型共源共柵放大器電路版圖設(shè)計(jì)包含五大部分：偏置電路確保穩(wěn)定電壓電流；基準(zhǔn)電流源生成恒定參考電流；輸入級(jí)采用折疊共源共柵結(jié)構(gòu)放大信號(hào)；RC密勒補(bǔ)償電路優(yōu)化頻率響應(yīng)；輸出級(jí)通過(guò)電流源負(fù)載的共源級(jí)電路增強(qiáng)信號(hào)放大效果。這五部分共同構(gòu)成完整版圖設(shè)計(jì)，滿(mǎn)足要求。圖5.1二級(jí)折疊型共源共柵放大器版圖由圖可得出，RC補(bǔ)償電路部分的電阻與電容面積占版圖面積的三分之一左右，其版圖面積為8052.69um2。為保證版圖面積盡可能小，在繪制版圖過(guò)程中未將組成電路的五部分單元電路分開(kāi)進(jìn)行布局，此版圖不能好區(qū)分單元單路。黃色框?yàn)椴罘謱?duì)管的版圖，在繪制版圖時(shí)對(duì)應(yīng)的NMOS、POMS器件需要嚴(yán)格進(jìn)行中心對(duì)稱(chēng)的版圖布局設(shè)計(jì)，排列成ABBA的幾何中心對(duì)稱(chēng)的形式,如圖所示。圖5.2差分對(duì)版圖如圖5.3是未增加密勒補(bǔ)償電路中電容個(gè)數(shù)的版圖，此版圖優(yōu)點(diǎn)是電路版圖面積小，且缺點(diǎn)是電路穩(wěn)定性不好，相位裕度低于45°。圖5.1中的版圖是進(jìn)行性能優(yōu)化的最終版本。圖5.3二級(jí)折疊型共源共柵放大器版圖5.3整體電路版圖驗(yàn)證對(duì)版圖的驗(yàn)證主要包括版圖設(shè)計(jì)是否符合設(shè)計(jì)規(guī)則、版圖和電路圖是否一致、版圖中是否存在多余的器件，以及版圖是否存在短路、斷路或懸空節(jié)點(diǎn)等。版圖驗(yàn)證主要包括以下5項(xiàng)內(nèi)容：設(shè)計(jì)規(guī)則檢查（DRC）確保版圖圖形符合工藝規(guī)范，包括最小寬度、間距等要求。電學(xué)規(guī)則檢查（ERC）檢測(cè)版圖中的電學(xué)錯(cuò)誤，如短路、斷路等。電路圖與版圖需匹配，通過(guò)LVS驗(yàn)證。版圖寄生參數(shù)提?。↙PE）計(jì)算節(jié)點(diǎn)和寄生電容，提升性能分析精度。寄生電阻提?。≒RE）補(bǔ)充LPE，共同提取完整寄生參數(shù)，精確反映版圖性能。版圖的驗(yàn)證是一個(gè)循環(huán)反復(fù)的過(guò)程，需要不斷的發(fā)現(xiàn)并改正錯(cuò)誤，直到正確為止。由于DRC、LVS是版圖驗(yàn)證必做的項(xiàng)目，本文只對(duì)所設(shè)計(jì)的電路版圖進(jìn)此兩項(xiàng)的驗(yàn)證。驗(yàn)證通過(guò)后，進(jìn)行電路的后仿仿真分析，與前仿結(jié)果和設(shè)計(jì)指標(biāo)進(jìn)行對(duì)比分析，并做出總結(jié)。5.3.1DRC/LVS驗(yàn)證對(duì)圖5.1中的電路版圖DRC、LVS驗(yàn)證結(jié)果如圖5.4所示。圖5.4DRC、LVS檢查由圖5.4可知，DRC及LVS驗(yàn)證通過(guò)。在DRC檢查中出現(xiàn)密度問(wèn)題，產(chǎn)生原因是版圖在底層面積較小，股很多層次的面積達(dá)不到工藝所需最小，在頂層版圖面積足夠大后一般會(huì)自動(dòng)消失。圖中出現(xiàn)了PASS，這表明LVS驗(yàn)證通過(guò)。5.3.2版圖后仿真的分析在設(shè)計(jì)和優(yōu)化電路的過(guò)程中，電路后仿真能夠提供準(zhǔn)確的預(yù)測(cè)和評(píng)估，避免了實(shí)際制造和測(cè)試的費(fèi)用和時(shí)間。進(jìn)行后方之前對(duì)寄生參數(shù)進(jìn)行提取，提取結(jié)構(gòu)如圖5.5所示，電路后仿測(cè)