第4章存儲(chǔ)系統(tǒng)業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2半導(dǎo)體讀寫(xiě)存儲(chǔ)器半導(dǎo)體讀寫(xiě)存儲(chǔ)器簡(jiǎn)稱RWM，習(xí)慣上也稱為RAM。半導(dǎo)體RAM具有體積小、存取速度快等優(yōu)點(diǎn)，因而適合作為內(nèi)存儲(chǔ)器使用半導(dǎo)體讀寫(xiě)存儲(chǔ)器按工藝不同可將半導(dǎo)體RAM分為雙極型RAM、MOS型RAM。MOS型RAM又分為靜態(tài)RAM和動(dòng)態(tài)RAM兩類(lèi)。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.1半導(dǎo)體基本存儲(chǔ)單元基本存儲(chǔ)單元是用來(lái)存儲(chǔ)一位二進(jìn)制位的電路，是存儲(chǔ)器最基本的存儲(chǔ)元件，又稱位單元。（1）雙極型半導(dǎo)體存儲(chǔ)位單元工作原理用兩個(gè)反向交叉耦合的三極管和兩個(gè)電阻，構(gòu)成雙極型半導(dǎo)體存儲(chǔ)位單元用來(lái)存儲(chǔ)一位二進(jìn)制，圖4-2是電路和邏輯符號(hào)。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.1半導(dǎo)體基本存儲(chǔ)單元（2）靜態(tài)MOS存儲(chǔ)位單元工作原理用6個(gè)MOS場(chǎng)效應(yīng)管構(gòu)成六管MOS基本存儲(chǔ)位單元，電路如圖4-3所示。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.1半導(dǎo)體基本存儲(chǔ)單元（3）動(dòng)態(tài)MOS存儲(chǔ)位單元工作原理動(dòng)態(tài)MOS存儲(chǔ)位單元利用電容來(lái)保存信息的，設(shè)定電容充有電荷表示存儲(chǔ)“1”，電容放電表示存儲(chǔ)“0”。在信息保持狀態(tài)下，存儲(chǔ)位單元中沒(méi)有電流流動(dòng)，因而大大降低了功耗。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片用大量的位存儲(chǔ)單元構(gòu)成存儲(chǔ)陣列，存儲(chǔ)大量的信息，再通過(guò)讀寫(xiě)電路、地址譯碼電路和控制電路實(shí)現(xiàn)對(duì)這些信息的訪問(wèn)，這樣就構(gòu)成了存儲(chǔ)器芯片。半導(dǎo)體RAM存儲(chǔ)器芯片主要有靜態(tài)存儲(chǔ)器芯片和動(dòng)態(tài)存儲(chǔ)器芯片兩種。靜態(tài)存儲(chǔ)器芯片的速度較高，但它的單位價(jià)格即每字節(jié)的價(jià)格較高；動(dòng)態(tài)存儲(chǔ)器芯片的容量較高，但速度比靜態(tài)存儲(chǔ)器慢。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片（1）靜態(tài)存儲(chǔ)器芯片（SRAM）的結(jié)構(gòu)和工作原理業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片靜態(tài)存儲(chǔ)器芯片由存儲(chǔ)體、讀寫(xiě)電路、地址譯碼和控制電路等部分組成。①存儲(chǔ)體(存儲(chǔ)矩陣)：由大量的存儲(chǔ)位單元構(gòu)成的陣列組成。陣列中包含很多行，每行由多列存儲(chǔ)單元構(gòu)成。陣列中用行選通線選擇一行中的存儲(chǔ)單元將數(shù)據(jù)讀出，再用列選通線選擇一行中的某一個(gè)存儲(chǔ)單元。

②地址譯碼器：地址譯碼器的輸入信號(hào)線是訪問(wèn)存儲(chǔ)器的地址編碼，地址譯碼器把用二進(jìn)制表示的地址轉(zhuǎn)換成驅(qū)動(dòng)讀寫(xiě)操作的選擇信號(hào)。地址譯碼有兩種方式：一種是單譯碼方式，適用于小容量存儲(chǔ)器；另一種是雙譯碼方式，適用于容量較大的存儲(chǔ)器。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片靜態(tài)存儲(chǔ)器芯片由存儲(chǔ)體、讀寫(xiě)電路、地址譯碼和控制電路等部分組成。

③驅(qū)動(dòng)器：由于選通信號(hào)線要驅(qū)動(dòng)存儲(chǔ)陣列中的大量單元，因此需要在譯碼器輸出后加一個(gè)驅(qū)動(dòng)器，用驅(qū)動(dòng)輸出的信號(hào)去驅(qū)動(dòng)連接在各條選通線上的各存儲(chǔ)單元。④I/O電路：I/O電路（輸入輸出電路）處于數(shù)據(jù)總線和被選中的單元之間，用以控制被選中的單元讀出或?qū)懭耄⒕哂蟹糯髷?shù)據(jù)信號(hào)的作用。數(shù)據(jù)驅(qū)動(dòng)電路對(duì)讀寫(xiě)的數(shù)據(jù)進(jìn)行讀寫(xiě)放大，增加信號(hào)的強(qiáng)度，然后輸出到芯片外部。⑤片選控制：產(chǎn)生片選控制信號(hào)，選中芯片。⑥讀／寫(xiě)控制：根據(jù)CPU給出的信號(hào)控制被選中存儲(chǔ)單元做讀操作還是寫(xiě)操作。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片在邏輯上，存儲(chǔ)芯片的容量經(jīng)常用字?jǐn)?shù)M×位數(shù)N表示。字?jǐn)?shù)M表示存儲(chǔ)芯片中的存儲(chǔ)陣列的行數(shù)位數(shù)N表示存儲(chǔ)陣列的列數(shù)，即數(shù)據(jù)寬度。存儲(chǔ)器芯片的字?jǐn)?shù)影響到芯片所需的地址線數(shù)量，數(shù)據(jù)寬度則對(duì)應(yīng)著芯片的數(shù)據(jù)線數(shù)量。如1024*4的存儲(chǔ)芯片，有10條地址線（210=1024）和4條數(shù)據(jù)線。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片靜態(tài)存儲(chǔ)器芯片的引腳接口信號(hào)通常有：業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片如靜態(tài)MOS存儲(chǔ)器芯片62256，芯片引腳圖如圖4-7。62256容量為32KB，即32K*8。32K個(gè)存儲(chǔ)字單元，每個(gè)字單元8位數(shù)據(jù)寬度。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片（2）動(dòng)態(tài)存儲(chǔ)器DRAM芯片的結(jié)構(gòu)和工作原理用動(dòng)態(tài)存儲(chǔ)位單元構(gòu)成陣列，加上控制電路制作成動(dòng)態(tài)存儲(chǔ)器DRAM芯片。但是由于動(dòng)態(tài)RAM芯片容量一般比較大，所以地址線數(shù)量較多。為了減少地址線數(shù)量，將地址分成行地址和列地址分成兩次輸入芯片。兩次地址的輸入分別由芯片的地址選通信號(hào)控制行地址選通信號(hào)，低電平有效，用于選中存儲(chǔ)陣列中的一行列地址選通信號(hào)，低電平有效，用于選中存儲(chǔ)陣列中的一列。另外，DRAM芯片也具有讀寫(xiě)控制信號(hào)。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.2半導(dǎo)體RAM芯片動(dòng)態(tài)存儲(chǔ)芯片4164，，芯片引腳如圖4-8。4164的容量為64K*1。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器通常一個(gè)存儲(chǔ)器芯片不能滿足計(jì)算機(jī)存儲(chǔ)器的字?jǐn)?shù)要求和數(shù)據(jù)寬度的要求，需要用許多存儲(chǔ)器芯片構(gòu)成所需的主存儲(chǔ)器。具體構(gòu)成主存儲(chǔ)器時(shí)，首先要選擇存儲(chǔ)芯片的類(lèi)型，是SRAM還是DRAM，還要考慮容量擴(kuò)展的技術(shù)。用若干存儲(chǔ)芯片構(gòu)成一個(gè)存儲(chǔ)系統(tǒng)的方法主要有位擴(kuò)展法字?jǐn)U展法字位擴(kuò)展法。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器（1）位擴(kuò)展位擴(kuò)展法用于增加存儲(chǔ)器的數(shù)據(jù)位，即是用若干片位數(shù)較少的存儲(chǔ)器芯片構(gòu)成具有給定字長(zhǎng)的存儲(chǔ)器，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)芯片上的字?jǐn)?shù)相同。位擴(kuò)展時(shí)，各存儲(chǔ)芯片上的地址線及讀/寫(xiě)控制線對(duì)應(yīng)相接，而數(shù)據(jù)線單獨(dú)引出。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器[例4-1]用4096×1的芯片構(gòu)成4KB存儲(chǔ)器。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器（2）字?jǐn)U展當(dāng)存儲(chǔ)芯片中每個(gè)單元的位數(shù)與CPU字長(zhǎng)相同時(shí)，如果所要求的存儲(chǔ)器容量大于一片芯片的容量，就要采用字?jǐn)U展法，在字方向上進(jìn)行擴(kuò)充，而位數(shù)不變。字?jǐn)U展時(shí)，各存儲(chǔ)芯片的低位地址線連接在一起，高位地址譯碼后連接各芯片的片選信號(hào)業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器業(yè)精于勤而荒于嬉，行成于思而毀于隨[例4-2]用16K×8芯片構(gòu)成64K×8存儲(chǔ)器。4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器（3）混合擴(kuò)展當(dāng)選用的存儲(chǔ)芯片容量和每個(gè)單元的位數(shù)都不能滿足所需要的存儲(chǔ)器要求時(shí)，就需要進(jìn)行字位同時(shí)擴(kuò)展，稱為字位擴(kuò)展，即混合擴(kuò)展?；旌蠑U(kuò)展時(shí)，將各存儲(chǔ)芯片的地址線與CPU提供的低位地址線相連，CPU提供的高位地址通過(guò)譯碼后連接各存儲(chǔ)芯片的片選信號(hào)，有些存儲(chǔ)芯片的片選會(huì)同時(shí)被選中。每個(gè)芯片提供選中的字單元中多位數(shù)據(jù)，同時(shí)被選中的多塊芯片一起提供CPU需要的多個(gè)字。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器[例4-3]用1K×4的芯片構(gòu)成4K×8的存儲(chǔ)器。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器（4）用DRAM芯片構(gòu)成主存儲(chǔ)器如果選用DRAM芯片構(gòu)成存儲(chǔ)器，DRAM芯片的地址分行地址和列地址，增加了地址選通信號(hào)。而CPU訪問(wèn)存儲(chǔ)器時(shí)，地址信息是同時(shí)提供的，這就需要一個(gè)控制電路，以生成存儲(chǔ)器需要的控制信號(hào)，并且將地址信息分成行地址和列地址，并按讀寫(xiě)工作時(shí)序送出。另外，DRAM的刷新操作一般也在存儲(chǔ)器控制電路的控制下進(jìn)行。存儲(chǔ)器控制電路用一個(gè)計(jì)數(shù)器提供一個(gè)刷新的行地址，對(duì)存儲(chǔ)陣列中的一行數(shù)據(jù)讀出，經(jīng)過(guò)信號(hào)放大后再寫(xiě)回，就完成了一次刷新操作。這個(gè)控制電路就是DRAM控制器，它是CPU和DRAM芯片之間的接口電路。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器DRAM控制器的主要組成結(jié)構(gòu)如圖4-12，組成部分包括：①地址多路開(kāi)關(guān)：將CPU送來(lái)的地址轉(zhuǎn)換為分時(shí)向DRAM芯片送出的行地址和列地址。②刷新定時(shí)器：定時(shí)產(chǎn)生DRAM芯片的刷新請(qǐng)求信號(hào)③刷新地址計(jì)數(shù)器：DRAM芯片是按行進(jìn)行刷新的，需要一個(gè)計(jì)數(shù)器提供刷新行地址。④仲裁電路：如果來(lái)自CPU的訪存請(qǐng)求和來(lái)自刷新定時(shí)器的刷新請(qǐng)求同時(shí)產(chǎn)生，由仲裁電路進(jìn)行優(yōu)先權(quán)仲裁。⑤控制信號(hào)發(fā)生器：提供控制信號(hào)，用于讀寫(xiě)操作和刷新操作的控制。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器DRAM的存儲(chǔ)陣列中所有的存儲(chǔ)電容必須周期地重新充電，上次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止的時(shí)間間隔稱刷新周期，一般為2ms。刷新時(shí)沒(méi)有列地址和列選通信號(hào)，各單元的數(shù)據(jù)讀寫(xiě)彼此隔離，并且不會(huì)送到讀放電路，所以“刷新”操作一次可以刷新一行所有單元。為了使一次刷新操作盡可能多地對(duì)一些單元進(jìn)行操作，芯片的存儲(chǔ)陣列排列時(shí)使行數(shù)少一些，而列數(shù)多一些。常用的刷新方式有四種：集中式刷新、分散式刷新、異步刷新和透明刷新。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器①集中式刷新：在整個(gè)刷新間隔內(nèi)，前一段時(shí)間用于正常的讀／寫(xiě)操作。而在后一段時(shí)間停止讀寫(xiě)操作，逐行進(jìn)行刷新。在整個(gè)刷新間隔內(nèi)進(jìn)行的刷新操作的次數(shù)，正好是將存儲(chǔ)器全部刷新一遍所需要的操作次數(shù)，所以用于刷新的時(shí)間最短。但是，由于它在一段較長(zhǎng)的時(shí)間里不能進(jìn)行正常的讀／寫(xiě)操作(這個(gè)時(shí)間段稱死區(qū))

②分散式刷新：一個(gè)存儲(chǔ)周期的時(shí)間分為兩段，前一段時(shí)間用于正常的讀／寫(xiě)操作，后一段時(shí)間用于刷新操作。這樣不存在死區(qū)，但是每個(gè)存儲(chǔ)周期的時(shí)間加長(zhǎng)。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器③異步刷新:上述兩種方式結(jié)合起來(lái)構(gòu)成異步刷新。在2ms時(shí)間內(nèi)必須輪流對(duì)每一行刷新一次。這種刷新方式比前二種效率高。④透明刷新。CPU在取指周期后的譯碼時(shí)間內(nèi)，存儲(chǔ)器為空閑階段，可利用這段時(shí)間插入刷新操作，這不占用CPU時(shí)間，對(duì)CPU而言是透明的。這時(shí)設(shè)有單獨(dú)的刷新控制器，刷新由單獨(dú)的時(shí)鐘、行計(jì)數(shù)與譯碼獨(dú)立完成，目前高檔微機(jī)中大部分采用這種方式。業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器[例4-4]若128×128矩陣的動(dòng)態(tài)存儲(chǔ)芯片中，設(shè)每個(gè)讀寫(xiě)周期和刷新操作都為0.5us，刷新間隔為2ms，比較計(jì)算3種刷新方式的刷新次數(shù)，讀寫(xiě)次數(shù)和效率。解：①集中式刷新：刷新操作集中在一段時(shí)間內(nèi)，次數(shù)為全部刷新一遍的操作次數(shù)。存儲(chǔ)陣列有128行，所以刷新次數(shù)為128次。刷新時(shí)間為128×0.5us=64us?？梢赃M(jìn)行的讀寫(xiě)次數(shù)為(2000-64)/0.5us=3872次。刷新周期中存在64us死區(qū)。

業(yè)精于勤而荒于嬉，行成于思而毀于隨4.2.3用存儲(chǔ)芯片構(gòu)成主存儲(chǔ)器②分散式刷新：在存儲(chǔ)讀寫(xiě)周期中完成刷新操作。在存儲(chǔ)周期中，進(jìn)行讀寫(xiě)和刷新，需0.5+0.5=1us，