2025年微機原理應用試題及答案一、單項選擇題（每小題2分，共20分）1.8086CPU中，用于暫存運算結果特征的寄存器是（）。A.AXB.BXC.IPD.FLAGS2.某微機系統(tǒng)中，若存儲器地址線為22位，則其最大尋址空間為（）。A.2MBB.4MBC.8MBD.16MB3.下列尋址方式中，操作數(shù)存放在主存中的是（）。A.立即尋址B.寄存器尋址C.直接尋址D.寄存器間接尋址4.動態(tài)RAM（DRAM）與靜態(tài)RAM（SRAM）的主要區(qū)別是（）。A.DRAM速度更快B.SRAM需要刷新電路C.DRAM集成度更高D.SRAM成本更低5.8086CPU響應可屏蔽中斷INTR時，需執(zhí)行的操作是（）。A.自動關中斷B.從數(shù)據(jù)總線讀取中斷類型碼C.直接跳轉到中斷服務程序D.保護CS但不保護IP6.若某I/O接口的端口地址為200H~203H，則其占用的地址線數(shù)量至少為（）。A.2條B.3條C.4條D.5條7.下列總線標準中，屬于串行總線的是（）。A.ISAB.PCIC.USBD.AGP8.執(zhí)行指令“ADDAL,30H”后，若AL的二進制為10010100B，則標志位PF的值為（）。A.0（奇校驗）B.1（偶校驗）C.不確定D.與操作數(shù)無關9.在8086系統(tǒng)中，若采用全譯碼法擴展存儲器，地址譯碼器的輸出信號應連接到（）。A.存儲芯片的片選端B.存儲芯片的地址線C.數(shù)據(jù)總線D.控制總線10.某中斷源的中斷類型碼為18H，其在中斷向量表中的存儲地址是（）。A.18H×4=60HB.18H×2=30HC.18H+4=1CHD.18H+2=1AH二、填空題（每空1分，共20分）1.8086CPU的地址總線為______位，可尋址的最大內(nèi)存空間為______。2.指令“MOVAX,[BX+SI+10H]”的尋址方式是______。3.標志寄存器FLAGS中，CF表示______，ZF表示______。4.靜態(tài)RAM依靠______存儲信息，動態(tài)RAM依靠______存儲信息。5.8086系統(tǒng)中，中斷向量表位于內(nèi)存的______地址范圍，每個中斷向量占______字節(jié)。6.I/O端口的編址方式有______和______兩種，8086采用的是______方式。7.總線仲裁的作用是______，常見的仲裁方式有______和______。8.若某存儲芯片的容量為32K×8位，要構成256K×16位的存儲器系統(tǒng)，需要______片該芯片，其中______片組成一組實現(xiàn)位擴展，共______組實現(xiàn)字擴展。9.執(zhí)行指令“CMPAL,BL”后，若AL=BL，則標志位ZF=______；若AL<BL且無符號數(shù)，則CF=______。三、簡答題（每小題6分，共30分）1.簡述8086CPU執(zhí)行一條指令的基本過程。2.說明動態(tài)RAM為什么需要刷新，常用的刷新方式有哪些？3.簡述中斷響應的主要步驟（以8086可屏蔽中斷為例）。4.總線的主要性能指標有哪些？簡述總線寬度與總線帶寬的關系。5.I/O接口通常具備哪些功能？舉例說明其中兩種功能的具體實現(xiàn)。四、分析題（每小題10分，共20分）1.已知8086CPU中部分寄存器和存儲單元初始狀態(tài)如下：CS=2000H，IP=0100H，AX=1234H，BX=0500H，DS=3000H，[30500H]=56H，[30501H]=78H，F(xiàn)LAGS=0000H（所有標志位初始為0）。執(zhí)行以下指令序列：MOVSI,BXLEADI,[BX+10H]MOVAX,[SI]ADDAX,0FFH請分析每條指令執(zhí)行后相關寄存器或存儲單元的內(nèi)容，并計算最終AX的值及FLAGS中CF、ZF、PF標志位的狀態(tài)。2.某微機系統(tǒng)需要擴展一片64K×8位的EPROM（地址范圍為C0000H~CFFFFH）和兩片32K×8位的SRAM（地址范圍為D0000H~D7FFFH和D8000H~DFFFFH）。假設系統(tǒng)地址總線為A0~A19（A0為最低位），控制信號為MEMR（讀內(nèi)存）、MEMW（寫內(nèi)存）。要求：（1）計算EPROM和每片SRAM的地址線數(shù)量；（2）設計譯碼電路（畫出簡化邏輯圖），并標注各存儲芯片的片選信號連接方式。五、設計題（20分）設計一個基于8086微機的溫度采集系統(tǒng)，要求：（1）硬件部分：使用8255A作為I/O接口，ADC0809作為模數(shù)轉換器（8位），溫度傳感器輸出0~5V模擬信號；（2）軟件部分：采用查詢方式讀取溫度數(shù)據(jù)，要求包含初始化8255A、啟動A/D轉換、查詢轉換完成狀態(tài)、讀取轉換結果并轉換為溫度值（0~5V對應0~100℃）的主要程序段（用匯編語言編寫，關鍵步驟加注釋）。答案一、單項選擇題1.D2.B（2^22=4MB）3.C（直接尋址操作數(shù)在主存）4.C（DRAM集成度高，需刷新）5.B（讀取中斷類型碼）6.B（200H~203H共4個地址，需2位地址線，加上片選可能需3位）7.C（USB是串行）8.B（AL=10010100B，1的個數(shù)為4，偶數(shù)，PF=1）9.A（片選端控制芯片是否工作）10.A（中斷向量地址=類型碼×4）二、填空題1.20；1MB（2^20=1MB）2.基址變址相對尋址（BX+SI+10H）3.進位標志；零標志4.觸發(fā)器；電容電荷5.00000H~003FFH；4（每個向量占CS:IP）6.統(tǒng)一編址（存儲器映射）；獨立編址（I/O映射）；獨立編址7.解決多個主設備對總線的競爭；鏈式查詢；計數(shù)器查詢（或獨立請求）8.16（256K/32K=8組，每組2片位擴展，8×2=16）；2；89.1；1（無符號數(shù)比較，AL<BL則借位，CF=1）三、簡答題1.8086CPU執(zhí)行指令的過程：（1）取指令：根據(jù)CS:IP從內(nèi)存讀取指令到指令隊列；（2）分析指令：指令譯碼器解析操作碼和操作數(shù)；（3）執(zhí)行指令：控制器根據(jù)譯碼結果，協(xié)調運算器（ALU）、寄存器等完成操作數(shù)獲取、運算或數(shù)據(jù)傳輸；（4）更新狀態(tài)：修改FLAGS標志位，調整IP指向下一條指令（或跳轉地址）。2.動態(tài)RAM（DRAM）利用電容存儲電荷表示信息，電容電荷會因漏電逐漸丟失，因此需定期刷新（補充電荷）。常用刷新方式：（1）集中刷新：在一段連續(xù)時間內(nèi)完成所有行的刷新，期間CPU停止訪問內(nèi)存；（2）分散刷新：將刷新操作分散到每個存儲周期中，每個存儲周期既訪問內(nèi)存又刷新一行；（3）異步刷新：結合前兩者，按行刷新周期（如2ms）均勻分配刷新操作。3.8086可屏蔽中斷響應步驟：（1）CPU在INTR引腳接收到高電平中斷請求，且IF=1（允許中斷）；（2）CPU執(zhí)行完當前指令后，發(fā)出兩個INTA（中斷響應）負脈沖；（3）在第二個INTA周期，中斷源通過數(shù)據(jù)總線向CPU發(fā)送中斷類型碼N；（4）CPU保護現(xiàn)場：將FLAGS、CS、IP依次壓入堆棧；（5）關閉中斷（IF=0，TF=0）；（6）根據(jù)中斷類型碼N×4計算中斷向量地址，從中讀取IP和CS，跳轉至中斷服務程序。4.總線主要性能指標：（1）總線寬度：數(shù)據(jù)總線的位數(shù)（如32位、64位）；（2）總線頻率：總線工作的時鐘頻率（MHz）；（3）總線帶寬：單位時間內(nèi)傳輸?shù)臄?shù)據(jù)量（MB/s），計算公式為帶寬=總線寬度（位）/8×總線頻率（MHz）?？偩€寬度決定每次傳輸?shù)男畔⒘?，總線頻率決定傳輸速度，兩者共同影響總線帶寬（帶寬與寬度、頻率均成正比）。5.I/O接口的功能：（1）地址譯碼：通過地址線和譯碼電路選擇特定I/O端口（如8255A的A0、A1引腳選擇A/B/C口或控制口）；（2）數(shù)據(jù)緩沖：利用寄存器暫存數(shù)據(jù)，匹配CPU與外設速度差異（如8255A的輸入/輸出鎖存器）；（3）信號轉換：將外設的電平、格式轉換為CPU兼容的形式（如將TTL電平轉換為RS-232電平）；（4）中斷控制：管理中斷請求和響應（如8259A中斷控制器）。舉例：8255A的A0、A1引腳配合片選信號，實現(xiàn)4個端口（A、B、C、控制口）的地址譯碼；其輸入端口的三態(tài)緩沖器可暫存外設數(shù)據(jù)，防止總線沖突。四、分析題1.指令執(zhí)行分析：（1）MOVSI,BX：SI=BX=0500H（SI=0500H）。（2）LEADI,[BX+10H]：取有效地址，DI=BX+10H=0510H（DI=0510H）。（3）MOVAX,[SI]：SI=0500H，DS=3000H，物理地址=3000H×10H+0500H=30500H。內(nèi)存[30500H]=56H（低字節(jié)），[30501H]=78H（高字節(jié)），故AX=7856H（小端模式）。（4）ADDAX,0FFH：AX=7856H+00FFH=7955H。標志位分析：-CF：無進位（7856H+00FFH=7955H，最高位無進位），CF=0。-ZF：結果非0，ZF=0。-PF：AX=7955H=0111100101010101B，1的個數(shù)為10（偶數(shù)），PF=1。最終：AX=7955H，CF=0，ZF=0，PF=1。2.（1）地址線計算：-EPROM容量64K×8位=2^16×8位，需16位地址線（A0~A15）。-每片SRAM容量32K×8位=2^15×8位，需15位地址線（A0~A14）。（2）譯碼電路設計：系統(tǒng)地址總線A0~A19，需用高位地址（A16~A19）進行譯碼。-EPROM地址范圍C0000H~CFFFFH：十六進制地址展開為：11000000000000000000~11001111111111111111（A19~A16=1100）。故片選信號CS_EPROM=A19·A18·?A17·?A16（或直接譯碼A19~A16=1100）。-第一片SRAM（D0000H~D7FFFH）：地址范圍：11010000000000000000~11010111111111111111（A19~A16=1101，A15=0）。片選信號CS_SRAM1=A19·A18·?A17·A16·?A15。-第二片SRAM（D8000H~DFFFFH）：地址范圍：11011000000000000000~11011111111111111111（A19~A16=1101，A15=1）。片選信號CS_SRAM2=A19·A18·?A17·A16·A15。譯碼邏輯圖（簡化）：使用74LS138譯碼器，輸入A19~A16作為高位，輸出分別連接各芯片CS端，控制信號MEMR/MEMW連接到存儲芯片的讀/寫引腳。五、設計題（匯編程序段）```assembly;假設8255A端口地址：A口=200H，B口=201H，C口=202H，控制口=203H;ADC0809的START引腳接8255A的PC0，EOC引腳接PC1，數(shù)據(jù)輸出接8255A的A口CODESEGMENTASSUMECS:CODE,DS:CODESTART:;初始化8255A為方式0，A口輸入（讀ADC數(shù)據(jù)），C口上半部分輸出（PC0控制START），下半部分輸入（PC1讀EOC）MOVDX,203H;控制口地址MOVAL,10010001B;控制字：A口方式0輸入，C口上半（PC7-PC4）輸出，下半（PC3-PC0）輸入（實際根據(jù)需求調整，此處簡化為PC0輸出、PC1輸入）OUTDX,AL;寫入控制字;啟動A/D轉換START_AD:MOVDX,202H;C口地址MOVAL,00000001B;PC0=1（START=高電平）OUTDX,AL;發(fā)送啟動信號NOP;保持高電平足夠時間（>100ns）MOVAL,00000000B;PC0=0（START=低電平，觸發(fā)轉換）OUTDX,AL;結束啟動脈沖;查詢EOC狀態(tài)（EOC=1表示轉換完成）WAIT_EOC:INAL,DX;讀取C口狀態(tài)（PC1為EOC）TESTAL,00000010B;檢查PC1位（EOC）JZWAIT_EOC;