超級陶粲裝置

高頻系統(tǒng)20xx/10/30低電平控制系統(tǒng)總體介紹相位參考線系統(tǒng)包括發(fā)送端處理器（全環(huán)一個）以及各本地站的接收端處理器。發(fā)送端通過電-光轉(zhuǎn)化及一系列控制算法，給接收端提供低溫漂，低抖動的參考信號。低電平系統(tǒng)包括頻率綜合處理器、0模反饋處理器及低電平反饋控制器。頻率綜合處理器提供其他處理器所需的時鐘等信號。0模反饋處理器監(jiān)控束流信號，并且對束流縱向零模振蕩部分進行阻尼。低電平處理器負(fù)責(zé)對高頻腔的腔壓幅相、諧振頻率進行控制，也對零模外的其他模式如-1模進行抑制。高頻聯(lián)鎖系統(tǒng)包括慢聯(lián)鎖和快連鎖部分，對高頻系統(tǒng)運行狀態(tài)進行監(jiān)控，并在發(fā)送故障時，提供及時的安全聯(lián)鎖保護。低電平系統(tǒng)進展3我們?yōu)榈玫礁玫南嘣胫笜?biāo)，對之前頻率綜合機箱電路進行優(yōu)化，優(yōu)化后，低電平系統(tǒng)所需所有頻點的相噪均得到改善。其中IQ解調(diào)架構(gòu)對應(yīng)的時鐘和本振頻點得到較大改善。頻點(MHz)優(yōu)化前Jilter(fs)優(yōu)化后Jilter(fs)499.722.218.1471.9175.636.8468.532.729.3111.0497.145.1109.345.642.4頻率綜合系統(tǒng)框圖頻率綜合系統(tǒng)相位噪聲指標(biāo)低電平系統(tǒng)進展4為了模擬束流的零模振蕩信號，我們采用FPGA內(nèi)部自激勵的算法生成一個指定頻率的振蕩信號，再通過DAC與矢量調(diào)制器與REF信號混頻得到束流振蕩模擬信號，用以后續(xù)離線測試條件。零模振蕩信號模型VM輸出信號頻譜我們基于EPICSIOC開發(fā)了控制FPGA生成振蕩信號的接口，可通過上位機界面控制零模振蕩信號的功率、頻率及我們后續(xù)反饋的阻尼率和環(huán)路延遲。高頻聯(lián)鎖系統(tǒng)進展5聯(lián)鎖系統(tǒng)方案調(diào)研慢信號采集子系統(tǒng)：監(jiān)測溫度、壓力、流量、功率、真空等慢變化信號。射頻信號采集子系統(tǒng)：采集高頻射頻信號的幅度與相位。高頻丟束診斷子系統(tǒng)：在束流丟失瞬間采集關(guān)鍵射頻信號，分析是否為高頻故障引起。聯(lián)鎖保護系統(tǒng)：接收采集信號，與設(shè)定閾值比較，觸發(fā)聯(lián)鎖保護。系統(tǒng)軟件架構(gòu)基于EPICS

控制框架，底層采用嵌入式Linux+FPGA+PLC

架構(gòu)，實現(xiàn)分布式自動化采集與保護。（1）慢信號采集系統(tǒng)（主控單元橫河PLC）·輸入模塊：真空計、功率計→串口通信模塊；Pt100溫度探頭→溫度監(jiān)控模塊；壓力計、流量計、溫度計→模擬輸入模塊；·輸出模塊：繼電器輸出模塊F3YC08-0C（橫河PLC組態(tài)模塊）TTL輸出模塊F3YD32-1T（輸出32路TTL信號）；（2）射頻信號采集系統(tǒng)（FPGA實現(xiàn)）·硬件組成：射頻前端板卡：負(fù)責(zé)將499.7MHz射頻信號下變頻為中頻；FPGA板卡：負(fù)責(zé)IQ采樣、濾波、幅相計算；ADC模塊：采樣中頻信號；上位機/EPICSIOC：讀取處理后數(shù)據(jù)并顯示。高頻聯(lián)鎖系統(tǒng)進展模塊部分核心組成與硬件平臺主要功能與實現(xiàn)特點與應(yīng)用場景數(shù)據(jù)采集系統(tǒng)慢信號采集（PLC）；射頻信號采集（FPGA+低電平）采集溫度、壓力、功率、相位等信息；輸出聯(lián)鎖信號供保護系統(tǒng)使用；故障快速定位。模塊化結(jié)構(gòu)、易擴展；支持多源數(shù)據(jù)同步采集；慢聯(lián)鎖保護系統(tǒng)基于橫河PLC；對溫度、流量、真空度等慢變量進行閾值判斷；觸發(fā)繼電器實現(xiàn)保護。響應(yīng)ms~s級；穩(wěn)定可靠、抗干擾強；用于冷卻、真空及慢變化信號保護?？炻?lián)鎖保護系統(tǒng)基于XilinxFPGA實時采集射頻功率與放電信號；FPGA邏輯判斷+脈沖轉(zhuǎn)換算法實現(xiàn)快速切斷響應(yīng)μs級；多通道；高頻系統(tǒng)快速保護與切斷。EPICS開發(fā)與上層控制嵌入式Linux+EPICSIOC；Pyt