授課內(nèi)容請在插入菜單—頁眉和頁腳中修改此文本1請在插入菜單—頁眉和頁腳中修改此文本1想法OS高級語言Cpython匯編語言機器語言算法編程編譯器轉(zhuǎn)換微處理器系統(tǒng)組成模塊CPURAM基礎(chǔ)邏輯門軟件系統(tǒng)硬件系統(tǒng)匯編器組合時序設(shè)計數(shù)字設(shè)計片上系統(tǒng)SoCSoC在一塊芯片上集成整個信息處理系統(tǒng)片上系統(tǒng)SoC（SystemonChip），即在一塊芯片上集成一整個信息處理系統(tǒng)，簡單來說SoC芯片是在中央處理器CPU的基礎(chǔ)上擴展音視頻功能和專用接口的超大規(guī)模集成電路，是智能設(shè)備的“大腦”。

隨著半導體工藝的發(fā)展，傳統(tǒng)MCU已經(jīng)不能完全滿足智能終端的需求，SoC應(yīng)運而生，憑借其性能強、功耗低、靈活度高的特點，使單芯片能夠完成完整的電子系統(tǒng)。SoC在移動計算（例如智能手機和平板電腦）和邊緣計算市場中非常普遍。它們也常用于嵌入式系統(tǒng)，如WiFi路由器和物聯(lián)網(wǎng)。當前SoC已成為功能最豐富的硬件，集成了CPU、GPU、RAM、ADC、DAC、Modem、高速DSP等各個功能模塊，部分SoC還集成了電源管理模塊、各種外部設(shè)備的控制模塊，同時還需要考慮各總線的分布利用等。SoC的主要組成部分包括：處理器（CPU/GPU）存儲器（RAM/ROM）外設(shè)接口（USB、UART、SPI、I2C等）電源管理單元（PMU）設(shè)計周期請在插入菜單—頁眉和頁腳中修改此文本7分析（What？）

需求->規(guī)格設(shè)計（How？）

高級：框圖

工程：算法、數(shù)據(jù)結(jié)構(gòu)、接口實施（REAL）

硬件、軟件測試（Work？）

驗證：正確性

性能：效率維護（改進）SoC一般開發(fā)流程請在插入菜單—頁眉和頁腳中修改此文本8請在插入菜單—頁眉和頁腳中修改此文本8想法OS高級語言Cpython匯編語言機器語言算法編程編譯器轉(zhuǎn)換微處理器系統(tǒng)組成模塊CPURAM基礎(chǔ)邏輯門軟件系統(tǒng)硬件系統(tǒng)匯編器組合時序設(shè)計數(shù)字設(shè)計常見的微控制器請在插入菜單—頁眉和頁腳中修改此文本9IP核是構(gòu)成SoC的基本單元

IP核（IntellectualPropertyCore），即知識產(chǎn)權(quán)核，在集成電路設(shè)計行業(yè)中指已驗證、可重復利用、具有某種確定功能的芯片設(shè)計模塊。通常以軟核（sourcecode）、硬核（gate-levelnetlist）、或固核（hardmacro）形式存在。

通過使用IP核，設(shè)計人員可以快速集成復雜功能，縮短設(shè)計周期，降低開發(fā)成本。通用IP核：如CPU核、內(nèi)存控制器、標準總線接口（如AXI、AHB等）。專用IP核：如視頻編碼器、加密模塊、傳感器接口等。

IP核在SoC中的作用模塊化設(shè)計：IP核提供了模塊化設(shè)計的能力，可以在SoC設(shè)計中靈活應(yīng)用。功能擴展：通過集成不同的IP核，可以擴展SoC的功能，如添加無線通信模塊、圖像處理單元等。提高效率：使用成熟的IP核，可以提高設(shè)計效率和產(chǎn)品的可靠性。軟核

(SoftIPCore)

:軟核在EDA設(shè)計領(lǐng)域指的是綜合之前的寄存器傳輸級(RTL)模型；具體在FPGA設(shè)計中指的是對電路的硬件語言描述，包括邏輯描述、網(wǎng)表和幫助文檔等。軟核只經(jīng)過功能仿真，需要經(jīng)過綜合以及布局布線才能使用。其優(yōu)點是靈活性高、可移植性強，允許用戶自配置；缺點是對模塊的預測性較低，在后續(xù)設(shè)計中存在發(fā)生錯誤的可能性，有一定的設(shè)計風險。軟核是IP核應(yīng)用最廣泛的形式。硬核(HardIPCore):硬核在EDA設(shè)計領(lǐng)域指經(jīng)過驗證的設(shè)計版圖；具體在FPGA設(shè)計中指布局和工藝固定、經(jīng)過前端和后端驗證的設(shè)計，設(shè)計人員不能對其修改。不能修改的原因有兩個：首先是系統(tǒng)設(shè)計對各個模塊的時序要求很嚴格，不允許打亂已有的物理版圖；其次是保護知識產(chǎn)權(quán)的要求，不允許設(shè)計人員對其有任何改動。IP硬核的不許修改特點使其復用有一定的困難，因此只能用于某些特定應(yīng)用，使用范圍較窄。固核(FirmIPCore):固核在EDA設(shè)計領(lǐng)域指的是帶有平面規(guī)劃信息的網(wǎng)表；具體在FPGA設(shè)計中可以看做帶有布局規(guī)劃的軟核，通常以RTL代碼和對應(yīng)具體工藝網(wǎng)表的混合形式提供。將RTL描述結(jié)合具體標準單元庫進行綜合優(yōu)化設(shè)計，形成門級網(wǎng)表，再通過布局布線工具即可使用。和軟核相比，固核的設(shè)計靈活性稍差，但在可靠性上有較大提高。

目前，固核也是IP核的主流形式之一。通用輸入輸出口（GPIO）GeneralPurposeInput/Output使用輸入/輸出擴展編程160:MOVR0,240//moveD[240],whichisthevalueatpinI0,intoR01:MOVR1,241//moveD[241],whichisthatvalueatpinI1,intoR12:NOTR1,R1//compute!I1,assumingexistenceofacomplementinstruction3:ANDR0,R0,R1//computeI0&&!I1,assuminganANDinstruction4:MOV248,R0//moveresulttoD[248],whichispinP0256x16DW_dataR_dataaddrrdwr0:1:2:239:240:241:248:255:00..000..0I0I1P0P7voidmain(){while(1){P0=I0&&!I1;//F=aand!b,}}還存在什么問題？燈閃的太快了看不清？速度匹配問題輸出寄存器鍵盤和鼠標都操作聽誰的？多個設(shè)備共享總線輸入緩存器輸入還是輸出？電路方向配置控制寄存器板子到底在不在工作？工作狀態(tài)獲取狀態(tài)寄存器GPIOGPIO設(shè)備主要完成二進制量的輸入與輸出。端口可以配置成輸入，也可以配置輸出。作為輸入時，內(nèi)部寄存器鎖存當前輸入電平，只要輸入電平發(fā)生變化，寄存器的值就隨之發(fā)生變化，高電平為1，低電平為0。作為輸出時，將內(nèi)部寄存器的值以電平形式輸出，只要寄存器值發(fā)生變化，其輸出電平也發(fā)生變化，1輸出高電平，0輸出低電平。I/O單元請在插入菜單—頁眉和頁腳中修改此文本19IO管腳的結(jié)構(gòu)請在插入菜單—頁眉和頁腳中修改此文本20輸入

將外部世界（傳感器）的信息輸入MCU時輸出

改變MCU以外的東西的狀態(tài)時（打開或關(guān)閉電機等）通電或復位時，引腳默認為輸入方向程序可以隨時設(shè)置或更改管腳的方向性I/O端口 m個n位端口（B、C、D）

每個端口由3個n位寄存器控制

每個位控制一個I/O引腳CRx-方向寄存器定義管腳是輸入（0）還是輸出（1）IDRx-引腳輸入值讀取此“寄存器”返回管腳值ODRx-引腳輸出值寫入此寄存器可設(shè)置管腳的值請在插入菜單—頁眉和頁腳中修改此文本21GPIO基本輸入/輸出端口二進制量1-高電平0-低電平多端口支持管腳復用控制寄存器CR用于配置管腳是輸入還是輸出輸出數(shù)據(jù)寄存器ODR用于保存數(shù)據(jù)輸出值輸入數(shù)據(jù)寄存器IDR鎖存外部輸入電平值請在插入菜單—頁眉和頁腳中修改此文本22GPIO從外部獲取二進制量把處理好的二進制量向外部輸出請在插入菜單—頁眉和頁腳中修改此文本23例1編寫一個程序，使PORTB的所有引腳都為1。GPIO_InitStruct.Mode=GPIO_MODE_OUTPUT_PP;//SetpinstoPushPullModeHAL_GPIO_WritePin(GPIOB,GPIO_PIN_All,GPIO_PIN_SET);請在插入菜單—頁眉和頁腳中修改此文本247段數(shù)碼管連接到PORTD。在7段數(shù)碼管上顯示1。portD請在插入菜單—頁眉和頁腳中修改此文本25引腳雖然接了根線，這時候這個引腳的電平是不確定的。INPUT_PULLUP會在內(nèi)部激活一個電阻（10k大小），使這個引腳的電平一直保持在高電平。這個電阻也就是所謂的上拉電阻。數(shù)字電路實現(xiàn)采用三態(tài)門來構(gòu)建輸入輸出通道，如圖所示。每個管腳Pn的輸入輸出配置不同，所以每個管腳都有一個控制信號Cn。所有控制信號C0-C7都保存在寄存器（CR）中，寄存器的每位Cn對應(yīng)控制一個管腳的三態(tài)門Tn。所要輸出的電平值保存在輸出數(shù)據(jù)寄存器（ODR）中，其輸出On連接三態(tài)門輸入。輸入電平In連接輸入數(shù)據(jù)寄存器（IDR）的輸入端并鎖存。需求：輸入輸出設(shè)備的讀寫端口IO映射方式VS存儲器IO映射方式I/O端口三態(tài)緩沖器：用于在數(shù)據(jù)總線上使輸入數(shù)據(jù)隔離數(shù)據(jù)寄存器：用于保存輸出數(shù)據(jù)地址譯碼器：用于區(qū)別其他模塊數(shù)據(jù)方向寄存器：配置每一位為輸入端口或者輸出端口功能需求設(shè)備連接共有8個輸入輸出線IO0~IO7可編程配置為輸入或輸出采用總線低8位進行讀寫操作使用字節(jié)選擇信號nBS0可以通過總線可以進行以下操作配置各線類型（方向）寫操作，地址0xfffffe00獲取各線的類型配置值讀操作，地址0xfffffe00輸出數(shù)據(jù)至各線寫操作，地址0xfffffe04獲取各線當前值讀操作，地址0xfffffe04操作及總線時序IO口方向配置與讀取配置各線類型（方向）總線寫操作，地址總線值0xFFFFFE00數(shù)據(jù)總線D7-D0若Di為1，則IOi為輸出，否則為輸入。讀取各線類型總線讀操作，地址總線值為0xFFFFFE00數(shù)據(jù)總線D7~D0若IOi為輸出，則Di為1，否則為0。操作及總線時序數(shù)據(jù)輸入輸出輸出至相應(yīng)線寫操作，地址0xFFFFFE04數(shù)據(jù)D7-D0當IOi為輸出時，IOi=Di。讀取各線值讀操作，地址為0xFFFFFE04數(shù)據(jù)D7~D0Di=IOi。11000111雙向傳輸電路雙向傳輸基本電路輸入方向（默認）Ii=IOi輸出方向Ci=1，IOi=Oi控制需求方向配置與讀取輸入腳置為0，輸出腳置為1需要一個寄存器來保存所配置的值，使其保持有效。輸出需要一個寄存器保存輸出值，使其保持有效。輸入采用三態(tài)門，僅在讀取時將當前線上的值輸出。單元電路結(jié)構(gòu)配置方向：SET_EN=1，將總線上的數(shù)據(jù)Di鎖存輸出為Ci。獲取配置：STS_EN=1，將內(nèi)部的配置參數(shù)Ci通過三態(tài)門輸出到總線Di。輸出：OUT_EN=1，將總線上的數(shù)據(jù)Di鎖存為Oi為輸出。輸入：IN_EN=1，將管腳上的數(shù)據(jù)Ii通過三態(tài)門輸出到總線Di。輸入輸出功能電路操作使能的產(chǎn)生

片選產(chǎn)生數(shù)據(jù)線D0~D7接數(shù)據(jù)總線D0~D7nBS0為低時有效配置寄存器地址0xfffffe00輸出寄存器地址為0xfffffe04片選產(chǎn)生A31~A0A31~A3A2A1A00xfffffe00111111111111111111111110000000000xfffffe0411111111111111111111111000000100相同部分選設(shè)備不同部分選寄存器不起作用請在插入菜單—頁眉和頁腳中修改此文本36請在插入菜單—頁眉和頁腳中修改此文本37請在插入菜單—頁眉和頁腳中修改此文本38請在插入菜單—頁眉和頁腳中修改此文本39請在插入菜單—頁眉和頁腳中修改此文本40請在插入菜單—頁眉和頁腳中修改此文本41請在插入菜單—頁眉和頁腳中修改此文本42請在插入菜單—頁眉和頁腳中修改此文本43請在插入菜單—頁眉和頁腳中修改此文本44請在插入