《數(shù)字電子技術(shù)》——走進(jìn)數(shù)字電子的世界課件教案微課掃碼題庫(kù)建課互評(píng)考試平臺(tái)學(xué)習(xí)工具你需要的，都在文旌課堂項(xiàng)目一認(rèn)識(shí)數(shù)制與邏輯代數(shù)項(xiàng)目三分析與設(shè)計(jì)組合邏輯電路項(xiàng)目二應(yīng)用門(mén)電路項(xiàng)目四認(rèn)識(shí)觸發(fā)器項(xiàng)目五分析與設(shè)計(jì)時(shí)序邏輯電路項(xiàng)目六認(rèn)識(shí)脈沖信號(hào)波形與整形電路項(xiàng)目七測(cè)試555定時(shí)器應(yīng)用電路項(xiàng)目八測(cè)試D/A轉(zhuǎn)換器項(xiàng)目九測(cè)試A/D轉(zhuǎn)換器項(xiàng)目十綜合實(shí)訓(xùn)數(shù)字電子技術(shù)分析與設(shè)計(jì)時(shí)序邏輯電路項(xiàng)目五溫故知新1．觸發(fā)器的特點(diǎn)2．觸發(fā)器邏輯功能的描述方法1．基本RS觸發(fā)器2．同步RS觸發(fā)器1．電平D觸發(fā)器2．邊沿D觸發(fā)器D觸發(fā)器RS觸發(fā)器觸發(fā)器概述3．觸發(fā)器的分類(lèi)3.主從RS觸發(fā)器1．主從JK觸發(fā)器2．邊沿JK觸發(fā)器1．T觸發(fā)器2．

T'觸發(fā)器1．D2．D3．JK不同類(lèi)型觸發(fā)器的相互轉(zhuǎn)換JK觸發(fā)器T觸發(fā)器和T'觸發(fā)器JKT、T'D項(xiàng)目導(dǎo)入是什么讓高峰期的車(chē)輛可以保持基本的秩序？紅綠燈

想象一下，如果這個(gè)紅綠燈壞了，不按順序跳動(dòng)，會(huì)發(fā)生什么？項(xiàng)目導(dǎo)入紅綠燈的狀態(tài)不是隨意變化的，而是根據(jù)一套預(yù)設(shè)的規(guī)則，在特定時(shí)間點(diǎn)按順序切換。這個(gè)紅綠燈系統(tǒng)“記得”它當(dāng)前的狀態(tài)并且知道下一步該變成什么狀態(tài)。它需要“記憶”功能。在數(shù)字電路的世界里，我們也有很多像紅綠燈這樣的系統(tǒng)，它們需要“記住”當(dāng)前的情況，并且根據(jù)規(guī)則和時(shí)鐘信號(hào)，決定下一步該做什么。時(shí)序邏輯電路項(xiàng)目導(dǎo)入邏輯功能組合邏輯電路輸出只與當(dāng)前的輸入有關(guān)輸入與電路過(guò)去的工作狀態(tài)無(wú)關(guān)電路中不包含存儲(chǔ)單元時(shí)序邏輯電路輸出不僅與當(dāng)前的輸入有關(guān)，而且與電路過(guò)去的工作狀態(tài)有關(guān)電路中包含存儲(chǔ)單元5.1時(shí)序邏輯電路5.2寄存器5.3計(jì)數(shù)器項(xiàng)目實(shí)施——設(shè)計(jì)60秒計(jì)時(shí)器項(xiàng)目五

分析與設(shè)計(jì)時(shí)序邏輯電路目

錄學(xué)習(xí)目標(biāo)

知識(shí)目標(biāo)技能目標(biāo)素質(zhì)目標(biāo)掌握時(shí)序邏輯電路的定義、分類(lèi)和分析方法掌握寄存器、計(jì)數(shù)器的電路結(jié)構(gòu)和工作原理掌握

n進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法了解計(jì)數(shù)器的應(yīng)用能設(shè)計(jì)60秒計(jì)時(shí)器能能用Multisim14仿真60秒計(jì)時(shí)器能分析60秒計(jì)時(shí)器的仿真結(jié)果養(yǎng)成見(jiàn)微知著、深謀遠(yuǎn)慮的邏輯思維增強(qiáng)知行合一、力學(xué)篤行的實(shí)踐能力5.1時(shí)序邏輯電路5.1.1時(shí)序邏輯電路的定義

如果邏輯電路在任意時(shí)刻的輸出狀態(tài)不僅與當(dāng)前時(shí)刻的輸入狀態(tài)有關(guān)，還與前一時(shí)刻的輸出狀態(tài)有關(guān)，那么這種邏輯電路稱(chēng)為時(shí)序邏輯電路。時(shí)序邏輯電路的結(jié)構(gòu)框圖如圖所示。

時(shí)序邏輯電路結(jié)構(gòu)框圖5.1時(shí)序邏輯電路5.1.1時(shí)序邏輯電路的定義

由圖可知，時(shí)序邏輯電路包括組合邏輯電路和存儲(chǔ)電路兩部分，且存儲(chǔ)電路是不可或缺的。

時(shí)序邏輯電路結(jié)構(gòu)框圖請(qǐng)思考：時(shí)序邏輯電路在結(jié)構(gòu)上有什么特點(diǎn)？頭腦風(fēng)暴這些信號(hào)的邏輯關(guān)系可表示為：輸出方程:驅(qū)動(dòng)方程或激勵(lì)方程:狀態(tài)方程:輸入信號(hào)輸出信號(hào)5.1時(shí)序邏輯電路5.1.2時(shí)序邏輯電路的分類(lèi)

時(shí)序邏輯電路的分類(lèi)按電路工作方式同步時(shí)序邏輯電路：各觸發(fā)器的CP相同，電路的輸出狀態(tài)受同一CP的控制異步時(shí)序邏輯電路：各觸發(fā)器的CP不同，電路的輸出狀態(tài)不受同一CP的控制按電路輸出與輸入依從關(guān)系米利（Mealy）型時(shí)序邏輯電路：輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，還取決于輸入變量Moore型時(shí)序邏輯電路：僅取決于存儲(chǔ)電路的狀態(tài)5.1時(shí)序邏輯電路5.1.3時(shí)序邏輯電路邏輯功能的描述方法時(shí)序邏輯電路邏輯功能的描述方法主要有狀態(tài)表、狀態(tài)圖和波形圖三種次態(tài)和現(xiàn)態(tài)次態(tài)作為新的初始狀態(tài)，與此時(shí)輸入變量值一起再代入狀態(tài)方程和輸出方程新的次態(tài)與現(xiàn)態(tài)1．狀態(tài)表任意一組輸入變量和初始狀態(tài)取值．．．．．．代入狀態(tài)方程和輸出方程以此類(lèi)推狀態(tài)表將次現(xiàn)態(tài)的所有組合列成真值表的形式5.1時(shí)序邏輯電路5.1.3時(shí)序邏輯電路邏輯功能的描述方法為更加直觀地顯示出時(shí)序邏輯電路的邏輯功能，可將狀態(tài)表轉(zhuǎn)換為狀態(tài)圖2．狀態(tài)圖用小圓圈表示時(shí)序邏輯電路的各個(gè)狀態(tài)圓圈中填入存儲(chǔ)電路的狀態(tài)值各圓圈之間用箭頭表示狀態(tài)轉(zhuǎn)換的方向在箭頭旁注明狀態(tài)轉(zhuǎn)換前的輸入變量取值與輸出值輸入和輸出用斜線分開(kāi)，斜線上方注明輸入值，下方注明輸出值歸納3．波形圖在CP作用下，將用波形來(lái)描述邏輯電路狀態(tài)、輸出狀態(tài)隨時(shí)間變化的圖形稱(chēng)為波形圖5.1時(shí)序邏輯電路5.1.4時(shí)序邏輯電路的分析方法目的：確定電路的邏輯功能確定輸入與輸出區(qū)分組合邏輯電路部分與存儲(chǔ)電路部分判斷是同步時(shí)序邏輯電路還是異步時(shí)序邏輯電路01分析結(jié)構(gòu)對(duì)于異步時(shí)序邏輯電路，還應(yīng)寫(xiě)出時(shí)鐘方程，即存儲(chǔ)電路中各觸發(fā)器時(shí)鐘信號(hào)的邏輯表達(dá)式。02列輸出方程和驅(qū)動(dòng)方程03將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，即可求得時(shí)序邏輯電路的狀態(tài)方程。求狀態(tài)方程06描述邏輯功能05畫(huà)狀態(tài)圖或波形圖將輸入信號(hào)和現(xiàn)態(tài)的所有可能取值組合代入輸出方程和狀態(tài)方程中，求得對(duì)應(yīng)的輸出和次態(tài)，列出狀態(tài)表。04列狀態(tài)表5.1時(shí)序邏輯電路5.1.4時(shí)序邏輯電路的分析方法此時(shí)序邏輯電路的存儲(chǔ)電路由什么構(gòu)成？例5-1試分析如圖所示時(shí)序邏輯電路的邏輯功能。時(shí)序邏輯電路圖5.1時(shí)序邏輯電路5.1.4時(shí)序邏輯電路的分析方法解：（1）分析時(shí)序邏輯電路的結(jié)構(gòu)。由上圖可知，該時(shí)序邏輯電路屬于異步時(shí)序邏輯電路。（2）列時(shí)序邏輯電路的驅(qū)動(dòng)方程和時(shí)鐘方程。驅(qū)動(dòng)方程：時(shí)鐘方程：（3）求時(shí)序邏輯電路的狀態(tài)方程。將各觸發(fā)器的驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程Qn+1=D中，可得該時(shí)序邏輯電路的狀態(tài)方程，即例5-1下降沿觸發(fā)現(xiàn)

態(tài)次

態(tài)時(shí)鐘條件0001111111101101011011001000110110100100010010005.1時(shí)序邏輯電路5.1.4時(shí)序邏輯電路的分析方法（4）列時(shí)序邏輯電路的狀態(tài)表。若各觸發(fā)器均采用上升沿觸發(fā)，則只有在相應(yīng)CP的上升沿到來(lái)時(shí)，各觸發(fā)器的狀態(tài)才發(fā)生翻轉(zhuǎn)。如下表所示為該時(shí)序邏輯電路的狀態(tài)表。時(shí)序邏輯電路的狀態(tài)表例5-15.1時(shí)序邏輯電路5.1.4時(shí)序邏輯電路的分析方法（5）畫(huà)時(shí)序邏輯電路的狀態(tài)圖和波形圖。如圖所示為該時(shí)序邏輯電路的狀態(tài)圖和波形圖。（a）狀態(tài)圖

（b）波形圖時(shí)序邏輯電路的狀態(tài)圖和波形圖（6）描述時(shí)序邏輯電路的邏輯功能。經(jīng)過(guò)分析可知，該時(shí)序邏輯電路具有計(jì)數(shù)功能，可進(jìn)行3位二進(jìn)制減法計(jì)數(shù)。例5-15.2寄存器

寄存器是指能存儲(chǔ)數(shù)碼的電路，它主要由具有存儲(chǔ)功能的觸發(fā)器組成。一個(gè)觸發(fā)器可存儲(chǔ)1位二進(jìn)制數(shù)碼，若要存儲(chǔ)n位二進(jìn)制數(shù)碼，則需要n個(gè)觸發(fā)器組成寄存器。寄存器在存儲(chǔ)數(shù)碼時(shí)具有存得進(jìn)、存得住、取得出三種功能。。寄存器主要包括基本寄存器和移位寄存器。5.2.1基本寄存器

基本寄存器主要用于存儲(chǔ)傳輸線上的數(shù)據(jù)信息。如下圖所示為4位二進(jìn)制寄存器的邏輯電路，該寄存器主要由4個(gè)D觸發(fā)器并聯(lián)組成，可接收并存儲(chǔ)4位二進(jìn)制數(shù)碼。。器。4位二進(jìn)制寄存器的邏輯電路5.2.1基本寄存器5.2寄存器

若要將一個(gè)4位二進(jìn)制數(shù)碼存儲(chǔ)至4位二進(jìn)制寄存器中，則需要將該數(shù)碼分別送至4位二進(jìn)制寄存器的4個(gè)輸入端。在CP上升沿的作用下，該數(shù)碼將被存入對(duì)應(yīng)的觸發(fā)器中。只要不輸入清零脈沖或接收新的數(shù)據(jù)，4位二進(jìn)制寄存器將會(huì)一直保持這個(gè)狀態(tài)。若要取出4位二進(jìn)制寄存器中的數(shù)碼，則需要將數(shù)碼從各觸發(fā)器的Q端輸出。歸納注意

基本寄存器在存入新的數(shù)碼時(shí)會(huì)自動(dòng)清除原始數(shù)碼，因此只需要一個(gè)CP就可將數(shù)碼存入基本寄存器中。5.2寄存器5.2.2移位寄存器

在寄存器中存儲(chǔ)的數(shù)碼，有時(shí)需要經(jīng)過(guò)依次移位（低位向相鄰高位移動(dòng)或高位向相鄰低位移動(dòng)）才能滿足數(shù)據(jù)處理的要求。器。

可進(jìn)行移位的寄存器稱(chēng)為移位寄存器，它可分為單向移位寄存器和雙向移位寄存器。其中，單向移位寄存器又可分為右移移位寄存器和左移移位寄存器。器。1．單向移位寄存器1）右移移位寄存器如圖所示為4位右移移位寄存器的邏輯電路，該寄存器主要由4個(gè)D觸發(fā)器組成。

4位右移移位寄存器的邏輯電路圖假設(shè)該右移移位寄存器的現(xiàn)態(tài)Q3Q2Q1Q0=0000，可將數(shù)碼D3D2D1D0（1101）按照從高位（D3）至低位（D0）的順序依次傳送。

10110001

在第1個(gè)CP到來(lái)后，Q3Q2Q1Q0=0001；5.2寄存器5.2.2移位寄存器

在寄存器中存儲(chǔ)的數(shù)碼，有時(shí)需要經(jīng)過(guò)依次移位（低位向相鄰高位移動(dòng)或高位向相鄰低位移動(dòng)）才能滿足數(shù)據(jù)處理的要求。器。

可進(jìn)行移位的寄存器稱(chēng)為移位寄存器，它可分為單向移位寄存器和雙向移位寄存器。其中，單向移位寄存器又可分為右移移位寄存器和左移移位寄存器。器。1．單向移位寄存器1）右移移位寄存器如圖所示為4位右移移位寄存器的邏輯電路，該寄存器主要由4個(gè)D觸發(fā)器組成。

4位右移移位寄存器的邏輯電路圖假設(shè)該右移移位寄存器的現(xiàn)態(tài)Q3Q2Q1Q0=0000，可將數(shù)碼D3D2D1D0（1101）按照從高位（D3）至低位（D0）的順序依次傳送。

10110011

在第1個(gè)CP到來(lái)后，Q3Q2Q1Q0=0001；在第2個(gè)CP到來(lái)后，Q3Q2Q1Q0=0011；5.2寄存器5.2.2移位寄存器

在寄存器中存儲(chǔ)的數(shù)碼，有時(shí)需要經(jīng)過(guò)依次移位（低位向相鄰高位移動(dòng)或高位向相鄰低位移動(dòng)）才能滿足數(shù)據(jù)處理的要求。器。

可進(jìn)行移位的寄存器稱(chēng)為移位寄存器，它可分為單向移位寄存器和雙向移位寄存器。其中，單向移位寄存器又可分為右移移位寄存器和左移移位寄存器。器。1．單向移位寄存器1）右移移位寄存器如圖所示為4位右移移位寄存器的邏輯電路，該寄存器主要由4個(gè)D觸發(fā)器組成。

4位右移移位寄存器的邏輯電路圖假設(shè)該右移移位寄存器的現(xiàn)態(tài)Q3Q2Q1Q0=0000，可將數(shù)碼D3D2D1D0（1101）按照從高位（D3）至低位（D0）的順序依次傳送。

10110110

在第1個(gè)CP到來(lái)后，Q3Q2Q1Q0=0001；在第2個(gè)CP到來(lái)后，Q3Q2Q1Q0=0011；在第3個(gè)CP到來(lái)后，Q3Q2Q1Q0

=0110；5.2寄存器5.2.2移位寄存器

在寄存器中存儲(chǔ)的數(shù)碼，有時(shí)需要經(jīng)過(guò)依次移位（低位向相鄰高位移動(dòng)或高位向相鄰低位移動(dòng)）才能滿足數(shù)據(jù)處理的要求。器。

可進(jìn)行移位的寄存器稱(chēng)為移位寄存器，它可分為單向移位寄存器和雙向移位寄存器。其中，單向移位寄存器又可分為右移移位寄存器和左移移位寄存器。器。1．單向移位寄存器1）右移移位寄存器如圖所示為4位右移移位寄存器的邏輯電路，該寄存器主要由4個(gè)D觸發(fā)器組成。

4位右移移位寄存器的邏輯電路圖假設(shè)該右移移位寄存器的現(xiàn)態(tài)Q3Q2Q1Q0=0000，可將數(shù)碼D3D2D1D0（1101）按照從高位（D3）至低位（D0）的順序依次傳送。

10111101

在第1個(gè)CP到來(lái)后，Q3Q2Q1Q0=0001；在第2個(gè)CP到來(lái)后，Q3Q2Q1Q0=0011；在第3個(gè)CP到來(lái)后，Q3Q2Q1Q0

=0110；在第4個(gè)CP到來(lái)后，

Q3Q2Q1Q0=1101。顯然，經(jīng)過(guò)4個(gè)CP后，該右移移位寄存器的輸出狀態(tài)Q3Q2Q1Q0與輸入數(shù)碼D3D2D1D0相對(duì)應(yīng)。5.2寄存器5.2.2移位寄存器1．單向移位寄存器1）右移移位寄存器4位右移移位寄存器的狀態(tài)表如下表所示。

4位右移移位寄存器的狀態(tài)表CP序號(hào)輸

入輸

出D0Q0Q1Q2Q3000000111000211100300110411011由左表可知，4位右移移位寄存器的波形如下圖所示。

4位右移移位寄存器的波形在第5～8個(gè)CP的作用下，已經(jīng)輸入的并行數(shù)據(jù)又被串行輸出。

因此，4位右移移位寄存器的數(shù)碼既可由Q3、Q2、Q1、Q0并行輸出，也可由Q3串行輸出。

在第1～第4個(gè)CP的作用下，4位右移移位寄存器完成了將4位串行數(shù)據(jù)輸入并轉(zhuǎn)換為并行數(shù)據(jù)輸出的過(guò)程；5.2寄存器5.2.2移位寄存器1．單向移位寄存器2）左移移位寄存器

如下圖所示為4位左移移位寄存器的邏輯電路，該寄存器主要由4個(gè)D觸發(fā)器組成。4位左移移位寄存器的邏輯電路圖

由左圖可知，左移移位寄存器是將右移移位寄存器中右側(cè)觸發(fā)器的輸出端與相鄰左側(cè)觸發(fā)器的輸入端相連接，待存儲(chǔ)的數(shù)據(jù)從最右側(cè)觸發(fā)器的輸入端串行輸入。請(qǐng)思考：右移移位寄存器與左移移位寄存器在結(jié)構(gòu)上有什么區(qū)別？頭腦風(fēng)暴5.2寄存器5.2.2移位寄存器2．雙向移位寄存器左移移位寄存器右移移位寄存器移位控制端S雙向移位寄存器雙向移位寄存器的邏輯電路圖S為移位控制端為右移串行輸入端為左移串行輸入端為右移串行輸出端為左移串行輸出端5.2寄存器5.2.2移位寄存器2．雙向移位寄存器雙向移位寄存器的邏輯電路圖由右圖可得雙向移位寄存器的驅(qū)動(dòng)方程，即

雙向移位寄存器的邏輯功能如下。（1）當(dāng)時(shí)S=1時(shí)，D0=DSR，D1=Q0，D2=Q1，D3=Q2，此時(shí)雙向移位寄存器在CP作用下可實(shí)現(xiàn)右移操作。（2）當(dāng)時(shí)S=0，D0=Q1，D1=Q2，D2=Q3，D3=DSL，此時(shí)雙向移位寄存器在作用下可實(shí)現(xiàn)左移操作。5.2寄存器5.2.2移位寄存器3．集成移位寄存器

74LS194是一種4位集成移位寄存器，具有異步清零、保持、右移、左移、并行置數(shù)等邏輯功能，其邏輯符號(hào)和引腳排列如下圖所示，功能表如表所示。。（a）邏輯符號(hào)

（b）引腳排列74LS194的邏輯符號(hào)和引腳排列圖

5.2寄存器5.2.2移位寄存器3．集成移位寄存器74LS194的功能表并行輸入并行輸出左移串行輸出右移串行輸出5.2寄存器5.2.2移位寄存器3．集成移位寄存器74LS194的功能表74LS194主要有以下幾種邏輯功能。異步清零5.2寄存器5.2.2移位寄存器3．集成移位寄存器74LS194的功能表74LS194主要有以下幾種邏輯功能。保持5.2寄存器5.2.2移位寄存器3．集成移位寄存器74LS194的功能表74LS194主要有以下幾種邏輯功能。右移5.2寄存器5.2.2移位寄存器3．集成移位寄存器74LS194的功能表74LS194主要有以下幾種邏輯功能。左移5.2寄存器5.2.2移位寄存器3．集成移位寄存器74LS194的功能表74LS194主要有以下幾種邏輯功能。并行置數(shù)5.2寄存器5.2.2移位寄存器3．集成移位寄存器8位雙向移位寄存器的邏輯電路圖

例5-2試用兩片74LS194擴(kuò)展成一個(gè)8位雙向移位寄存器。8位雙向移位寄存器的并行輸出端8位雙向移位寄存器的并行輸入端右移輸入端左移輸入端5.3計(jì)數(shù)器

在數(shù)字電路中，能對(duì)輸入脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)的電路稱(chēng)為計(jì)數(shù)器。（1）按時(shí)鐘脈沖輸入方式的不同，計(jì)數(shù)器可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。（2）按計(jì)數(shù)過(guò)程中數(shù)字增減趨勢(shì)的不同，計(jì)數(shù)器可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。（3）按進(jìn)位規(guī)律的不同，計(jì)數(shù)器可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。5.3.1二進(jìn)制計(jì)數(shù)器

二進(jìn)制計(jì)數(shù)器是按二進(jìn)制數(shù)的進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的。由n個(gè)觸發(fā)器組成的二進(jìn)制計(jì)數(shù)器稱(chēng)為n位二進(jìn)制計(jì)數(shù)器。n位二進(jìn)制計(jì)數(shù)器有N=2n個(gè)有效狀態(tài)。。5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制計(jì)數(shù)器以2位同步二進(jìn)制加法計(jì)數(shù)器為例，其邏輯電路如下圖所示。2位同步二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

由右圖可知，2位同步二進(jìn)制加法計(jì)數(shù)器由2個(gè)邊沿JK觸發(fā)器組成。其中，左側(cè)邊沿JK觸發(fā)器FF0的J、K端接1，邊沿JK觸發(fā)器FF1的J、K端與FF0的輸出端相連。5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制計(jì)數(shù)器以2位同步二進(jìn)制加法計(jì)數(shù)器為例，其邏輯電路如下圖所示。2位同步二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

若2位同步二進(jìn)制加法計(jì)數(shù)器的現(xiàn)態(tài)為00，J1=K1=Q0=0。

當(dāng)?shù)?個(gè)CP的下降沿到來(lái)時(shí)，F(xiàn)F0的狀態(tài)將翻轉(zhuǎn)為1，而FF1的狀態(tài)保持不變。因此，在第1個(gè)CP作用后，Q0=1，Q1=0，J1=K1=Q0=1。CP序號(hào)Q1

Q0

0001015.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制計(jì)數(shù)器以2位同步二進(jìn)制加法計(jì)數(shù)器為例，其邏輯電路如下圖所示。2位同步二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

當(dāng)?shù)?個(gè)CP的下降沿到來(lái)時(shí)，F(xiàn)F0的狀態(tài)將翻轉(zhuǎn)為0，F(xiàn)F1的狀態(tài)將翻轉(zhuǎn)為1。因此，在第2個(gè)CPP作用后，Q0=0，Q1=1，J1=K1=Q0=0。CP序號(hào)Q1

Q0

0001012105.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制計(jì)數(shù)器以2位同步二進(jìn)制加法計(jì)數(shù)器為例，其邏輯電路如下圖所示。2位同步二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

當(dāng)?shù)?個(gè)CP的下降沿到來(lái)時(shí)，F(xiàn)F0的狀態(tài)將翻轉(zhuǎn)為1，而FF1的狀態(tài)將保持不變。因此，在第3個(gè)CP作用后，Q0=1，Q1=1，J1=K1=Q0=1。CP序號(hào)Q1

Q0

0001012103115.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制計(jì)數(shù)器以2位同步二進(jìn)制加法計(jì)數(shù)器為例，其邏輯電路如下圖所示。2位同步二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

當(dāng)?shù)?個(gè)CP的下降沿到來(lái)時(shí)，F(xiàn)F0的狀態(tài)將翻轉(zhuǎn)為0，F(xiàn)F1的狀態(tài)也將翻轉(zhuǎn)為0。因此，在第4個(gè)CP脈沖作用后，Q0=0，Q1=0，J1=K1=Q0=0。CP序號(hào)Q1

Q0

0001012103114005.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器1．同步二進(jìn)制計(jì)數(shù)器由以上分析可知，2位同步二進(jìn)制加法計(jì)數(shù)器在經(jīng)過(guò)4個(gè)CP作用后，又重新回到了它的初始狀態(tài)。2位同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表如下表。2位同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表CP序號(hào)Q1

Q0

000101210311400根據(jù)表可得2位同步二進(jìn)制加法計(jì)數(shù)器的波形，如下圖所示。由上圖可知，每輸入一個(gè)計(jì)數(shù)脈沖，2位同步二進(jìn)制加法計(jì)數(shù)器的輸出狀態(tài)就按二進(jìn)制遞增，且共有4個(gè)不同的輸出狀態(tài)。2位同步二進(jìn)制加法計(jì)數(shù)器的波形圖5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器2．集成同步二進(jìn)制計(jì)數(shù)器74LS161是一種4位集成同步二進(jìn)制計(jì)數(shù)器，其邏輯符號(hào)和引腳排列如圖所示。

（a）邏輯符號(hào)

（b）引腳排列74LS161的邏輯符號(hào)和引腳排列圖

在上圖中，

用于清零，

用于置數(shù)，D3～D0為數(shù)據(jù)輸入，Q3～Q0為數(shù)據(jù)輸出，CTT、CTP用于計(jì)數(shù)控制，CO為進(jìn)位輸出。清零置數(shù)數(shù)據(jù)輸入數(shù)據(jù)輸出計(jì)數(shù)控制進(jìn)位輸出5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器2．集成同步二進(jìn)制計(jì)數(shù)器74LS161的功能表如下表。74LS161的功能表時(shí)鐘脈沖清零置數(shù)計(jì)數(shù)控制端數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CPCTTCTPD3D2D1D0Q3Q2Q1Q0×0×××××××0000異步清零↑10××D3D2D1D0Q3Q2Q1Q0同步置數(shù)↑1111××××計(jì)數(shù)加法計(jì)數(shù)×110×××××保持?jǐn)?shù)據(jù)保持×11×0××××保持?jǐn)?shù)據(jù)保持異步清零由表可知，74LS161具有以下邏輯功能。5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器2．集成同步二進(jìn)制計(jì)數(shù)器74LS161的功能表如下表。74LS161的功能表時(shí)鐘脈沖清零置數(shù)計(jì)數(shù)控制端數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CPCTTCTPD3D2D1D0Q3Q2Q1Q0×0×××××××0000異步清零↑10××D3D2D1D0Q3Q2Q1Q0同步置數(shù)↑1111××××計(jì)數(shù)加法計(jì)數(shù)×110×××××保持?jǐn)?shù)據(jù)保持×11×0××××保持?jǐn)?shù)據(jù)保持同步置數(shù)由表可知，74LS161具有以下邏輯功能。5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器2．集成同步二進(jìn)制計(jì)數(shù)器74LS161的功能表如下表。74LS161的功能表時(shí)鐘脈沖清零置數(shù)計(jì)數(shù)控制端數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CPCTTCTPD3D2D1D0Q3Q2Q1Q0×0×××××××0000異步清零↑10××D3D2D1D0Q3Q2Q1Q0同步置數(shù)↑1111××××計(jì)數(shù)加法計(jì)數(shù)×110×××××保持?jǐn)?shù)據(jù)保持×11×0××××保持?jǐn)?shù)據(jù)保持加法計(jì)數(shù)由表可知，74LS161具有以下邏輯功能。5.3計(jì)數(shù)器5.3.1二進(jìn)制計(jì)數(shù)器2．集成同步二進(jìn)制計(jì)數(shù)器74LS161的功能表如下表。74LS161的功能表時(shí)鐘脈沖清零置數(shù)計(jì)數(shù)控制端數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CPCTTCTPD3D2D1D0Q3Q2Q1Q0×0×××××××0000異步清零↑10××D3D2D1D0Q3Q2Q1Q0同步置數(shù)↑1111××××計(jì)數(shù)加法計(jì)數(shù)×110×××××保持?jǐn)?shù)據(jù)保持×11×0××××保持?jǐn)?shù)據(jù)保持?jǐn)?shù)據(jù)保持由表可知，74LS161具有以下邏輯功能。5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器1．同步十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器是按十進(jìn)制數(shù)的進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的，且每十個(gè)狀態(tài)循環(huán)一次。以同步十進(jìn)制加法計(jì)數(shù)器為例，其邏輯電路如圖所示。同步十進(jìn)制加法計(jì)數(shù)器的邏輯電路圖

此時(shí)序邏輯電路由什么構(gòu)成？5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器1．同步十進(jìn)制計(jì)數(shù)器該同步十進(jìn)制加法計(jì)數(shù)器其狀態(tài)表如下表所示：CP序號(hào)Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)表由表可得以下結(jié)論：

（1）每當(dāng)CP的下降沿到來(lái)時(shí)，Q0的狀態(tài)就翻轉(zhuǎn)一次。此時(shí)，F(xiàn)F0的輸入信號(hào)為J0=K0=1。

5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器1．同步十進(jìn)制計(jì)數(shù)器該同步十進(jìn)制加法計(jì)數(shù)器其狀態(tài)表如下表所示：CP序號(hào)Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)表由表可得以下結(jié)論：

5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器1．同步十進(jìn)制計(jì)數(shù)器該同步十進(jìn)制加法計(jì)數(shù)器其狀態(tài)表如下表所示：CP序號(hào)Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)表由表可得以下結(jié)論：

5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器1．同步十進(jìn)制計(jì)數(shù)器該同步十進(jìn)制加法計(jì)數(shù)器其狀態(tài)表如下表所示：CP序號(hào)Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)表由表可得以下結(jié)論：

由此可得同步十進(jìn)制加法計(jì)數(shù)器的波形，如下圖所示。同步十進(jìn)制加法計(jì)數(shù)器的波形圖5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器2．集成同步十進(jìn)制計(jì)數(shù)器

74LS192是一種集成同步十進(jìn)制計(jì)數(shù)器，其邏輯符號(hào)和引腳排列如下圖所示。

（a）邏輯符號(hào)

（b）引腳排列

74LS192的邏輯符號(hào)和引腳排列圖清零置數(shù)數(shù)據(jù)輸入數(shù)據(jù)輸出加法計(jì)數(shù)器時(shí)鐘進(jìn)位輸出減法計(jì)數(shù)器時(shí)鐘借位輸出5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器2．集成同步十進(jìn)制計(jì)數(shù)器74LS192的功能表如下表所示。74LS192的功能表清零置數(shù)加法計(jì)數(shù)時(shí)鐘減法計(jì)數(shù)時(shí)鐘數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000異步清零00××異步置數(shù)01↑1××××遞增8421BCD碼加法計(jì)數(shù)011↑××××遞減8421BCD碼減法計(jì)數(shù)0111××××保持?jǐn)?shù)據(jù)保持由表可知，74LS192具有以下邏輯功能。異步清零5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器2．集成同步十進(jìn)制計(jì)數(shù)器74LS192的功能表如下表所示。74LS192的功能表清零置數(shù)加法計(jì)數(shù)時(shí)鐘減法計(jì)數(shù)時(shí)鐘數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000異步清零00××異步置數(shù)01↑1××××遞增8421BCD碼加法計(jì)數(shù)011↑××××遞減8421BCD碼減法計(jì)數(shù)0111××××保持?jǐn)?shù)據(jù)保持由表可知，74LS192具有以下邏輯功能。異步置數(shù)5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器2．集成同步十進(jìn)制計(jì)數(shù)器74LS192的功能表如下表所示。74LS192的功能表清零置數(shù)加法計(jì)數(shù)時(shí)鐘減法計(jì)數(shù)時(shí)鐘數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000異步清零00××異步置數(shù)01↑1××××遞增8421BCD碼加法計(jì)數(shù)011↑××××遞減8421BCD碼減法計(jì)數(shù)0111××××保持?jǐn)?shù)據(jù)保持由表可知，74LS192具有以下邏輯功能。加法計(jì)數(shù)5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器2．集成同步十進(jìn)制計(jì)數(shù)器74LS192的功能表如下表所示。74LS192的功能表清零置數(shù)加法計(jì)數(shù)時(shí)鐘減法計(jì)數(shù)時(shí)鐘數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000異步清零00××異步置數(shù)01↑1××××遞增8421BCD碼加法計(jì)數(shù)011↑××××遞減8421BCD碼減法計(jì)數(shù)0111××××保持?jǐn)?shù)據(jù)保持由表可知，74LS192具有以下邏輯功能。減法計(jì)數(shù)5.3計(jì)數(shù)器5.3.2十進(jìn)制計(jì)數(shù)器2．集成同步十進(jìn)制計(jì)數(shù)器74LS192的功能表如下表所示。74LS192的功能表清零置數(shù)加法計(jì)數(shù)時(shí)鐘減法計(jì)數(shù)時(shí)鐘數(shù)據(jù)輸入數(shù)據(jù)輸出功能說(shuō)明CRCPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000異步清零00××異步置數(shù)01↑1××××遞增8421BCD碼加法計(jì)數(shù)011↑××××遞減8421BCD碼減法計(jì)數(shù)0111××××保持?jǐn)?shù)據(jù)保持由表可知，74LS192具有以下邏輯功能。數(shù)據(jù)保持5.3計(jì)數(shù)器5.3.3n

進(jìn)制計(jì)數(shù)器n進(jìn)制計(jì)數(shù)器是指除二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器之外的其他進(jìn)制計(jì)數(shù)器，其設(shè)計(jì)方法主要有以下幾種：（1）直接選取已有的計(jì)數(shù)器。（2）將一片或多片集成計(jì)數(shù)器按一定規(guī)律連接。（3）利用反饋法改變?cè)杏?jì)數(shù)器的計(jì)數(shù)長(zhǎng)度。

其中，第（3）種方法是n進(jìn)制計(jì)數(shù)器最常用的設(shè)計(jì)方法，它主要包括反饋清零法和反饋置數(shù)法。

1．反饋清零法

反饋清零法是利用計(jì)數(shù)器的清零端使m進(jìn)制計(jì)數(shù)器在順序計(jì)數(shù)的過(guò)程中跳躍(m-n)個(gè)狀態(tài)后(m>n)提前清零，從而使計(jì)數(shù)器的模變?yōu)閚。5.3計(jì)數(shù)器5.3.3n

進(jìn)制計(jì)數(shù)器74LS161利用反饋清零法得到的狀態(tài)圖

解：如圖所示為74LS161利用反饋清零法得到的狀態(tài)圖，其中共有16個(gè)計(jì)數(shù)狀態(tài)。由于十二進(jìn)制加法計(jì)數(shù)器只需要在前12個(gè)計(jì)數(shù)狀態(tài)之間進(jìn)行循環(huán)，因此74LS161在計(jì)數(shù)至1011后，就必須循環(huán)至0000而不是進(jìn)入下一個(gè)狀態(tài)1100。這可利用74LS161的

來(lái)實(shí)現(xiàn)（即利用1011的下一個(gè)狀態(tài)1100產(chǎn)生清零低電平信號(hào)，從而使74LS161清零）。在

消失之后，74LS161將從0000重新開(kāi)始計(jì)數(shù)。

根據(jù)上述方法，可得74LS161利用反饋清零法組成的十二進(jìn)制加法計(jì)數(shù)器，其邏輯電路如下圖所示。74LS161利用反饋清零法組成的十二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖例5-3利用反饋清零法，試將74LS161組成十二進(jìn)制加法計(jì)數(shù)器。5.3計(jì)數(shù)器5.3.3n

進(jìn)制計(jì)數(shù)器

2．反饋置數(shù)法反饋置數(shù)法是指利用計(jì)數(shù)器的置數(shù)端置入某數(shù)（并行輸入），使m進(jìn)制計(jì)數(shù)器在順序計(jì)數(shù)的過(guò)程中提前返回置數(shù)狀態(tài)，從而組成n進(jìn)制計(jì)數(shù)器。利用反饋置數(shù)法，試將74LS161組成十二進(jìn)制加法計(jì)數(shù)器。解：如圖所示為74LS161利用反饋置數(shù)法得到的狀態(tài)圖。在利用反饋置數(shù)法將74LS161組成十二進(jìn)制計(jì)數(shù)器時(shí)，可從它的16個(gè)計(jì)數(shù)狀態(tài)中任意選擇12個(gè)狀態(tài)作為十二進(jìn)制加法計(jì)數(shù)器的計(jì)數(shù)狀態(tài)。以0001～1100為例，74LS161在計(jì)數(shù)至1100后，就必須跳變至0001而不是進(jìn)入下一個(gè)狀態(tài)1101，這可利用74LS161的

置入數(shù)據(jù)0001來(lái)實(shí)現(xiàn)（即利用1100產(chǎn)生置數(shù)低電平信號(hào)）。當(dāng)下一個(gè)

的上升沿到來(lái)時(shí)，74LS161的狀態(tài)將變?yōu)轭A(yù)置數(shù)據(jù)0001。在

消失之后，74LS161將從0001重新開(kāi)始計(jì)數(shù)。74LS161利用反饋置數(shù)法得到的狀態(tài)圖例5-45.3計(jì)數(shù)器5.3.3n

進(jìn)制計(jì)數(shù)器

2．反饋置數(shù)法根據(jù)上述方法，可得74LS161利用反饋置數(shù)法組成的十二進(jìn)制加法計(jì)數(shù)器，其邏輯電路下圖所示。請(qǐng)思考：如何利用74LS161組成七進(jìn)制加法計(jì)數(shù)器？74LS161利用反饋置數(shù)法組成的十二進(jìn)制加法計(jì)數(shù)器的邏輯電路圖頭腦風(fēng)暴例5-45.3計(jì)數(shù)器5.3.4計(jì)數(shù)器的應(yīng)用

1．計(jì)數(shù)器用作分頻器計(jì)數(shù)器可用作分頻器，也可用于組成序列信號(hào)發(fā)生器和脈沖分配器。

在數(shù)字電路中，通常需要對(duì)系統(tǒng)的主時(shí)鐘信號(hào)進(jìn)行分頻，以獲得不同頻率的時(shí)鐘信號(hào)或基準(zhǔn)信號(hào)。分頻器可用于降低信號(hào)的頻率，是數(shù)字電路中常用的器件。計(jì)數(shù)器在作為分頻器使用時(shí)，一個(gè)n進(jìn)制的計(jì)數(shù)器就是一個(gè)n分頻器，其輸出信號(hào)的頻率是主時(shí)鐘信號(hào)頻率的1/n。

2．計(jì)數(shù)器組成序列信號(hào)發(fā)生器

序列信號(hào)是指在同步脈沖信號(hào)的作用下產(chǎn)生的一串周期性二進(jìn)制信號(hào)。通常把能產(chǎn)生這種信號(hào)的邏輯器件稱(chēng)為序列信號(hào)發(fā)生器。可由74LS161和門(mén)電路組成序列信號(hào)發(fā)生器，其邏輯電路如下圖所示。5.3計(jì)數(shù)器5.3.4計(jì)數(shù)器的應(yīng)用

3．計(jì)數(shù)器組成脈沖分配器

脈沖分配器的作用是產(chǎn)生多路順序脈沖信號(hào)?？捎?4LS161和74LS138組成脈沖分配器，其邏輯電路如圖所示。其中，74LS161可使Q2Q1Q0在000～111之間循環(huán)變化。由74LS161和74LS138組成的脈沖分配器的邏輯電路圖設(shè)計(jì)n進(jìn)制計(jì)數(shù)器的過(guò)程中，我們應(yīng)具備嚴(yán)密的邏輯思維，將理論與實(shí)踐緊密結(jié)合，做到知行合一，從而提高我們的實(shí)踐能力。項(xiàng)目五總結(jié)1．時(shí)序邏輯電路的定義2．時(shí)序邏輯電路的分類(lèi)3．時(shí)序邏輯電路邏輯功能的描述方法4．時(shí)序邏輯電路的分析方法時(shí)序邏輯電路寄存器計(jì)數(shù)器1．基本寄存器2．移位寄存器單向雙向集成1．二進(jìn)制計(jì)數(shù)器2．十進(jìn)制計(jì)數(shù)器

3．

n進(jìn)制計(jì)數(shù)器

4．計(jì)數(shù)器的應(yīng)用項(xiàng)目實(shí)施——設(shè)計(jì)60秒計(jì)時(shí)器

1．實(shí)施目標(biāo)

（1）熟悉74LS161的引腳排列及邏輯功能。

（2）會(huì)用74LS161設(shè)計(jì)60秒計(jì)時(shí)器。

（3）會(huì)用Multisim14對(duì)60秒計(jì)時(shí)器進(jìn)行仿真。

2．實(shí)施要求如圖所示為60秒計(jì)時(shí)器的設(shè)計(jì)框圖，其主要由顯示電路和計(jì)數(shù)電路組成。其中，計(jì)數(shù)電路用于實(shí)現(xiàn)計(jì)數(shù)功能；顯示電路用于顯示計(jì)數(shù)電路的數(shù)字。60秒計(jì)時(shí)器的設(shè)計(jì)框圖請(qǐng)根據(jù)右圖設(shè)計(jì)60秒計(jì)時(shí)器，設(shè)計(jì)要求如下：（1）以74LS161為核心元件設(shè)計(jì)60秒計(jì)時(shí)器。（2）用七段數(shù)碼顯示器顯示60秒計(jì)時(shí)器的數(shù)字。（3）60秒計(jì)時(shí)器的計(jì)時(shí)間隔為1

秒。項(xiàng)目實(shí)施——設(shè)計(jì)60秒計(jì)時(shí)器

3．實(shí)施內(nèi)容

60秒計(jì)時(shí)器各部分電路的功能如下。

（1）顯示電路用于顯示計(jì)數(shù)器的數(shù)值。七段數(shù)碼顯示器1用于顯示60秒計(jì)時(shí)器的十位數(shù)字，七段數(shù)碼顯示器2用于顯示60秒計(jì)時(shí)器的個(gè)位數(shù)字。如下圖，為七段數(shù)碼顯示器的結(jié)構(gòu)。七段數(shù)碼顯示器的結(jié)構(gòu)圖

1）分析電路

項(xiàng)目實(shí)施——設(shè)計(jì)60秒計(jì)時(shí)器

3．實(shí)施內(nèi)容

1）分析電路

（a）由74LS161設(shè)計(jì)的六進(jìn)制計(jì)數(shù)器

（b）由74LS161設(shè)計(jì)的十進(jìn)制計(jì)數(shù)器由74LS161設(shè)計(jì)的六進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器圖（2）計(jì)數(shù)電路用于實(shí)現(xiàn)60秒計(jì)時(shí)器的計(jì)數(shù)功能，是由74LS161采用反饋清零法設(shè)計(jì)的六進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器組成的，如下圖所示。其中，六進(jìn)制計(jì)數(shù)器用于實(shí)現(xiàn)60秒計(jì)時(shí)器十位數(shù)字的計(jì)數(shù)功能，十進(jìn)制計(jì)數(shù)器用于實(shí)現(xiàn)60秒計(jì)時(shí)器個(gè)位數(shù)字的計(jì)數(shù)功能。項(xiàng)目實(shí)施——設(shè)計(jì)60秒計(jì)