《數(shù)字電子技術(shù)》——走進(jìn)數(shù)字電子的世界1679年萊布尼茨1854年喬治布爾1906年李·德福雷斯特1937年克勞德·香農(nóng)1946年世界上第一臺計(jì)算機(jī)1958年中國第一代計(jì)算機(jī)發(fā)明了二進(jìn)制，并對其系統(tǒng)性深入研究，完善了二進(jìn)制出版了《思維規(guī)律的研究》，很多計(jì)算機(jī)語言中將邏輯運(yùn)算稱為布爾運(yùn)算，將其結(jié)果稱為布爾值制成第一個真空三極管，稱為奧迪恩管將開關(guān)電路、布爾邏輯代數(shù)、二進(jìn)制計(jì)算關(guān)聯(lián)起來，奠定了數(shù)字電路的理論基礎(chǔ)美國賓夕法尼亞大學(xué)誕生的ENIAC中科院計(jì)算技術(shù)研究所數(shù)字電路發(fā)展史數(shù)字化生存項(xiàng)目一認(rèn)識數(shù)制與邏輯代數(shù)項(xiàng)目三分析與設(shè)計(jì)組合邏輯電路項(xiàng)目二應(yīng)用門電路項(xiàng)目四認(rèn)識觸發(fā)器項(xiàng)目五分析與設(shè)計(jì)時(shí)序邏輯電路項(xiàng)目六認(rèn)識脈沖信號波形與整形電路項(xiàng)目七測試555定時(shí)器應(yīng)用電路項(xiàng)目八測試D/A轉(zhuǎn)換器項(xiàng)目九測試A/D轉(zhuǎn)換器項(xiàng)目十綜合實(shí)訓(xùn)數(shù)字電子技術(shù)認(rèn)識數(shù)制與邏輯代數(shù)項(xiàng)目一1.1數(shù)字電路概述1.2數(shù)制與編碼1.3邏輯代數(shù)基礎(chǔ)1.4邏輯函數(shù)的化簡方法項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路目錄項(xiàng)目一認(rèn)識數(shù)制與邏輯代數(shù)學(xué)習(xí)目標(biāo)知識目標(biāo)技能目標(biāo)素質(zhì)目標(biāo)掌握常用數(shù)制間的轉(zhuǎn)換方法掌握二進(jìn)制數(shù)的算術(shù)運(yùn)算掌握基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算掌握邏輯代數(shù)的基本公式和基本定理掌握邏輯函數(shù)的表示方法和化簡方法養(yǎng)成腳踏實(shí)地、求真務(wù)實(shí)的學(xué)習(xí)習(xí)慣增強(qiáng)勇攀高峰、敢為人先的創(chuàng)新意識弘揚(yáng)執(zhí)著專注、追求卓越的工匠精神能繪制三人裁判電路的邏輯圖能分析三人裁判電路的邏輯功能能設(shè)計(jì)并仿真三人裁判電路1.1數(shù)字電路概述1.1.1模擬信號與數(shù)字信號146523信號頭腦風(fēng)暴1.1數(shù)字電路概述1.1.1模擬信號與數(shù)字信號模擬信號：在時(shí)間和幅度上連續(xù)的信號。數(shù)字信號：在時(shí)間或幅度上離散的信號。請思考：前面所展示的圖片分別屬于什么信號類型？頭腦風(fēng)暴1.1數(shù)字電路概述1.1.2模擬電路與數(shù)字電路模擬電路：指處理模擬信號的電路。數(shù)字電路：指處理數(shù)字信號的電路。

模擬信號主要采用某一時(shí)刻信號的大小或強(qiáng)弱來表示信息。

數(shù)字1表示高電平，用數(shù)字0表示低電平。電路聲音話筒電信號（1）同時(shí)具有算術(shù)運(yùn)算功能和邏輯運(yùn)算功能。（2）主要研究電路中輸入與輸出之間的邏輯關(guān)系。（3）可靠性強(qiáng)。在數(shù)字電路中，電源電壓的小波動對電路基本沒有影響，溫度和電路的制備工藝偏差對電路工作可靠性的影響也較小。數(shù)字電路特點(diǎn)

請思考：數(shù)字電路中的“0”

和“1”有無大小之分？1.1數(shù)字電路概述1.1.3數(shù)字電路的分類按功能組合邏輯電路時(shí)序邏輯電路按結(jié)構(gòu)分立電路集成電路按應(yīng)用領(lǐng)域通用型數(shù)字電路專用型數(shù)字電路按集成度小規(guī)模集成電路中規(guī)模集成電路大規(guī)模集成電路超大規(guī)模集成電路數(shù)字電路1.2數(shù)制與編碼

自古以來，數(shù)制都是人們實(shí)現(xiàn)計(jì)數(shù)的重要工具。從石頭計(jì)數(shù)、手指計(jì)數(shù)、結(jié)繩計(jì)數(shù)到數(shù)字計(jì)數(shù)，從十六進(jìn)制計(jì)數(shù)、十進(jìn)制計(jì)數(shù)到二進(jìn)制計(jì)數(shù)，計(jì)數(shù)方式的不斷演變，也促進(jìn)了數(shù)制相關(guān)理論的發(fā)展。邏輯代數(shù)是以數(shù)制為理論基礎(chǔ)，按一定邏輯關(guān)系進(jìn)行的代數(shù)運(yùn)算，是數(shù)字電路實(shí)現(xiàn)邏輯運(yùn)算的基本工具。1.2數(shù)制與編碼1.2.1幾種常用的數(shù)制數(shù)碼：由數(shù)字符號構(gòu)成且表示物理量大小的數(shù)字和數(shù)字組合。計(jì)數(shù)制（簡稱數(shù)制）：多位數(shù)碼中每一位的構(gòu)成方法，以及從低位到高位的進(jìn)制規(guī)則。進(jìn)位基數(shù)：數(shù)碼：100~9逢十進(jìn)一基數(shù)10的連續(xù)整數(shù)冪進(jìn)位規(guī)則：權(quán)：1．十進(jìn)制示例歸納對于任意一個十進(jìn)制數(shù)符號：或101.2數(shù)制與編碼1.2.1幾種常用的數(shù)制2．二進(jìn)制示例歸納對于任意一個二進(jìn)制數(shù)進(jìn)位基數(shù)：數(shù)碼：20、1逢二進(jìn)一基數(shù)2的連續(xù)整數(shù)冪進(jìn)位規(guī)則：權(quán)：符號：或21.2數(shù)制與編碼1.2.1幾種常用的數(shù)制3．八進(jìn)制示例歸納對于任意一個八進(jìn)制數(shù)進(jìn)位基數(shù)：數(shù)碼：80~7逢八進(jìn)一基數(shù)8的連續(xù)整數(shù)冪進(jìn)位規(guī)則：權(quán)：符號：或81.2數(shù)制與編碼1.2.1幾種常用的數(shù)制4．十六進(jìn)制示例歸納對于任意一個十六進(jìn)制數(shù)進(jìn)位基數(shù)：數(shù)碼：160～9、A、B、C、D、E、F逢十六進(jìn)一基數(shù)16的連續(xù)整數(shù)冪進(jìn)位規(guī)則：權(quán)：頭腦風(fēng)暴生活中還會用到哪些數(shù)制？符號：或161.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換1．二-十轉(zhuǎn)換方法：先將二進(jìn)制數(shù)按權(quán)展開，然后將各項(xiàng)的數(shù)值按十進(jìn)制數(shù)相加。練習(xí)：將二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。解：例1-1將二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。根據(jù)二-十轉(zhuǎn)換規(guī)則，有1.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換2．十-二轉(zhuǎn)換1）整數(shù)部分的轉(zhuǎn)換：除2取余法。整數(shù)部分連續(xù)除以2，直至商為0。最先得到的余數(shù)為最低位，最后得到的余數(shù)為最高位。練習(xí)：將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。k0k1k2k3k4k5k6k7低位高位(173)10=(10101101)2即2

余102173

余1862

余0432

余052

余012

余1102

余1212

余121.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換2．十-二轉(zhuǎn)換解：例1-21）整數(shù)部分的轉(zhuǎn)換：除2取余法。將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。根據(jù)十-二轉(zhuǎn)換中整數(shù)部分的轉(zhuǎn)換規(guī)則，有即1.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換2．十-二轉(zhuǎn)換解：例1-32）小數(shù)部分的轉(zhuǎn)換：乘2取整法。根據(jù)十-二轉(zhuǎn)換中小數(shù)部分的轉(zhuǎn)換規(guī)則，有小數(shù)部分連續(xù)乘以2，直至小數(shù)部分為0。最先得到的整數(shù)為最高位，最后得到的整數(shù)為最低位。將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。即1.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換2．十-二轉(zhuǎn)換練習(xí)：將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。整數(shù)部分=10.6250×21.2500整數(shù)部分=1整數(shù)部分=0

0.2500×20.50000.5000×21.0000整數(shù)部分=1即（0.8125）10=（0.1101）2低位高位k-1k-2k-4k-3順序排列0.8125×21.6250注意

小數(shù)轉(zhuǎn)換不一定能算盡，達(dá)到誤差要求，進(jìn)行四舍五入。1.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換3．二-八轉(zhuǎn)換解：例1-4根據(jù)二-八轉(zhuǎn)換規(guī)則，有方法：以小數(shù)點(diǎn)為界，將二進(jìn)制數(shù)按每3位為一組進(jìn)行分組，整數(shù)部分高位不足時(shí)在有效位前加0，小數(shù)部分低位不足時(shí)則在有效位后加0，然后把每組二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)即可。將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)。練習(xí)：將二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)。

101011011.11010111533.656=(533.656)801.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換4．八-二轉(zhuǎn)換解：例1-5根據(jù)八-二轉(zhuǎn)換規(guī)則，有將八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。方法：將每位八進(jìn)制數(shù)用三位二進(jìn)制數(shù)來代替，保持小數(shù)點(diǎn)的位置不變，并按原來的順序排列。頭腦風(fēng)暴二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間是如何轉(zhuǎn)換的？1.2數(shù)制與編碼1.2.2常用數(shù)制間的轉(zhuǎn)換十進(jìn)制二進(jìn)制八進(jìn)制十六進(jìn)制00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F幾種計(jì)數(shù)進(jìn)制數(shù)的對照表1.2數(shù)制與編碼1.2.3二進(jìn)制數(shù)的算術(shù)運(yùn)算1．二進(jìn)制數(shù)的四種算術(shù)運(yùn)算

加法運(yùn)算減法運(yùn)算乘法運(yùn)算除法運(yùn)算與示例當(dāng)兩個二進(jìn)制數(shù)表示數(shù)量大小時(shí)，它們之間便可進(jìn)行算術(shù)運(yùn)算。1.2數(shù)制與編碼1.2.3二進(jìn)制數(shù)的算術(shù)運(yùn)算2．二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼二進(jìn)制數(shù)的1

邏輯電路的高電平二進(jìn)制數(shù)的0

邏輯電路的低電平符號位：01正數(shù)負(fù)數(shù)1）二進(jìn)制數(shù)的原碼：符號位加上真值的絕對值，即第1位表示符號，其余位表示數(shù)值。注意8位二進(jìn)制數(shù)原碼的取值范圍為，即示例。1.2數(shù)制與編碼1.2.3二進(jìn)制數(shù)的算數(shù)運(yùn)算2）二進(jìn)制數(shù)的反碼：3）二進(jìn)制數(shù)的補(bǔ)碼：正數(shù)的反碼是其本身，負(fù)數(shù)的反碼是在其原碼的基礎(chǔ)上，符號位不變，其余各位取反。反碼的最低有效位上加1。即：二進(jìn)制數(shù)的補(bǔ)碼=二進(jìn)制數(shù)的反碼+1示例示例點(diǎn)撥

若一個反碼表示的是負(fù)數(shù)，則我們無法直接看出來它的數(shù)值，通常要將其轉(zhuǎn)換為原碼之后再進(jìn)行計(jì)算。

2．二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼1.2數(shù)制與編碼1.2.3二進(jìn)制數(shù)的算數(shù)運(yùn)算解：例1-6用二進(jìn)制補(bǔ)碼運(yùn)算方法計(jì)算

、、、。

利用二進(jìn)制補(bǔ)碼進(jìn)行減法運(yùn)算會更簡便注意若將兩個加數(shù)的符號位和來自最高有效數(shù)字位的進(jìn)位相加，則得到的結(jié)果（舍棄產(chǎn)生的進(jìn)位）就是和的符號。需要強(qiáng)調(diào)的是，在兩個同符號數(shù)相加時(shí)，它們的絕對值之和不可超過有效數(shù)字位所能表示的最大值，否則會得到錯誤的計(jì)算結(jié)果。

2．二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼1.2數(shù)制與編碼1.2.4幾種常用的二進(jìn)制數(shù)編碼常用的二進(jìn)制編碼：BCD碼、格雷碼、奇偶校驗(yàn)碼、ASCII碼等。1．BCD碼BCD碼是用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)的編碼。BCD碼8421BCD碼、2421BCD碼余3碼（

8421BCD碼加3后得到的）有權(quán)BCD碼無權(quán)BCD碼1.2數(shù)制與編碼1.2.4幾種常用的二進(jìn)制編碼是一種最基本、最簡單的編碼。8、4、2、1分別代表4位二進(jìn)制數(shù)碼的權(quán)，每位的權(quán)值固定，屬于恒權(quán)代碼。每位二值代碼的1都代表著1個固定的十進(jìn)制數(shù)值。十進(jìn)制數(shù)碼BCD碼8421BCD碼00000100012001030011401005010160110701118100091001在8421BCD碼中，不允許出現(xiàn)1010～1111這幾個數(shù)碼，因?yàn)闆]有十進(jìn)制數(shù)碼與它們對應(yīng)。注意1）8421BCD碼1．BCD碼1.2數(shù)制與編碼1.2.4幾種常用的二進(jìn)制編碼十進(jìn)制數(shù)碼BCD碼8421BCD碼2421BCD碼0000000001000100012001000103001100114010001005010110116011011007011111018100011109100111112）2421BCD碼：一種有權(quán)碼，它的權(quán)值從高位到低位分別為2、4、2、1。十進(jìn)制數(shù)0和9、1和8、2和7、3和6、4和5是對應(yīng)碼位。將一個2421BCD碼自身按位取反，就可得到其對9的補(bǔ)數(shù)的2421BCD碼。1．BCD碼1.2數(shù)制與編碼1.2.4幾種常用的二進(jìn)制編碼十進(jìn)制數(shù)碼BCD碼8421BCD碼8421BCD碼余3碼00000000000111000100010100200100010010130011001101104010001000111501011011100060110110010017011111011010810001110101191001111111003

）余3碼：一種特殊的BCD碼，由8421BCD碼加3后得到。利用余3碼可方便地求出某數(shù)對9的補(bǔ)數(shù)。（即將一個余3碼自身按位取反，就可得到其對9的補(bǔ)數(shù)的余3碼）1．BCD碼1.2數(shù)制與編碼1.2.4幾種常用的二進(jìn)制編碼2．格雷碼是一種無權(quán)碼。任意兩個相鄰的代碼之間只有1位不同，其余各位都相同，因此格雷碼是一種循環(huán)碼。在傳輸過程中所產(chǎn)生的錯誤很容易被檢測出來，因此格雷碼傳輸誤差較小，可靠性較高。十進(jìn)制數(shù)碼BCD碼格雷碼8421BCD碼8421BCD碼余3碼000000000001100001000100010100000120010001001010011300110011011000104010001000111011050101101110000111601101100100101017011111011010010081000111010111100910011111110011011.2數(shù)制與編碼1.2.4幾種常用的二進(jìn)制編碼2．格雷碼頭腦風(fēng)暴在我們的日常生活中，還有哪些編碼的例子？舉例說明。分析我國居民自己身份證編碼的構(gòu)成方式。分析學(xué)校學(xué)生學(xué)號編碼的構(gòu)成方式。1.3邏輯代數(shù)基礎(chǔ)1.3.1邏輯函數(shù)及其表示方法

邏輯函數(shù)：將邏輯變量作為輸入，將運(yùn)算結(jié)果作為輸出，當(dāng)輸入變量的取值確定之后，輸出的取值也隨之確定，則這種函數(shù)關(guān)系稱為邏輯函數(shù)，記作：常用的表示方法：真值表、邏輯表達(dá)式、邏輯圖等。（1）真值表：根據(jù)輸入邏輯變量的所有可能取值和對應(yīng)的函數(shù)值列成的表格。輸

入輸

出ABY000010100111

邏輯變量

運(yùn)算結(jié)果1.3邏輯代數(shù)基礎(chǔ)1.3.1邏輯函數(shù)及其表示方法

邏輯函數(shù)：將邏輯變量作為輸入，將運(yùn)算結(jié)果作為輸出，當(dāng)輸入變量的取值確定之后，輸出的取值也隨之確定，則這種函數(shù)關(guān)系稱為邏輯函數(shù)，記作：（2）邏輯表達(dá)式：根據(jù)輸出與輸入之間的邏輯關(guān)系寫成的邏輯運(yùn)算組合式。（1）真值表：根據(jù)輸入邏輯變量的所有可能取值和對應(yīng)的函數(shù)值列成的表格。

邏輯變量

運(yùn)算結(jié)果常用的表示方法：真值表、邏輯表達(dá)式、邏輯圖等。1.3邏輯代數(shù)基礎(chǔ)1.3.1邏輯函數(shù)及其表示方法

邏輯函數(shù)：將邏輯變量作為輸入，將運(yùn)算結(jié)果作為輸出，當(dāng)輸入變量的取值確定之后，輸出的取值也隨之確定，則這種函數(shù)關(guān)系稱為邏輯函數(shù)，記作：（3）邏輯圖（邏輯電路）：用二進(jìn)制邏輯單元的圖形符號所繪制的邏輯電路簡圖，其中的圖形符號用于表示邏輯函數(shù)中各變量之間的邏輯關(guān)系。（2）邏輯表達(dá)式：根據(jù)輸出與輸入之間的邏輯關(guān)系寫成的邏輯運(yùn)算組合式。（1）真值表：根據(jù)輸入邏輯變量的所有可能取值和對應(yīng)的函數(shù)值列成的表格。

邏輯變量

運(yùn)算結(jié)果常用的表示方法：真值表、邏輯表達(dá)式、邏輯圖等。1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算1）與運(yùn)算：1．基本邏輯運(yùn)算

或運(yùn)算

與運(yùn)算

非運(yùn)算對于某個邏輯問題，只有當(dāng)決定事件的所有條件全部具備時(shí)，該事件才會發(fā)生，否則便不會發(fā)生，這種因果關(guān)系稱為與邏輯關(guān)系?？捎门c邏輯模型電路來說明與邏輯關(guān)系。與邏輯模型電路燈Y何時(shí)亮？只有開關(guān)A、B全部閉合時(shí)。Y1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算1．基本邏輯運(yùn)算輸

入輸

出ABY000010100111若用1表示開關(guān)閉合和燈亮，用0表示開關(guān)斷開和燈滅，則可得到與運(yùn)算的真值表。當(dāng)輸入變量全為1時(shí)，輸出變量才為1，否則為0，其運(yùn)算符號為“

”（可省略）。有0出0全1出1與運(yùn)算的邏輯符號邏輯表達(dá)式：推廣1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算2

）或運(yùn)算：1．基本邏輯運(yùn)算或邏輯模型電路燈Ｙ何時(shí)亮？開關(guān)A、B其中一個關(guān)閉即可。對于某個邏輯問題，只要決定事件的某個條件具備，該事件就會發(fā)生；只有當(dāng)所有條件都不具備時(shí)，該事件才不會發(fā)生，這種因果關(guān)系稱為或邏輯關(guān)系?？捎没蜻壿嬆Ｐ碗娐穪碚f明或邏輯關(guān)系。Y1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算1．基本邏輯運(yùn)算

輸

入輸

出ABY000011101111有1

出1全0

出0或運(yùn)算的邏輯符號若用1表示開關(guān)閉合和燈亮，用0表示開關(guān)斷開和燈滅，則可得到或運(yùn)算的真值表。當(dāng)輸入變量有一個為1時(shí)，輸出變量就為1；當(dāng)輸入變量全為0時(shí)，輸出變量才為0。其運(yùn)算符號為“＋”。邏輯表達(dá)式：推廣1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算3

）非運(yùn)算：1．基本邏輯運(yùn)算對于某個邏輯問題，若決定事件的條件具備，則該事件不會發(fā)生；若決定事件的條件不具備，則該事件一定會發(fā)生。這種因果關(guān)系稱為非邏輯關(guān)系。非邏輯模型電路燈Ｙ何時(shí)亮？開關(guān)A關(guān)閉即可。頭腦風(fēng)暴電阻R在此電路有何作用？Y1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算1．基本邏輯運(yùn)算輸

入輸

出AY0110非運(yùn)算的邏輯符號若用1表示開關(guān)閉合和燈亮，用0表示開關(guān)斷開和燈滅，則可得到非運(yùn)算的真值表。當(dāng)輸入變量為0時(shí)，輸出變量為1；當(dāng)輸入變量為1時(shí)，輸出變量為0。其運(yùn)算符號為“”

或“”。出入相反出取入反邏輯表達(dá)式：1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算1）與非運(yùn)算：2．復(fù)合邏輯運(yùn)算

或非運(yùn)算

與非運(yùn)算

異或運(yùn)算

同或運(yùn)算在與運(yùn)算的基礎(chǔ)上取反得到的，即先與后非。輸

入輸

出ABY001011101110當(dāng)A、B有一個為0時(shí)，Y就為1；反之，則為0。邏輯式：真值表：有0

出1全1

出0與非運(yùn)算的邏輯符號1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算2

）或非運(yùn)算：2．復(fù)合邏輯運(yùn)算在或運(yùn)算的基礎(chǔ)上取反得到的，即先或后非。輸

入輸

出ABY001010100110當(dāng)A、B有一個為1時(shí)，Y就為0；反之，則為1。邏輯式：真值表：有1

出0全0

出1或非運(yùn)算的邏輯符號1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算3

）異或運(yùn)算：2．復(fù)合邏輯運(yùn)算輸

入輸

出ABY000011101110邏輯式：真值表：同入

出0異入

出1異或運(yùn)算的邏輯符號當(dāng)兩個輸入變量取值相同時(shí)，輸出變量為0；當(dāng)兩個輸入變量取值不同時(shí)，輸出變量為1。1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算4

）同或運(yùn)算：2．復(fù)合邏輯運(yùn)算輸

入輸

出ABY001010100111邏輯式：真值表：同入

出1異入

出0同或運(yùn)算的邏輯符號當(dāng)兩個輸入變量取值相同時(shí)，輸出變量為1；當(dāng)兩個輸入變量取值不同時(shí)，輸出變量為0。1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算2．復(fù)合邏輯運(yùn)算點(diǎn)撥1.3邏輯代數(shù)基礎(chǔ)1.3.2邏輯運(yùn)算2．復(fù)合邏輯運(yùn)算點(diǎn)撥1.3邏輯代數(shù)基礎(chǔ)1.3.3邏輯代數(shù)的基本公式序號公式序號公式110，

211312413514615716817918變量與常量：重疊律（同一變量）：互補(bǔ)律（變量與其反變量）：交換律：結(jié)合律：分配律：反演律（德·摩根定理）：還原律：0和1的反運(yùn)算：猜猜看下面這些運(yùn)算律分別對應(yīng)什么公式呢？1、2、11、126、163、137、17104、148、185、1591.3邏輯代數(shù)基礎(chǔ)1.3.4邏輯代數(shù)的基本定理1．代入定理邏輯代數(shù)中，有三條基本定理：

、反演定理、對偶定理。在任何一個包含變量的邏輯等式中，若以另外一個邏輯表達(dá)式代入等式中所有的位置，等式依然成立。解：例1-7利用代入定理，將邏輯表達(dá)式代入變量，對進(jìn)行化簡。根據(jù)代入定理，將代入后得注意使用代入定理進(jìn)行邏輯運(yùn)算時(shí)，必須將等式中所有出現(xiàn)同義變量的地方均用同一邏輯表達(dá)式代替，否則代入后的等式就不會成立。頭腦風(fēng)暴代入定理是否可以驗(yàn)證摩根定理（反演律）？可以嘗試進(jìn)行驗(yàn)證嗎？代入定理1.3邏輯代數(shù)基礎(chǔ)1.3.4邏輯代數(shù)的基本定理2．反演定理邏輯代數(shù)中，有三條基本定理：代入定理、

、對偶定理。解：例1-8利用反演定理，求解根據(jù)反演定理，有注意使用反演定理時(shí)，要遵守以下兩個規(guī)則。（1）要遵守“先括號、再乘除、后加減”的運(yùn)算順序。（2）不屬于單個變量上的反號應(yīng)保留不變。對于任何一個邏輯表達(dá)式，若將其中所有的“

”換成“+”，“+”換成“

”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是的反函數(shù)。。顯然，摩根定律是反演規(guī)則的特例反演定理1.3邏輯代數(shù)基礎(chǔ)1.3.4邏輯代數(shù)的基本定理3．對偶定理邏輯代數(shù)中，有三條基本定理：代入定理、反演定理、

。解：例1-9利用對偶定理，求解根據(jù)對偶定理，有點(diǎn)撥對偶定理的意義在于：如果兩個函數(shù)相等，則它們的對偶函數(shù)也相等。利用對偶規(guī)則，可以使要證明及要記憶的公式數(shù)目減少一半。的對偶式。若兩個邏輯表達(dá)式相等，則它們的對偶式也相等，這就是對偶定理。對于任何一個邏輯表達(dá)式到一個新的邏輯表達(dá)式，稱為的對偶式。，若將其中所有的“

”換成“+”，“+”換成“

”，0換成1，1換成0，則得練習(xí)：對偶定理

1.4邏輯函數(shù)的化簡方法1.4.1公式化簡法1．并項(xiàng)法，將兩項(xiàng)合為一項(xiàng)，消去一個變量。例1-10利用并項(xiàng)法，化簡邏輯表達(dá)式利用公式

指利用邏輯代數(shù)的基本公式來消去邏輯表達(dá)式中多余的乘積項(xiàng)和多余的因子，以得到最簡邏輯表達(dá)式。1.4邏輯函數(shù)的化簡方法1.4.1公式化簡法2．吸收法，消去多余的項(xiàng)。例1-11利用吸收法，化簡邏輯表達(dá)式練習(xí)：利用公式1.4邏輯函數(shù)的化簡方法1.4.1公式化簡法3．消去法，消去多余的因子。例1-12利用消去法，化簡邏輯表達(dá)式練習(xí)：利用公式1.4邏輯函數(shù)的化簡方法1.4.1公式化簡法4．配項(xiàng)法例1-13利用配項(xiàng)法，化簡邏輯表達(dá)式練習(xí)：或加上，增加必要的乘積項(xiàng)，再用以上方法進(jìn)行化簡。先通過乘以冗余項(xiàng)冗余項(xiàng)

對于較復(fù)雜的邏輯式的化簡，可能要反復(fù)采用多種化簡方法才能奏效。1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法1．卡諾圖概述卡諾圖是一種用小方格來表示邏輯函數(shù)最小項(xiàng)的平面方格圖。邏輯函數(shù)的最小項(xiàng)是指其最小乘積項(xiàng)，在n個變量的邏輯函數(shù)中，每個變量在一個最小項(xiàng)中以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次。歸納三變量邏輯函數(shù)共有個最小項(xiàng)n個變量的邏輯函數(shù)共有個最小項(xiàng)示例最小項(xiàng)及其對應(yīng)的編號。1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法1．卡諾圖概述任何一個邏輯函數(shù)都可表示為若干個最小項(xiàng)之和的形式。最小項(xiàng)表達(dá)式簡化注意

用卡諾圖表示邏輯函數(shù)時(shí)，一個小方格表示邏輯函數(shù)的一個最小項(xiàng)。可根據(jù)圖內(nèi)小方格的位置關(guān)系來判斷對應(yīng)的最小項(xiàng)是否相鄰，相鄰方格各變量組合之間只能有一個變量的取值不同。邏輯上相鄰幾何位置相鄰示例將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式為用最小項(xiàng)的下標(biāo)編號來表示最小項(xiàng)1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法1．卡諾圖概述圖中的一個小方格對應(yīng)真值表中的一行，即對應(yīng)一個最小項(xiàng)含有最小項(xiàng)位置關(guān)系的二變量卡諾圖二變量卡諾圖上下、左右?guī)缀蜗噜彽姆礁駜?nèi)，只有一個因子不同，即為邏輯上相鄰！1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法1．卡諾圖概述圖中的一個小方格對應(yīng)真值表中的一行，即對應(yīng)一個最小項(xiàng)三變量卡諾圖四變量卡諾圖1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法2．卡諾圖化簡邏輯函數(shù)的原理將2個相鄰最小項(xiàng)合并，可在消去1個取值不同的變量后將其合并為1項(xiàng)。將4個相鄰最小項(xiàng)合并，可在消去2個取值不同的變量后將其合并為1項(xiàng)。將8個相鄰最小項(xiàng)合并，可在消去3個取值不同的變量后將其合并為1項(xiàng)?；喴?guī)律：保留相同因子，消去不同因子。1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法3．用卡諾圖合并最小項(xiàng)的規(guī)則（1）畫的圈要盡可能大。圈越大，消去的變量就越多。要保證每個圈內(nèi)只能含有（2）畫圈的數(shù)量要盡量少。圈數(shù)越少，化簡后邏輯函數(shù)中的“與”項(xiàng)就越少。（3）卡諾圖中所有取值為1的項(xiàng)都要被圈過一次，不能遺漏。（4）卡諾圖中取值為1的項(xiàng)可被同時(shí)圈在不同的圈內(nèi)，但應(yīng)注意的是，新畫的圈中至少要含有1個未被圈過的取值為1的項(xiàng)。畫包圍圈的順序由大→小16→8→4→2→1規(guī)則之美個相鄰項(xiàng)。1.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法4．用卡諾圖化簡邏輯函數(shù)的步驟（1）畫出邏輯函數(shù)的卡諾圖。（2）合并卡諾圖中相鄰的最小項(xiàng)，即根據(jù)合并最小項(xiàng)的規(guī)則畫圈。（3）寫出化簡后的邏輯表達(dá)式。在圈中，取值為1的變量用原變量表示，取值為0的變量用反變量表示，然后將這些變量相與，最后將所有的與項(xiàng)相加，即可得到最簡與或表達(dá)式。練習(xí)：1000AB0001CD0100111011001110100110011.4邏輯函數(shù)的化簡方法1.4.2卡諾圖化簡法4．用卡諾圖化簡邏輯函數(shù)的步驟練習(xí)：若畫包圍圈的方法不同10110110A01BC0100111010110110A01BC01001110結(jié)論：邏輯函數(shù)最簡與或式不是唯一的!頭腦風(fēng)暴標(biāo)準(zhǔn)與或式（最小項(xiàng)表達(dá)式）唯一嗎？項(xiàng)目一總結(jié)1．幾種常用的數(shù)制2．常用數(shù)制間的轉(zhuǎn)換3．二進(jìn)制數(shù)的算術(shù)運(yùn)算4．幾種常用的二進(jìn)制編碼無符號、帶符號二進(jìn)制、八進(jìn)制、十六進(jìn)制、十進(jìn)制BCD碼、格雷碼任意一個R進(jìn)制數(shù)按權(quán)展開：1．模擬信號與數(shù)字信號2．模擬電路與數(shù)字電路3．?dāng)?shù)字電路的分類1．邏輯函數(shù)及其表示方法2．邏輯運(yùn)算與、或、非、與非、或非、異或、同或3．邏輯代數(shù)的基本公式4．邏輯代數(shù)的基本定理邏輯函數(shù)的化簡方法公式法：并項(xiàng)法、吸收法、消去法、配項(xiàng)法卡諾圖法代入定理、反演定理、對偶定理邏輯函數(shù)的化簡方法數(shù)字電路概述數(shù)制與編碼邏輯代數(shù)基礎(chǔ)項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1．實(shí)施目標(biāo)2．實(shí)施要求3．實(shí)施內(nèi)容（1）熟悉74LS00和74LS20的引腳排列及邏輯功能。（2）會用Multisim14對三人裁判電路進(jìn)行仿真。（3）能對仿真結(jié)果進(jìn)行分析。（1）用74LS00和74LS20設(shè)計(jì)三人裁判電路。（2）用不同顏色發(fā)光二極管的亮滅情況表示三人裁判電路的結(jié)果。4.實(shí)施報(bào)告（1）描述電路功能。當(dāng)三名裁判中有兩人以上同意時(shí)，裁判結(jié)果成立。（2）定義輸入輸出函數(shù)變量。假設(shè)三名裁判分別為變量A、B和C，裁判結(jié)果為變量Y。各裁判同意為1，不同意為0；Y為1表示裁判結(jié)果成立，Y為0表示裁判結(jié)果不成立。（3）列真值表。根據(jù)邏輯關(guān)系和上述假設(shè)，列出三人裁判電路的真值表。1）分析電路項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1.實(shí)施目標(biāo)2.實(shí)施要求3.實(shí)施容（4）列邏輯表達(dá)式。根據(jù)真值表，列出三人裁判電路的邏輯表達(dá)式，即化簡成與非形式，即（5）畫邏輯電路。根據(jù)邏輯表達(dá)式畫出三人裁判電路的邏輯電路。2）仿真電路（1）創(chuàng)建工程文件。打開Multisim14仿真軟件，依次點(diǎn)擊主界面工具欄中的“文件”“設(shè)計(jì)”，在彈出的對話框中選擇“Create”，就可得到一個工程文件。項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1.實(shí)施目標(biāo)2.實(shí)施要求3.實(shí)施容（2）選擇元件。依次點(diǎn)擊主界面工具欄中的“繪制”“元件”，按下表選擇三人裁判電路仿真所需元件。如教材圖1-17、圖1-18、圖1-19所示分別為選擇輸入與非門、發(fā)光二極管和電阻的界面。

序號名稱規(guī)格型號數(shù)量1電源

12開關(guān)

33四2輸入與非門

74LS00D34雙4輸入與非門

74LS20D15電阻

46發(fā)光二極管

4項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1.實(shí)施目標(biāo)2.實(shí)施要求3.實(shí)施容選擇74LS00D的界面選擇74LS20D的界面項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1.實(shí)施目標(biāo)2.實(shí)施要求3.實(shí)施容選擇發(fā)光二極管的界面選擇電阻的界面項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1.實(shí)施目標(biāo)3.實(shí)施容（3）連接仿真電路。按下圖所示仿真電路將各元件連接起來。項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路1.實(shí)施目標(biāo)2.實(shí)施要求3.實(shí)施容（4）開啟仿真開關(guān)。將電路連接完畢后，依次點(diǎn)擊工具欄中的“仿真”“運(yùn)行”，開啟仿真開關(guān)。（5）觀察并記錄仿真結(jié)果。改變的開閉狀態(tài)（開關(guān)閉合記為1，開關(guān)斷開記為0），觀察的亮滅情況（燈亮記為1，燈滅記為0），將仿真結(jié)果記錄在下表中。～根據(jù)仿真結(jié)果可知：在三名裁判中，只有當(dāng)_______同意時(shí)，裁判結(jié)果才成立。3）分析仿真結(jié)果輸入輸出S1S2S3LED4000

001010011100101110111項(xiàng)目實(shí)施——設(shè)計(jì)三人裁判電路4．實(shí)施報(bào)告根據(jù)實(shí)施過程及結(jié)果撰寫實(shí)施報(bào)告，實(shí)施報(bào)告應(yīng)至少包括以下內(nèi)容。（1）畫出三人裁判電路的仿真電路。（2）記錄三人裁判電路的仿真結(jié)果。（3）分析三人裁判電路的仿真結(jié)果。實(shí)訓(xùn)自評、互評請同學(xué)們掃一掃開始實(shí)訓(xùn)評價(jià)《數(shù)字電子技術(shù)》——走進(jìn)數(shù)字電子的世界項(xiàng)目一認(rèn)識數(shù)制與邏輯代數(shù)項(xiàng)目三分析與設(shè)計(jì)組合邏輯電路項(xiàng)目二應(yīng)用門電路項(xiàng)目四認(rèn)識觸發(fā)器項(xiàng)目五分析與設(shè)計(jì)時(shí)序邏輯電路項(xiàng)目六認(rèn)識脈沖信號波形與整形電路項(xiàng)目七測試555定時(shí)器應(yīng)用電路項(xiàng)目八測試D/A轉(zhuǎn)換器項(xiàng)目九測試A/D轉(zhuǎn)換器項(xiàng)目十綜合實(shí)訓(xùn)數(shù)字電子技術(shù)應(yīng)用門電路項(xiàng)目二溫故知新1．幾種常用的數(shù)制2．常用數(shù)制間的轉(zhuǎn)換3．二進(jìn)制數(shù)的算術(shù)運(yùn)算4．幾種常用的二進(jìn)制編碼無符號、帶符號二進(jìn)制、八進(jìn)制、十六進(jìn)制、十進(jìn)制BCD碼、格雷碼任意一個R進(jìn)制數(shù)按權(quán)展開：1．模擬信號與數(shù)字信號2．模擬電路與數(shù)字電路3．?dāng)?shù)字電路的分類1．邏輯函數(shù)及其表示方法2．邏輯運(yùn)算與、或、非、與非、或非、異或、同或3．邏輯代數(shù)的基本公式4．邏輯代數(shù)的基本定理邏輯函數(shù)的化簡方法公式法：并項(xiàng)法、吸收法、消去法、配項(xiàng)法卡諾圖法代入定理、反演定理、對偶定理邏輯函數(shù)的化簡方法數(shù)字電路概述數(shù)制與編碼邏輯代數(shù)基礎(chǔ)走進(jìn)應(yīng)用門電路芯片誕生的那一夜…2.1門電路概述2.2門電路的開關(guān)特性2.3TTL門電路2.4CMOS門電路項(xiàng)目實(shí)施——測試TTL門電路項(xiàng)目二應(yīng)用門電路目錄學(xué)習(xí)目標(biāo)

知識目標(biāo)技能目標(biāo)素質(zhì)目標(biāo)熟悉分立元件門電路和集成門電路掌握門電路的開關(guān)特性掌握TTL與非門及其他TTL門電路的電路結(jié)構(gòu)和工作原理掌握CMOS反相器及其他CMOS門電路的電路結(jié)構(gòu)掌握使用TTL門電路、CMOS門電路的注意事項(xiàng)能分析TTL門電路的邏輯功能能測試TTL門電路牢記科技報(bào)國、科技強(qiáng)國的歷史使命弘揚(yáng)追求真理、勇攀高峰的創(chuàng)新精神2.1門電路概述門電路：是一種用于實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路，是組成各種數(shù)字電路的基本電路。高電平邏輯1低電平邏輯0半導(dǎo)體元件導(dǎo)通（開）截止（關(guān)）門電路分立元件門電路集成門電路由分立元件和導(dǎo)線連接而成將組成門電路的各元件都集成在一塊芯片上，再封裝而成2.1門電路概述2.1.1分立元件門電路1．二極管與門電路A、B為輸入信號（+3V或0V）Y

為輸出信號電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0V0V3V0V3V0V0V3V3V3VABY000010100111

此電路的真值表觀察此真值表，你能得到什么結(jié)論呢？

有0出0全1出12.1門電路概述2.1.1分立元件門電路1．二極管與門電路可以看出，上述電路輸入與輸出的邏輯關(guān)系符合與邏輯，即只有當(dāng)所有輸入均為1時(shí)，輸出才為1，否則輸出為0。這樣的電路稱為與門電路，其邏輯表達(dá)式為歸納點(diǎn)撥2.1門電路概述2.1.1分立元件門電路2．二極管或門電路電路輸入與輸出電壓的關(guān)系A(chǔ)BY000011101111

此電路的真值表前提：不考慮二極管的正向電壓降。A、B為輸入信號（+3V或0V）Y

為輸出信號ABY0V0V0V0V3V3V3V0V3V3V3V3V觀察此真值表，你能得到什么結(jié)論呢？有1出1全0出02.1門電路概述2.1.1分立元件門電路2．二極管或門電路可以看出，上述電路輸入與輸出的邏輯關(guān)系符合或邏輯，即多個輸入中只要有一個為1，輸出就為1。這樣的電路稱為或門電路，其邏輯表達(dá)式為歸納2.1門電路概述2.1.1分立元件門電路3．

三極管非門電路上述電路輸入與輸出的邏輯關(guān)系符合非邏輯。這樣的電路稱為非門電路，其邏輯表達(dá)式為歸納2.1門電路概述2.1.2集成門電路集成門電路由三極管組成的雙極型集成電路晶體管-晶體管-邏輯（TTL）門電路發(fā)射級耦合邏輯（

ECL）門電路由金屬-氧化物-半導(dǎo)體（

MOS）場效應(yīng)晶體管組成的單極型集成電路N型MOS（NMOS）門電路互補(bǔ)型金屬氧化物半導(dǎo)體（CMOS）門電路目前，中小規(guī)模集成電路中最常用的是TTL門電路和CMOS門電路。2.1門電路概述2.1.2集成門電路1．TTL門電路應(yīng)用較早、技術(shù)較成熟的集成電路。大規(guī)模集成電路的快速發(fā)展要求集成電路中每個邏輯單元電路都要做到結(jié)構(gòu)簡單且功耗低。

由于不能滿足這個要求，因此逐漸被CMOS門電路取代。運(yùn)行速度較快，在整個數(shù)字集成電路設(shè)計(jì)領(lǐng)域具有極其重要的地位，因此很多數(shù)字系統(tǒng)仍采用該電路。系列代號名稱傳輸延遲時(shí)間/ns每門功耗/mWTTL74普通TTL系列1010HTTL74H高速TTL系列622LTTL74L低功耗TTL系列331STTL74S肖特基TTL系列319ASTTL74AS先進(jìn)肖特基TTL系列38LSTTL74LS低功耗肖特基TTL系列9.52ALSTTL74ALS先進(jìn)低功耗肖特基TTL系列3.51FTTL74F快速TTL系列3.44常見的TTL門電路系列產(chǎn)品2.1門電路概述2.1.2集成門電路2．CMOS門電路常見的CMOS門電路系列產(chǎn)品在各種門電路中占主導(dǎo)地位，使用范圍很廣。早期，與TTL門電路相比，其速度慢、功耗低。隨著制造工藝的不斷改進(jìn)，目前在集成度、工作速度、功耗和抗干擾能力上都已遠(yuǎn)優(yōu)于TTL門電路。系列代號名稱傳輸延遲時(shí)間/ns工作電壓/V每門功耗/μWCMOS40/45CMOS系列1253～181.25HCMOS74HC高速CMOS系列82～62.5HCTCMOS74HCT與TTL電平兼容型HCMOS系列84.5～5.52.5ACMOS74AC先進(jìn)CMOS系列5.52～5.52.5ACTCMOS74ACT與TTL電平兼容型ACMOS系列4.754.5～5.52.5

集成電路的發(fā)展開創(chuàng)了電子器件微型化的新紀(jì)元，引領(lǐng)人們走進(jìn)了信息社會。目前，集成電路依舊是各國博弈的重要因素，是全球關(guān)注的焦點(diǎn)。2.2門電路的開關(guān)特性2.2.1二極管的開關(guān)特性開關(guān)元件導(dǎo)通狀態(tài)截止?fàn)顟B(tài)元件的阻抗很小，相當(dāng)于短路元件的阻抗很大，相當(dāng)于開路1．二極管的靜態(tài)特性定義：二極管在導(dǎo)通和截止這兩種狀態(tài)下的特性。靜態(tài)特性曲線歸納開關(guān)電路2.2門電路的開關(guān)特性2.2.1二極管的開關(guān)特性2．二極管的動態(tài)特性定義：二極管在導(dǎo)通和截止這兩種工作狀態(tài)之間相互轉(zhuǎn)換的過程，體現(xiàn)出了它的開關(guān)特性。點(diǎn)撥由于二極管從截止到導(dǎo)通所需要的時(shí)間比其從導(dǎo)通到截止所需要的時(shí)間短，因此一般只討論其從導(dǎo)通到截止時(shí)的特性。典型二極管的動態(tài)特性曲線2.2門電路的開關(guān)特性2.2.2三極管的開關(guān)特性三極管的輸出特性曲線截止區(qū)飽和區(qū)放大區(qū)開關(guān)斷開開關(guān)閉合極短暫的過渡狀態(tài)NPN型三極管三種工作狀態(tài)的特點(diǎn)2.3TTL門電路2.3.1TTL與非門1．TTL與非門的電路結(jié)構(gòu)TTL與非門的電路結(jié)構(gòu)點(diǎn)撥若電路的輸出級有兩個三極管，且始終處于一個導(dǎo)通、另一個截止的狀態(tài)，也就是兩個三極管推挽相連，則這樣的電路結(jié)構(gòu)稱為推挽式輸出結(jié)構(gòu)。什么是泄放電路？2.3TTL門電路2.3.1TTL與非門2．TTL與非門的工作原理1）VT1的等效電路VT1的等效電路2.3TTL門電路2.3.1TTL與非門2．TTL與非門的工作原理2）工作狀態(tài)分析2.3TTL門電路2.3.1TTL與非門2．TTL與非門的工作原理2）工作狀態(tài)分析2.3TTL門電路2.3.1TTL與非門2．TTL與非門的工作原理2）工作狀態(tài)分析歸納有0

出1全1

出02.3TTL門電路2.3.1TTL與非門3．TTL與非門的基本參數(shù)1）輸出高電平電壓2）輸出為高電平時(shí)的電源電流3）輸出低電平電壓4）輸出為低電平時(shí)的電源電流2.3TTL門電路2.3.1TTL與非門3．TTL與非門的基本參數(shù)5）閾值電壓6）扇出系數(shù)7）輸入高電平電流8）輸入低電平電流2.3TTL門電路2.3.1TTL與非門3．TTL與非門的基本參數(shù)9）輸出高電平電流10）輸出低電平電流11）最大工作頻率2.3TTL門電路2.3.1TTL與非門4．TTL與非門集成電路含有4個2輸入端的與非門含有2個4輸入端的與非門74LS00的引腳排列74LS20的引腳排列2.3TTL門電路2.3.2其他TTL門電路1．OC與非門其他常用TTL門電路集電極開路（OC）與非門三態(tài)（TSL）門或非門與或非門1）OC與非門的電路結(jié)構(gòu)電路結(jié)構(gòu)邏輯符號2.3TTL門電路2.3.2其他TTL門電路1．OC與非門一般來說，由兩個或兩個以上普通TTL與非門組成的邏輯電路，其輸出端是不能直接連接在一起的。為克服這種局限性，可將TTL與非門內(nèi)部的輸出級改為集電極開路的三極管結(jié)構(gòu)，這樣就組成了OC與非門。OC與非門輸入與輸出的邏輯關(guān)系為：當(dāng)輸入不全為1時(shí)，輸出為1；當(dāng)輸入全為1時(shí)，輸出為0。有0

出1全1

出02.3TTL門電路2.3.2其他TTL門電路1．OC與非門2）OC與非門的主要邏輯功能&R+VCC(OC門)注意

在選擇上拉電阻時(shí)，從降低功耗、減小電路灌電流的角度考慮，上拉電阻的阻值應(yīng)足夠大；而從確保電路有足夠驅(qū)動電流的角度考慮，上拉電阻的阻值應(yīng)足夠小。因此，在選擇上拉電阻時(shí)，應(yīng)綜合考慮這兩方面。2.3TTL門電路2.3.2其他TTL門電路1．OC與非門注意OC與非門主要具有以下邏輯功能。（1）實(shí)現(xiàn)線與邏輯。線與電路線與等效電路OC與非門線與電路需要將各OC與非門的輸出線相連，才能實(shí)現(xiàn)與邏輯功能，因此稱這樣的電路為線與電路。2.3TTL門電路2.3.2其他TTL門電路1．OC與非門（2）實(shí)現(xiàn)電平轉(zhuǎn)換。電平轉(zhuǎn)換電路2.3TTL門電路2.3.2其他TTL門電路1．OC與非門（3）用作驅(qū)動電路。OC與非門具有較強(qiáng)的電流驅(qū)動能力，可直接用于驅(qū)動指示燈、繼電器、脈沖變壓器等。驅(qū)動指示燈驅(qū)動繼電器驅(qū)動脈沖變壓器2.3TTL門電路2.3.2其他TTL門電路2．TSL門（1）TSL門的電路結(jié)構(gòu)電路結(jié)構(gòu)邏輯符號導(dǎo)通截止12.3TTL門電路2.3.2其他TTL門電路2．TSL門（1）TSL門的電路結(jié)構(gòu)電路結(jié)構(gòu)邏輯符號截止導(dǎo)通02.3TTL門電路2.3.2其他TTL門電路2．TSL門（1）TSL門的電路結(jié)構(gòu)電路結(jié)構(gòu)邏輯符號2.3TTL門電路2.3.2其他TTL門電路2．TSL門（2）TSL門的典型應(yīng)用用作多路開關(guān)用作信號雙向傳輸2.3TTL門電路2.3.3使用TTL門電路的注意事項(xiàng)在使用TTL門電路時(shí)，應(yīng)注意以下事項(xiàng)。（1）電源電壓及電源干擾的消除。不同的TTL門電路對電源電壓穩(wěn)定性的要求有所不同。使用時(shí)一定要確保電路工作在允許的電壓范圍內(nèi)，否則將導(dǎo)致電路性能下降或電路內(nèi)部器件損壞。（2）多余輸入端的處理。以不影響TTL門電路邏輯功能為前提。具體方法為：與門、與非門的多余輸入端接高電平或電源正極；

或門、或非門的多余輸入端接地或電源負(fù)極。

注：不宜將TTL門電路的多余輸入端懸空，以防止引入干擾信號。（3）輸出端的連接。輸出端不可與電源或地短路，否則可能造成電路內(nèi)部器件損壞。在使用過程中，TTL門電路的輸出電流應(yīng)小于產(chǎn)品手冊規(guī)定的最大值。各TSL門的輸出端可并聯(lián)，但在同一時(shí)刻只能有一個TSL門工作，其他TSL門的輸出都處于高阻態(tài)。各OC與非門的輸出端可并聯(lián)，但公共端和電源之間應(yīng)串聯(lián)負(fù)載電阻。2.4CMOS門電路2.4.1MOS管的類型及圖形符號MOS管按組成不同增強(qiáng)型NMOS管（即N溝道增強(qiáng)型MOS管）耗盡型NMOS管（即N溝道耗盡型MOS管）增強(qiáng)型PMOS管（即P溝道增強(qiáng)型MOS管）耗盡型PMOS管（即P溝道耗盡型MOS管）2.4CMOS門電路2.4.1MOS管的類型及圖形符號增強(qiáng)型NMOS管N溝道增強(qiáng)型MOS管耗盡型NMOS管N溝道耗盡型MOS管增強(qiáng)型PMOS管P溝道增強(qiáng)型MOS管耗盡型PMOS管P溝道耗盡型MOS管按組成不同2.4CMOS門電路2.4.2CMOS反相器的電路結(jié)構(gòu)1．CMOS反相器的電路結(jié)構(gòu)CMOS反相器采用了由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)結(jié)構(gòu)。兩管的柵極連在一起作為輸入端，漏極連在一起作為輸出端。CMOS反相器的電路結(jié)構(gòu)10V導(dǎo)通截止0V2.4CMOS門電路2.4.2CMOS反相器的電路結(jié)構(gòu)1．CMOS反相器的電路結(jié)構(gòu)CMOS反相器采用了由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)結(jié)構(gòu)。兩管的柵極連在一起作為輸入端，漏極連在一起作為輸出端。CMOS反相器的電路結(jié)構(gòu)0V截止導(dǎo)通10V由此可見，CMOS反相器可實(shí)現(xiàn)非邏輯功能。

2.4CMOS門電路2.4.2CMOS反相器的電路結(jié)構(gòu)2．CMOS反相器的特點(diǎn)電路結(jié)構(gòu)2.4CMOS門電路2.4.3其他CMOS門電路1．CMOS與非門注意兩個增強(qiáng)型PMOS管并聯(lián)兩個增強(qiáng)型NMOS管串聯(lián)2.4CMOS門電路2.4.3其他CMOS門電路2．CMOS或非門兩個增強(qiáng)型NMOS管并聯(lián)電路結(jié)構(gòu)兩個增強(qiáng)型PMOS管串聯(lián)注意2.4CMOS門電路2.4.3其他CMOS門電路2．CMOS或非門點(diǎn)撥據(jù)CMOS與非門和CMOS或非門的工作原理，輸入端的數(shù)目越多，串聯(lián)的MOS管就越多。若串聯(lián)的MOS管全部導(dǎo)通，則其總的導(dǎo)通電阻會增加，甚至?xí)绊戄敵鲭娖剑古c非門的低電平增大，或非門的高電平減小。CMOS與非門的電路結(jié)構(gòu)CMOS或非門的電路結(jié)構(gòu)2.4CMOS門電路2.4.3其他CMOS門電路3．CMOS傳輸門CMOS傳輸門簡稱TG門，是一種傳輸模擬信號的模擬開關(guān)。CMOS傳輸門增強(qiáng)型PMOS管增強(qiáng)型NMOS管并聯(lián)TG門的電路結(jié)構(gòu)TG門的邏輯符號2.4CMOS門電路2.4.3其他CMOS門電路3．CMOS傳輸門2.4CMOS門電路

2.4.3其他CMOS門電路2.4.4使用CMOS門的注意事項(xiàng)在使用CMOS門電路時(shí)，應(yīng)注意以下事項(xiàng)。（1）電源電壓的控制。CMOS門電路的電源電壓不能超過極限，必須在規(guī)定范圍內(nèi)，同時(shí)一定不能接反，否則會造成電路永久性失效。（2）多余輸入端的處理。CMOS門電路的輸入阻抗非常高，若將輸入端懸空，則CMOS門電路會受到感應(yīng)信號干擾，進(jìn)而造成輸出錯誤。因此，禁止將CMOS門電路的多余輸入端懸空，應(yīng)根據(jù)實(shí)際要求接入適當(dāng)?shù)碾妷?。對于CMOS與門和CMOS與非門，多余輸入端應(yīng)接高電平或電源正極；對于CMOS或門和CMOS或非門，多余輸入端應(yīng)接地或電源負(fù)極。注意多余輸入端絕對不可懸空！為什么？L=A+B+C=A+B+1=0例：——影響邏輯功能！2.4CMOS門電路

2.4.3其他CMOS門電路2.4.4使用CMOS門的注意事項(xiàng)（3）輸入電路的靜電防護(hù)。CMOS門電路的輸入阻抗高，易受外界干擾，易產(chǎn)生靜電，從而造成柵極擊穿，所以要做好輸入電路的靜電防護(hù)。在存儲、運(yùn)輸CMOS器件時(shí)，應(yīng)采用金屬屏蔽層作為包裝材料；在組裝和調(diào)試時(shí)，應(yīng)將工具、儀表和工作臺接地。（4）輸出端的連接。CMOS門電路的輸出端不應(yīng)直接接電源或接地。除TG門外，其他CMOS門電路不應(yīng)將兩個器件的輸出端并聯(lián)使用。為提高電路的驅(qū)動能力，可將同一塊芯片上同類門電路的輸入端和輸出端并聯(lián)使用。

項(xiàng)目二總結(jié)1．分立元件門電路2．集成門電路二極管與門電路二極管或門電路三極管非門電路TTL門電路CMOS門電路1．二極管的開關(guān)特性靜態(tài)、動態(tài)2．三極管的開關(guān)特性1．TTL與非門2．其他TTL門電路電路結(jié)構(gòu)、工作原理、基本參數(shù)OC與非門、TSL門3．使用TTL門電路的注意事項(xiàng)1．MOS管的類型及圖形符號2．CMOS反相器電路結(jié)構(gòu)、特點(diǎn)CMOS與非門、CMOS或非門、CMOS傳輸門3．其他CMOS門電路4．使用CMOS門電路的注意事項(xiàng)CMOS門電路TTL門電路門電路的開關(guān)特性門電路概述項(xiàng)目實(shí)施——測試TTL門電路1．實(shí)施目標(biāo)2．實(shí)施器材（1）熟悉74LS20的引腳排列及邏輯功能。（2）會用Multisim14測試TTL門電路的邏輯功能。（3）掌握TTL門電路邏輯功能的測試方法。3．實(shí)施內(nèi)容（1）74LS20芯片1片。（2）邏輯開關(guān)4個。（3）發(fā)光二極管1個。

（4）阻值為

。（5）數(shù)字電路實(shí)驗(yàn)箱1臺。（6）導(dǎo)線若干。1）分析電路74LS20是一種雙4輸入與非門，主要用于實(shí)現(xiàn)與非運(yùn)算。74LS20邏輯功能的測試電路項(xiàng)目實(shí)施——測試TTL門電路2）仿真（1）創(chuàng)建工程文件。打開Multisim14仿真軟件，依次點(diǎn)擊主界面工具欄中的“文件”“設(shè)計(jì)”，在彈出的對話框中選擇“Create”選項(xiàng)，就可得到一個工程文件。（2）選擇元件。依次點(diǎn)擊主界面工具欄中的“繪制”“元件”，按下表選擇74LS20邏輯功能測試電路仿真所需元件。項(xiàng)目實(shí)施——測試TTL門電路2）仿真（3）連接仿真電路。元件選擇完成后，按下圖所示電路將電路元件連接起來。項(xiàng)目實(shí)施——測試TTL門電路2）仿真（6）分析74LS20的邏輯功能。根據(jù)仿真結(jié)果，對74LS20的邏輯功能進(jìn)行分析。經(jīng)過分析可知，74LS20可實(shí)現(xiàn)

的邏輯功能。項(xiàng)目實(shí)施——測試TTL門電路3）測試電路（1）連接實(shí)際電路。按教材圖2-21所示連接并檢查電路，確保電路能正常工作。（2）測試74LS20的邏輯功能。按下表逐步測試74LS20的邏輯功能，并將測試結(jié)果填入下表中。（3）分析結(jié)果。將74LS20的功能測試結(jié)果與仿真結(jié)果進(jìn)行對比，判斷測試結(jié)果是否正確。若測試結(jié)果與仿真結(jié)果不符，則應(yīng)找出故障原因并排除故障，然后再次進(jìn)行測試。項(xiàng)目實(shí)施——測試TTL門電路根據(jù)實(shí)施過程及結(jié)果撰寫實(shí)施報(bào)告，實(shí)施報(bào)告應(yīng)至少包括以下內(nèi)容。（1）畫出74LS20的邏輯功能仿真電路和測試電路。（2）記錄74LS20的邏輯功能仿真結(jié)果和測試結(jié)果。（3）分析74LS20的邏輯功能。4.實(shí)施報(bào)告實(shí)訓(xùn)自評、互評請同學(xué)們掃一掃開始實(shí)訓(xùn)評價(jià)謝謝大家《數(shù)字電子技術(shù)》——走進(jìn)數(shù)字電子的世界項(xiàng)目一認(rèn)識數(shù)制與邏輯代數(shù)項(xiàng)目三分析與設(shè)計(jì)組合邏輯電路項(xiàng)目二應(yīng)用門電路項(xiàng)目四認(rèn)識觸發(fā)器項(xiàng)目五分析與設(shè)計(jì)時(shí)序邏輯電路項(xiàng)目六認(rèn)識脈沖信號波形與整形電路項(xiàng)目七測試555定時(shí)器應(yīng)用電路項(xiàng)目八測試D/A轉(zhuǎn)換器項(xiàng)目九測試A/D轉(zhuǎn)換器項(xiàng)目十綜合實(shí)訓(xùn)數(shù)字電子技術(shù)分析與設(shè)計(jì)組合邏輯電路項(xiàng)目三溫故知新1．分立元件門電路2．集成門電路二極管與門電路二極管或門電路三極管非門電路TTL門電路CMOS門電路1．二極管的開關(guān)特性靜態(tài)、動態(tài)2．三極管的開關(guān)特性1．TTL與非門2．其他TTL門電路電路結(jié)構(gòu)、工作原理、基本參數(shù)OC與非門、TSL門3．使用TTL門電路的注意事項(xiàng)1．MOS管的類型及圖形符號2．CMOS反相器電路結(jié)構(gòu)、特點(diǎn)CMOS與非門、CMOS或非門、CMOS傳輸門3．其他CMOS門電路4．使用CMOS門電路的注意事項(xiàng)CMOS門電路TTL門電路門電路的開關(guān)特性門電路概述從摩斯密碼到組合邏輯電路摩斯密碼是如何發(fā)明的？3.1組合邏輯電路3.2編碼器3.3譯碼器3.4數(shù)據(jù)選擇器項(xiàng)目三分析與設(shè)計(jì)組合邏輯電路目錄3.5加法器3.6數(shù)值比較器3.7組合邏輯電路的競爭—冒險(xiǎn)現(xiàn)象項(xiàng)目實(shí)施—測試編譯碼顯示電路學(xué)習(xí)目標(biāo)知識目標(biāo)技能目標(biāo)素質(zhì)目標(biāo)掌握組合邏輯電路的分析和設(shè)計(jì)方法掌握常用組合邏輯器件的結(jié)構(gòu)和邏輯功能熟悉組合邏輯電路的競爭—冒險(xiǎn)現(xiàn)象掌握組合邏輯電路競爭—冒險(xiǎn)現(xiàn)象的判別

和消除方法培養(yǎng)一絲不茍、專心致志的學(xué)習(xí)習(xí)慣弘揚(yáng)執(zhí)著專注、精益求精的工匠精神能分析編譯碼顯示電路的邏輯功能能用Multisim14仿真編譯碼顯示電路能測試編譯碼顯示電路3.1組合邏輯電路3.1.1組合邏輯電路的定義定義：如果邏輯電路在任意時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)，而與前一時(shí)刻的輸出狀態(tài)無關(guān)，那么這種邏輯電路稱為組合邏輯電路。歸納頭腦風(fēng)暴請思考：組合邏輯電路有什么特點(diǎn)？3.1組合邏輯電路3.1.2組合邏輯電路的分析方法目的：根據(jù)給定的邏輯電路，確定其邏輯功能。分析方法：列出邏輯表達(dá)式列出邏輯電路的真值表分析邏輯功能根據(jù)已知的邏輯電路，寫出各級輸入到輸出的邏輯表達(dá)式，并化簡或變換邏輯表達(dá)式，最終得到邏輯電路的邏輯表達(dá)式。列出輸入邏輯變量的全部取值組合，求出對應(yīng)的輸出值，并得到真值表。根據(jù)邏輯表達(dá)式或真值表對邏輯電路進(jìn)行分析，確定其邏輯功能。例3-1某組合邏輯電路如圖所示。試分析該邏輯電路的邏輯功能。3.1組合邏輯電路3.1.2組合邏輯電路的分析方法例3-1解：3.1組合邏輯電路3.1.2組合邏輯電路的分析方法例3-1解：3.1組合邏輯電路3.1.2組合邏輯電路的分析方法練習(xí)：試分析下圖所示組合邏輯電路的邏輯功能。解：（1）列邏輯表達(dá)式。根據(jù)邏輯電路寫出各輸出端的邏輯表達(dá)式，并進(jìn)行化簡和變換。X=A——異或邏輯——異或邏輯3.1組合邏輯電路3.1.2組合邏輯電路的分析方法練習(xí)：解：（2）列真值表。111011101001110010100000

Z

Y

XCBA000011110011110001011010（3）分析邏輯功能。A=0，X=0，Y、Z分別與輸入相同A=1，X=1，Y、Z分別與輸入相反對輸入的帶符號的三位二進(jìn)制碼求反碼的電路。正數(shù)的反碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。最高位為符號位，0表示正數(shù)，1表示負(fù)數(shù)；3.1組合邏輯電路3.1.3組合邏輯電路的設(shè)計(jì)方法目的：根據(jù)邏輯功能的要求設(shè)計(jì)最佳的組合邏輯電路。設(shè)計(jì)方法：（1）對實(shí)際邏輯問題進(jìn)行邏輯抽象，確定輸入、輸出變量的個數(shù)，并確定邏輯0和邏輯1所代表的含義。（2）按邏輯功能的要求，列出真值表。（3）根據(jù)真值表，列出邏輯電路的邏輯表達(dá)式，并化簡和變換邏輯表達(dá)式。（4）根據(jù)化簡和變換后的邏輯表達(dá)式，畫出邏輯電路。例3-2用與非門設(shè)計(jì)一個樓上、樓下開關(guān)控制的邏輯電路，來控制樓梯上的電燈。在上樓前用樓下開關(guān)打開電燈，上樓后用樓上開關(guān)關(guān)閉電燈；或者在下樓前用樓上開關(guān)打開電燈，下樓后用樓下開關(guān)關(guān)閉電燈。3.1組合邏輯電路3.1.3組合邏輯電路的設(shè)計(jì)方法例3-2解：頭腦風(fēng)暴復(fù)習(xí)鞏固：由真值表如何寫出邏輯表達(dá)式?3.1組合邏輯電路3.1.3組合邏輯電路的設(shè)計(jì)方法例3-2解：（3）列邏輯表達(dá)式。由上表列出邏輯表達(dá)式，即（4）畫邏輯電路。根據(jù)邏輯表達(dá)式畫出邏輯電路，如圖所示。頭腦風(fēng)暴請思考：組合邏輯電路的分析與設(shè)計(jì)方法之間有什么區(qū)別？3.2編碼器定義：可將具有特定含義的輸入信號轉(zhuǎn)換為二進(jìn)制代碼的邏輯電路。編碼器按編碼方式普通編碼器優(yōu)先編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器3.2.1二進(jìn)制編碼器4線-2線編碼器：輸入為4個信號，輸出為2位代碼的二進(jìn)制編碼器。二進(jìn)制編碼器可用位二進(jìn)制代碼對個信號進(jìn)行編碼。3.2編碼器3.2.1二進(jìn)制編碼器4線-2線編碼器輸入高電平有效，并以原碼的形式輸出。邏輯表達(dá)式：邏輯電路：3.2編碼器3.2.2二-十進(jìn)制編碼器定義：將0～9這10個十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。常見的二-十進(jìn)制編碼器為8421BCD碼編碼器。8421BCD碼編碼器的功能表：8421BCD碼編碼器輸入高電平有效，并以原碼的形式輸出。點(diǎn)撥要對10個信號進(jìn)行編碼，則至少需要4位二進(jìn)制代碼。因此，二-十進(jìn)制編碼器的輸出為4位。對應(yīng)的二進(jìn)制代碼十進(jìn)制數(shù)3.2編碼器3.2.3優(yōu)先編碼器1．普通優(yōu)先編碼器定義：當(dāng)同時(shí)對多個信號進(jìn)行編碼時(shí)，只對其中優(yōu)先級別最高的信號進(jìn)行編碼。常見的優(yōu)先編碼器為4線-2線優(yōu)先編碼器。4線-2線優(yōu)先編碼器的功能表：注：“×”表示無效輸入，無論輸入為0還是為1，均不影響輸出結(jié)果。3.2編碼器3.2.3優(yōu)先編碼器1．普通優(yōu)先編碼器注意

優(yōu)先編碼器各輸入之間有不同的優(yōu)先級別，編碼時(shí)優(yōu)先編碼器只對其中優(yōu)先級別最高的輸入進(jìn)行編碼。因此，在編碼時(shí)要規(guī)定好各輸入的優(yōu)先級別。3.2編碼器3.2.3優(yōu)先編碼器2．集成優(yōu)先編碼器74LS148是一種常見的8線-3線集成優(yōu)先編碼器。74LS148的功能表：引腳排列邏輯符號3.2編碼器3.2.3優(yōu)先編碼器2．集成優(yōu)先編碼器3.2編碼器3.2.3優(yōu)先編碼器2．集成優(yōu)先編碼器3.3譯碼器譯碼：將表示特定意義的二進(jìn)制代碼轉(zhuǎn)換為另一種代碼或高、低電平輸出，因此譯碼是編碼的反操作。譯碼器：實(shí)現(xiàn)譯碼功能的邏輯電路。譯碼器變量譯碼器顯示譯碼器二進(jìn)制譯碼器非二進(jìn)制譯碼器熒光譯碼器發(fā)光二極管譯碼器按顯示材料按顯示內(nèi)容液晶顯示譯碼器文字譯碼器數(shù)字譯碼器符號譯碼器3.3譯碼器3.3.1二進(jìn)制譯碼器定義：將輸入二進(jìn)制代碼轉(zhuǎn)換為相應(yīng)輸出信號的邏輯電路。輸入：二進(jìn)制代碼。輸出：與輸入代碼一一