半導(dǎo)體分立器件和集成電路裝調(diào)工(高級)考試題(附答案)一、單項選擇題（每題1分，共30分。每題只有一個正確答案，錯選、多選、未選均不得分）1.在硅基NPN晶體管共射放大電路中，若將發(fā)射極電阻RE短路，則下列參數(shù)變化正確的是A.電壓增益Av下降，輸入電阻Ri上升B.Av上升，Ri下降C.Av上升，Ri上升D.Av下降，Ri下降答案：B解析：短路RE→直流負反饋消失→IE↑→gm↑→Av↑；同時RE對交流信號短路→輸入回路阻抗↓→Ri↓。2.用THB（高溫高濕偏置）考核塑封器件密封性，85℃/85%RH條件下加偏壓96h，試驗后測得漏電流增大30%，其失效機理最可能是A.鋁遷移B.金鋁化合物Kirkendall空洞C.氯離子腐蝕鋁條D.錫須短路答案：C解析：塑封料中Cl?在濕熱偏壓下形成電解液，鋁被腐蝕生成Al(OH)?，漏電流增大。3.在功率VDMOS器件中，若元胞(cell)密度由4Mcells/in2提高到8Mcells/in2，導(dǎo)通電阻Ron·A將A.增大到2倍B.減小到約0.7倍C.減小到約0.5倍D.基本不變答案：B解析：Ron·A∝1/(cell密度)^0.8，理論值0.57倍，但接觸孔、金屬層電阻上升，實測約0.7倍。4.對CMOS反相器進行Latchup測試，觸發(fā)脈沖電流100mA，持續(xù)10μs，若保護環(huán)(guardring)間距由25μm縮小到15μm，則維持電壓VH將A.上升約0.5VB.下降約0.5VC.上升約2VD.基本不變答案：A解析：保護環(huán)間距↓→寄生PNP/NPN基區(qū)寬度↓→β↓→維持電流↑→VH↑。5.在晶圓測試(wafersort)時發(fā)現(xiàn)某顆芯片VDD=5V時IDDQ=1.2mA，規(guī)范值<50μA，下列哪種缺陷最不可能A.柵氧針孔B.金屬橋接C.多晶硅開路D.源漏結(jié)穿通答案：C解析：多晶硅開路導(dǎo)致斷路，不會形成靜態(tài)電流通路，其余均可產(chǎn)生漏電流。6.對GaNHEMT進行動態(tài)導(dǎo)通電阻測試，VDS=400V→0V脈沖，f=100kHz，占空比50%，若測試板接地電感增大5nH，則測得Ron_dynA.增大5%B.增大20%C.減小5%D.基本不變答案：B解析：接地電感↑→關(guān)斷時負壓過沖↑→電子陷阱俘獲↑→Ron_dyn↑，實驗經(jīng)驗每5nH約增20%。7.在引線鍵合(wirebonding)工序，若將Au線換成Cu線，相同拉力測試下，第二鍵合點(楔焊)失效率上升，最主要原因是A.Cu線硬度高，易裂硅層B.Cu易氧化，降低焊點強度C.Cu熱膨脹系數(shù)大D.Cu電遷移嚴重答案：B解析：Cu表面瞬態(tài)氧化層阻礙金屬間擴散，楔焊界面強度↓，拉力測試易脫鍵。8.對運算放大器進行輸入失調(diào)電壓VIO溫漂測試，結(jié)果+2.5μV/℃，其最主要貢獻來自A.輸入級MOS閾值失配B.電流鏡溝道長度調(diào)制C.負載電阻溫度系數(shù)D.封裝應(yīng)力釋放答案：A解析：輸入對管閾值失配ΔVTH具有負溫度系數(shù)，貢獻>70%。9.在BCD工藝中，若將高壓LDMOS漂移區(qū)長度縮短10%，擊穿電壓BV預(yù)計A.下降約8%B.下降約15%C.下降約3%D.基本不變答案：A解析：BV∝Ldrift^0.8，縮短10%→BV↓≈8%。10.對4bitFlashADC進行INL測試，參考電壓5V，測得碼值0100跳變點電壓為1.26V，理想值1.25V，則該碼值INL為A.+0.01LSBB.+0.04LSBC.+0.08LSBD.+0.16LSB答案：C解析：1LSB=5V/16=0.3125V，Δ=1.261.25=0.01V→INL=0.01/0.3125≈0.08LSB。11.在塑封后固化(PostMoldCure)工序，175℃×4h改為175℃×8h，則環(huán)氧模塑料玻璃化轉(zhuǎn)變溫度Tg將A.上升3~5℃B.下降3~5℃C.上升10℃以上D.基本不變答案：A解析：后固化促進交聯(lián)，Tg略升，但已接近飽和，增幅3~5℃。12.對肖特基二極管進行正向浪涌測試，8.3ms半正弦電流100A，失效標準為ΔVF>10%，失效機理最先出現(xiàn)A.金屬層熔開B.硅熔穿C.焊料疲勞D.塑料碳化答案：B解析：浪涌下芯片內(nèi)部功耗密度最高，硅本征溫度達~550℃，先熔穿。13.在晶圓背面減薄(waferbackgrinding)中，若Taiko工藝保留2mm環(huán)，減薄后50μm，則芯片翹曲(warpage)相比無TaikoA.增大30%B.減小70%C.增大2倍D.基本不變答案：B解析：Taiko環(huán)提供剛性支撐，翹曲↓約70%。14.對LDO進行負載瞬態(tài)測試，負載電流0→100mA階躍，測得下沖(overshoot)120mV，主要改善措施A.增大輸出電容ESRB.減小誤差放大器尾電流C.增大功率管W/LD.降低基準電壓答案：C解析：功率管跨導(dǎo)↑→環(huán)路帶寬↑→瞬態(tài)響應(yīng)↑，下沖↓。15.在SiCMOSFET柵氧工藝中，若氧化后NO退火改為N?O退火，閾值電壓Vth將A.上升0.3VB.下降0.3VC.上升1VD.下降1V答案：A解析：N?O引入氮原子減少界面陷阱，固定正電荷↑→Vth↑。16.對DRAM進行數(shù)據(jù)保持時間(retentiontime)測試，85℃下1k單元失效時間分布中位值200ms，若溫度降至45℃，中位值約A.1.6sB.3.2sC.6.4sD.12.8s答案：C解析：Arrhenius模型，激活能0.6eV，T↓40℃→壽命↑32倍→200ms×32≈6.4s。17.在FCBGA封裝中，若將SnAgCu焊球直徑從0.6mm減至0.4mm，相同板級跌落測試，失效率A.下降50%B.上升2倍C.上升5倍D.基本不變答案：C解析：焊球體積↓→應(yīng)變能密度↑→跌落壽命↓約5倍。18.對ClassD音頻功放進行EMI測試，載頻500kHz，頻譜尖峰出現(xiàn)在1.0GHz，最可能輻射源A.功率管開關(guān)節(jié)點B.柵驅(qū)動環(huán)地C.輸出LC濾波器D.電源去耦電容答案：B解析：柵驅(qū)動回路面積↑→共模輻射↑，諧波達GHz。19.在晶圓級芯片尺寸封裝(WLCSP)中，若重布線(RDL)銅厚從8μm減到5μm，導(dǎo)通電阻RDL約A.增大30%B.增大60%C.減小30%D.基本不變答案：B解析：R∝1/t，8→5μm，↑60%。20.對IGBT進行短路測試，VGE=15V，VCE=600V，短路時間10μs，失效前晶格溫度最高區(qū)域A.集電區(qū)n漂移區(qū)B.發(fā)射極p+區(qū)C.柵氧下方n溝道D.緩沖層n+區(qū)答案：C解析：短路時電流密度集中溝道，功耗密度最高。21.在晶圓探針卡(probecard)中，若將鎢針換成CoNi合金針，接觸電阻RcA.下降20%B.上升10%C.下降50%D.基本不變答案：A解析：CoNi硬度高、表面氧化少，Rc↓約20%。22.對MEMS加速度計進行零偏溫漂測試，結(jié)果0.3mg/℃，其主要來源A.壓阻系數(shù)變化B.封裝應(yīng)力C.電容間隙熱脹D.讀出電路offset答案：B解析：封裝材料CTE失配產(chǎn)生熱應(yīng)力，導(dǎo)致零偏漂移。23.在3DNAND工藝中，若將垂直溝道直徑縮小5%，讀取電流ID約A.下降5%B.下降10%C.下降20%D.下降30%答案：C解析：ID∝面積×遷移率，直徑↓5%→面積↓9.75%，遷移率↓→綜合↓≈20%。24.對PLL進行相位噪聲測試，1MHz頻偏處110dBc/Hz，若VCO增益KVCO從100MHz/V降至50MHz/V，則該頻點噪聲A.下降6dBB.上升6dBC.下降3dBD.基本不變答案：A解析：相位噪聲∝(KVCO)2→↓2倍→↓6dB。25.在引線框架電鍍中，若將純Sn鍍層改為SnBi(2%)合金，可抑制A.錫須B.電遷移C.熱疲勞D.晶須答案：A解析：Bi原子抑制Sn晶格位錯運動，錫須↓。26.對SiGeHBT進行總劑量輻射測試，γ射線500krad(Si)，電流增益β下降20%，其主要缺陷A.界面態(tài)B.氧化物電荷C.位移損傷D.熱載流子答案：B解析：氧化物正電荷↑→基區(qū)表面耗盡↑→β↓。27.在晶圓切割(dicing)中，若將刀片轉(zhuǎn)速從30krpm提高到50krpm，崩邊(chipping)尺寸A.增大30%B.減小50%C.增大2倍D.基本不變答案：B解析：轉(zhuǎn)速↑→切削力↓→崩邊↓約50%。28.對LED進行老化測試，IF=350mA，Tj=85℃，1000h后光通量衰減5%，若Tj降至55℃，壽命(L70)約A.2khB.5khC.10khD.20kh答案：D解析：壽命∝exp(Ea/kT)，Ea=0.6eV，T↓30℃→壽命↑~20倍→20kh。29.在SOI工藝中，若將埋氧厚度從200nm減到100nm，浮體效應(yīng)(floatingbody)導(dǎo)致閾值電壓漂移A.增大50mVB.減小50mVC.增大200mVD.基本不變答案：A解析：埋氧↓→耦合↑→體電勢↑→Vth↓，但短溝道效應(yīng)↑→凈漂移↑50mV。30.對ClassAB音頻功放進行THD測試，1kHz1W輸出，THD=0.01%，若將靜態(tài)電流IQ從10mA提高到20mA，則THDA.下降50%B.上升50%C.下降10%D.基本不變答案：A解析：交越失真↓→THD↓約50%。二、多項選擇題（每題2分，共20分。每題有兩個或兩個以上正確答案，多選、少選、錯選均不得分）31.下列哪些措施可有效降低CMOS反相器動態(tài)功耗A.降低VDDB.減小負載電容C.提高閾值電壓D.降低開關(guān)頻率答案：ABD解析：Pdyn=αCV2f，與VTH無關(guān)。32.功率器件在并聯(lián)使用時，導(dǎo)致電流不均的因素有A.閾值電壓失配B.封裝寄生電感差異C.溫度梯度D.驅(qū)動電阻差異答案：ABCD解析：四項均影響靜態(tài)/動態(tài)均流。33.下列屬于晶圓級可靠性(WLR)測試項目A.熱載流子注入(HCI)B.電遷移(EM)C.閾值電壓漂移(BTI)D.焊球剪切答案：ABC解析：焊球剪切為封裝級。34.在FCBGA回流焊中，產(chǎn)生枕頭效應(yīng)(headinpillow)的原因A.焊球氧化B.封裝翹曲C.回流溫度不足D.助焊劑活性不足答案：ABCD解析：四項均阻礙焊球與焊膏充分潤濕。35.下列哪些測試可檢測DRAM單元間串?dāng)_A.相鄰單元寫讀擾動B.數(shù)據(jù)保持時間C.分布位線耦合D.折疊位線噪聲答案：ACD解析：保持時間反映漏電，不直接測串?dāng)_。36.關(guān)于SiCMOSFET體二極管，下列說法正確A.反向恢復(fù)電荷Qrr遠小于硅FRDB.正向壓降約3VC.可反向?qū)―.存在雙極退化答案：ACD解析：體二極管VF≈4~5V，B錯誤。37.在晶圓測試中使用perpin架構(gòu)的優(yōu)勢A.并行測試效率高B.降低探針磨損C.可獨立加壓D.減少測試時間答案：ACD解析：探針磨損與架構(gòu)無關(guān)。38.下列屬于塑封料關(guān)鍵性能參數(shù)A.TgB.CTEC.彎曲模量D.離子含量答案：ABCD解析：四項均影響可靠性。39.對LDMOS進行UIS測試，失效模式包括A.寄生雙極導(dǎo)通B.雪崩注入C.熱擊穿D.柵氧擊穿答案：ABC解析：UIS為雪崩應(yīng)力，柵氧不直接擊穿。40.在3DIC中，TSV缺陷檢測方法A.紅外成像B.高頻反射C.原子力超聲D.電子束掃描答案：ABC解析：電子束用于表面，難測TSV內(nèi)部空洞。三、判斷題（每題1分，共10分。正確打“√”，錯誤打“×”）41.在功率MOS器件中，增加?xùn)叛鹾穸瓤商岣呖鐚?dǎo)。答案：×解析：gm∝Cox，厚度↑→Cox↓→gm↓。42.對LDO而言，輸出電容ESR越小，環(huán)路穩(wěn)定性越好。答案：×解析：ESR過小→零點消失→可能振蕩。43.在晶圓背面金屬化中，Ti/Ni/Ag結(jié)構(gòu)里Ti層主要起粘附作用。答案：√44.對IGBT進行并聯(lián)時，發(fā)射極串電阻有助于動態(tài)均流。答案：√45.在晶圓探針測試中，探針痕跡直徑越大，鋁墊越不易穿通。答案：×解析：痕跡大→壓強大→更易穿通。46.對Flash存儲器，程序/擦除循環(huán)次數(shù)與溫度呈正相關(guān)。答案：×解析：溫度↑→氧化層損傷↑→循環(huán)壽命↓。47.在引線鍵合中，第二鍵合點強度低于第一鍵合點。答案：√48.對MEMS器件，封裝真空度越高，品質(zhì)因數(shù)Q越高。答案：√49.在SiGeHBT中，Ge梯度可提高Early電壓。答案：√50.對功率器件，雪崩擊穿電壓具有正溫度系數(shù)。答案：√四、計算題（共20分，寫出關(guān)鍵步驟與單位）51.某NPN晶體管在300K下，發(fā)射區(qū)摻雜NE=1×102?cm?3，基區(qū)NB=1×101?cm?3，WB=0.5μm，電子擴散系數(shù)Dn=18cm2/s，忽略復(fù)合，求共基極電流增益α。（8分）解：注入效率γ≈1(NB/NE)(Dn/Dp)(WE/WB)≈1(1×101?/1×102?)(18/8)(0.2/0.5)=10.00072=0.99928輸運系數(shù)βT≈1(WB2/2Ln2)≈1(0.52/2×352)=0.9999α=γβT≈0.9992答案：0.99952.某CMOS反相器VDD=1.8V，負載電容CL=100fF，輸入信號tr=tf=100ps，平均短路電流Isc=120μA，求總動態(tài)功耗Ptotal@500MHz。（6分）解：Psw=αCLVDD2f=0.5×100×10?1?×1.82×500×10?=81μWPsc=αIscVDD=0.5×120×10??×1.8=108μWPtotal=81+108=189μW答案：189μW53.某功率