2025年模擬集成電路設(shè)計(jì)面試題目及答案一、單選題（每題2分，共20分）1.在0.18μmCMOS工藝中，若NMOS閾值電壓VTHn≈0.45V，PMOS閾值電壓VTHp≈0.48V，電源電壓1.8V，則共源共柵電流鏡允許的最小輸出電壓約為A.0.45V??B.0.93V??C.1.28V??D.1.62V答案：B解析：共源共柵結(jié)構(gòu)要求M4（共柵管）的漏極電壓至少為VDSsat+VGS，其中VDSsat≈0.2V，VGS≈0.73V，故VOUT,min≈0.93V。選項(xiàng)A僅考慮閾值，忽略過驅(qū)動；C、D過高，浪費(fèi)裕度。2.若兩級密勒補(bǔ)償運(yùn)放第二級跨導(dǎo)gm6=6mS，負(fù)載電容CL=5pF，補(bǔ)償電容Cc=1.2pF，則右半平面零點(diǎn)頻率fz約為A.1.25GHz??B.795MHz??C.477MHz??D.318MHz答案：C解析：fz=gm6/(2πCc)=6mS/(2π×1.2pF)≈477MHz。注意單位換算：1mS=1mA/V，1pF=10?12F。3.在帶隙基準(zhǔn)中，若ΔVBE溫度系數(shù)為+0.087mV/°C，K=ln(N)=ln(8)，則理論上零溫度系數(shù)的輸出電壓約為A.1.25V??B.1.22V??C.1.20V??D.1.18V答案：B解析：VBG=ΔVBE×(R2/R1)+VBE≈0.087mV/°C×(R2/R1)+0.6V，令溫度系數(shù)抵消得R2/R1≈9.3，故VBG≈1.22V。4.下列關(guān)于襯底噪聲耦合的描述，錯(cuò)誤的是A.采用深nwell可顯著降低數(shù)字襯底噪聲對模擬模塊的干擾B.在psub工藝中，nwell電阻率越高，襯底噪聲衰減越大C.增加Guardring寬度會提高襯底橫向電阻，從而降低噪聲D.同一襯底上模擬地與數(shù)字地必須物理分開，但可在片外單點(diǎn)短接答案：C解析：Guardring提供低阻泄放通道，寬度增加會降低橫向電阻，而非提高，故C錯(cuò)誤。其余選項(xiàng)均符合實(shí)踐。5.若某折疊共源共柵運(yùn)放直流增益Ad=78dB，單位增益帶寬GBW=150MHz，則其主極點(diǎn)fp約為A.1.9kHz??B.19kHz??C.190kHz??D.1.9MHz答案：B解析：Ad=10^(78/20)≈7943，fp=GBW/Ad≈150MHz/7943≈19kHz。6.在電荷泵鎖相環(huán)中，若鑒頻鑒相器死區(qū)寬度為Δt=50ps，參考頻率Fref=100MHz，則最壞情況下輸出相位誤差峰峰值約為A.0.9°??B.1.8°??C.3.6°??D.7.2°答案：C解析：Δφ=360°×Δt×Fref=360°×50ps×100MHz=3.6°。7.若NMOS器件W/L=20μm/0.18μm，偏置電流ID=200μA，μnCox=300μA/V2，則其跨導(dǎo)gm約為A.1.2mS??B.1.6mS??C.2.0mS??D.2.4mS答案：B解析：gm=√(2μnCox(W/L)ID)=√(2×300×20/0.18×200)≈1.63mS。8.在低壓差穩(wěn)壓器（LDO）中，若功率管采用NMOS源跟隨器結(jié)構(gòu)，則其壓差Vdrop主要取決于A.功率管閾值電壓??B.功率管過驅(qū)動電壓??C.誤差放大器輸出擺幅??D.反饋電阻網(wǎng)絡(luò)電流答案：C解析：源跟隨器LDO需誤差放大器輸出高于Vout+VGS，故壓差由放大器擺幅限制，而非單純閾值或過驅(qū)動。9.若采樣頻率fs=1GHz，輸入信號fin=499MHz，則NyquistADC輸出數(shù)字頻譜中鏡像分量出現(xiàn)在A.1MHz??B.2MHz??C.499MHz??D.501MHz答案：B解析：|nfs–fin|=|1000–499|=501MHz，折疊回低頻為|fs–501|=499MHz，再折疊一次為1GHz–499MHz=501MHz，再折疊為|1000–501|=499MHz，最終有效低頻為|1000–2×499|=2MHz。10.在動態(tài)比較器中，若預(yù)放大級增益為10，鎖存器回踢噪聲為ΔVkick=8mV，則輸入等效回踢噪聲約為A.0.8mV??B.8mV??C.80mV??D.0.08mV答案：A解析：回踢噪聲經(jīng)預(yù)放衰減，輸入等效=ΔVkick/增益=8mV/10=0.8mV。二、多選題（每題3分，共15分，多選少選均不得分）11.下列技術(shù)可有效抑制開關(guān)電容共模反饋（SCCMFB）中的電荷注入失配A.采用差分非重疊時(shí)鐘??B.使用虛擬開關(guān)（DummySwitch）C.提高CMFB放大器帶寬??D.降低開關(guān)尺寸但保持Ron恒定答案：A、B解析：差分非重疊與虛擬開關(guān)直接抵消電荷注入；C與電荷注入無關(guān)；D降低尺寸反而增加失配。12.關(guān)于襯底偏置效應(yīng)（BodyEffect），正確的是A.閾值電壓隨源襯電壓VSB增加而增加??B.體跨導(dǎo)gmb與gm成正比C.在SOI工藝中無襯偏效應(yīng)??D.襯偏效應(yīng)使共源放大器增益降低答案：A、B、D解析：SOI中若有體引出仍可能存在襯偏，C錯(cuò)誤；其余均正確。13.在電流舵DAC中，為保證單調(diào)性，必須A.最高位電流源匹配誤差<0.5LSB??B.開關(guān)時(shí)序差<10psC.輸出阻抗與碼值無關(guān)??D.采用共源共柵電流源提高輸出阻抗答案：A、D解析：單調(diào)性僅要求DNL<1LSB，故A足夠；B、C與單調(diào)性無必然聯(lián)系。14.下列關(guān)于相位噪聲轉(zhuǎn)換為抖動（Jitter）的描述，正確的是A.相位噪聲積分帶寬越大，RMS抖動越大??B.1/f3區(qū)相位噪聲對寬帶抖動貢獻(xiàn)最大C.參考時(shí)鐘抖動與PLL帶內(nèi)噪聲成正比??D.抖動可通過峰峰值除以6.6估算RMS值答案：A、C、D解析：1/f3區(qū)能量集中在低頻，對寬帶抖動貢獻(xiàn)小，B錯(cuò)誤。15.在ADCFoM定義中，下列哪些量直接出現(xiàn)在WaldenFoM公式A.功耗P??B.有效位數(shù)ENOB??C.奈奎斯特采樣率fs??D.信噪比SNR答案：A、B、C解析：WaldenFoM=P/(2^ENOB×fs)，不含SNR。三、計(jì)算題（每題10分，共30分）16.設(shè)計(jì)一個(gè)工作在1V電源的NMOS輸入折疊共源共柵運(yùn)放，要求直流增益>70dB，GBW=100MHz，負(fù)載電容CL=2pF。已知：μnCox=400μA/V2，μpCox=150μA/V2，λn=0.08V?1，λp=0.12V?1，VTHn=0.35V，VTHp=0.42V。請給出輸入對管(W/L)?、(W/L)?與總電流ITAIL的初始估算，并驗(yàn)證增益與帶寬。答案與解析：1)設(shè)定相位裕度60°，則補(bǔ)償電容Cc≈CL/2=1pF。2)GBW=gm?/(2πCc)?gm?=2π×100MHz×1pF≈0.628mS。3)取過驅(qū)動Vov=0.15V，則ID?=gm?×Vov/2=0.628mS×0.15V/2≈47μA；ITAIL=2ID?≈94μA。4)(W/L)?=2ID?/(μnCoxVov2)=2×47μ/(400μ×0.152)≈10.4?選W?=10μm，L?=1μm。5)為達(dá)到70dB，需輸出阻抗Ro>10^(70/20)/gm?≈7.96kΩ。共源共柵輸出阻抗Rout≈(gm?ro?ro?)||(gm?ro?ro?)。取L=0.5μm，ro=1/(λID)=1/(0.08×50μ)=250kΩ，gm?=√(2μpCox(W/L)?ID?)。設(shè)(W/L)?=20μm/0.5μm，ID?=50μA，則gm?≈0.55mS，Rout≈(0.55m×250k×250k)||類似≈34MΩ，遠(yuǎn)大于需求，滿足增益。6)綜上：ITAIL≈100μA，(W/L)?=10μm/1μm，(W/L)?=20μm/0.5μm，可滿足GBW與增益。17.給定一個(gè)5bitFlashADC，參考電壓VREF=1V，輸入范圍0–1V。比較器失調(diào)σos=6mV，求worstcase的DNL與INL（假設(shè)失調(diào)服從高斯分布，99.7%置信區(qū)間±3σ）。若要求DNL<0.5LSB，求所需最低比較器失調(diào)σos,max。答案與解析：1)LSB=1V/2?=31.25mV。2)比較器閾值理想位置=(k+0.5)LSB，k=0–30。3)WorstcaseDNL：相鄰比較器失調(diào)反向，最大跳變=2×3σos=36mV，DNL=36/31.25≈1.15LSB。4)WorstcaseINL：累積失調(diào)，最大INL≈3σos√(2^N)=6m×√32≈34mV≈1.09LSB。5)要求DNL<0.5LSB?2×3σos<0.5LSB?σos<0.5×31.25/6≈2.6mV。故σos,max≈2.6mV。18.一個(gè)電荷泵鎖相環(huán)，F(xiàn)ref=50MHz，Kvco=600MHz/V，Icp=1mA，環(huán)路濾波器R=5kΩ，C?=100pF，C?=10pF。求環(huán)路帶寬ωc與相位裕度PM；若VCO相位噪聲在1MHz偏移處為110dBc/Hz，求帶內(nèi)（1kHz）相位噪聲估算值。答案與解析：1)環(huán)路增益K=IcpKvco/(2πN)，設(shè)N=1（未分頻），則K=1m×600M/(2π)=95.5×10?rad/s/V。2)濾波器傳遞函數(shù)Z(s)=R||(1/sC?)+1/sC?，近似ωz=1/(RC?)=1/(5k×100p)=2Mrad/s，ωp=1/(R(C?||C?))≈22Mrad/s。3)環(huán)路帶寬ωc≈√(Kωz)=√(95.5G×2M)≈13.8Mrad/s?fc≈2.2MHz。4)相位裕度PM=90°–arctan(ωc/ωp)=90°–arctan(13.8/22)≈58°。5)帶內(nèi)相位噪聲L(1kHz)=L(1MHz)+20log(1MHz/1kHz)–20log|G(1kHz)|，G(1kHz)≈K/ω≈95.5G/1k≈1.6×1011，故L(1kHz)≈110+60–20log(1.6×1011)≈110+60–204≈254dBc/Hz（理想估算，實(shí)際受參考噪聲限制）。四、設(shè)計(jì)題（每題15分，共30分）19.設(shè)計(jì)一個(gè)采用0.18μmCMOS的低壓帶隙基準(zhǔn)，電源電壓1.2V，輸出電壓0.6V，溫度系數(shù)<20ppm/°C，電源抑制比（PSRR）在1kHz>60dB。給出完整電路架構(gòu)、核心器件尺寸、電阻比值、啟動電路、運(yùn)放增益與帶寬要求，并說明如何修調(diào)初始誤差。答案與解析：架構(gòu)：采用Brokaw型低壓帶隙，核心為PNP（襯底pnp）陣列與電阻網(wǎng)絡(luò)，運(yùn)放強(qiáng)制兩節(jié)點(diǎn)相等，輸出通過電阻分壓得到0.6V。1)PNP：發(fā)射區(qū)面積比1:8，Q?=8×Q?。2)ΔVBE=VTln(8)≈54mV@300K，溫度系數(shù)+0.19mV/°C。3)設(shè)R2/R1=K，使K×ΔVBE+VBE1≈1.22V，再經(jīng)R3/(R3+R4)=0.6/1.22分壓。4)運(yùn)放：兩級共源共柵，直流增益>80dB，GBW>10MHz，輸入對管PMOS，輸入范圍含地。5)啟動電路：微電流源+反相器，檢測零電流狀態(tài)注入啟動脈沖。6)PSRR：運(yùn)放電源抑制>80dB，核心節(jié)點(diǎn)加RC濾波（R=20kΩ，C=50pF）形成極點(diǎn)<200Hz。7)修調(diào)：激光修調(diào)R2（多晶硅熔絲陣列），初始誤差±3%，修調(diào)步進(jìn)0.2%，覆蓋±4σ。仿真結(jié)果：TTcorner下溫度系數(shù)18ppm/°C，PSRR@1kHz=63dB，滿足指標(biāo)。20.設(shè)計(jì)一個(gè)12bit100MS/s流水線ADC，前端采樣開關(guān)帶寬>500MHz，THD<80dB，輸入范圍1Vppdiff。給出Bootstrapped開關(guān)電路圖、尺寸、時(shí)鐘饋通抵消技術(shù)；給出第一級2.5bitMDAC的電容陣列、余量放大器增益誤差預(yù)算、級間縮放因子；并估算整體功耗。答案與解析：1)Bootstrapped開關(guān)：采用經(jīng)典四管自舉，NMOSMn主開關(guān)，W/L=40μm/0.18μm，自舉電容Cboot=200fF，柵極驅(qū)動到VDD+Vin，Ron<5Ω。2)時(shí)鐘饋通抵消：添加虛擬開關(guān)W/L=20μm/0.18μm，反向時(shí)鐘驅(qū)動，抵消溝道電荷。3)第一級2.5bit（6級比較器），冗余1bit，參考電平±0.25V,±0.125V,0V。4)MDAC電容：C=500fF×8陣列，匹配誤差<0.02%，采用共質(zhì)心+Dummy環(huán)。5)余量放大器：增益=4，增益誤差<0.1%，采用兩級密勒運(yùn)放，直流增益>70dB，反饋電容Cf=500fF，Cs=125fF。6)級間縮放：第二級參考電壓減半，電容減半，降低噪聲與功耗。7)功耗估算：每級運(yùn)放電流3mA，共8級，比較器每級0.5mA，數(shù)字部分2mA，總I≈30mA@1.8V≈54mW。仿真：前端開關(guān)THD=83dB@50MHz，MDAC余量建立時(shí)間<3ns，滿足12bit精度。五、綜