2025年(微電子科學與工程(半導體工藝方向))半導體制造試題及答案一、單項選擇題（每題2分，共20分。每題只有一個正確答案，錯選、多選、未選均不得分）1.在0.18μmCMOS工藝中，柵氧厚度約為3.2nm。若采用快速熱氧化（RTO）工藝，其氧化溫度通常控制在A.700℃B.850℃C.950℃D.1050℃答案：C解析：RTO為短時高溫工藝，950℃可在30s內(nèi)生長3nm左右高質(zhì)量SiO?，兼顧界面態(tài)與缺陷控制。2.下列離子注入?yún)?shù)中，對投影射程Rp影響最小的是A.離子能量B.離子質(zhì)量C.靶材晶向D.離子劑量答案：D解析：Rp主要由能量、質(zhì)量、靶材密度決定；劑量僅改變濃度，不改變分布一階矩。3.在Cu雙大馬士革工藝中，最先沉積的擴散阻擋層材料通常為A.TiB.TiNC.TaD.TaN答案：C解析：Ta與Cu潤濕性好，電阻率低，且對SiO?粘附優(yōu)于Ti系，是90nm以下主流阻擋層。4.采用SF?/O?等離子體刻蝕Si時，若O?流量突然增大，最可能出現(xiàn)的異常形貌為A.微溝槽（microtrenching）B.側(cè)壁弓形（bowing）C.側(cè)壁鈍化過度導致“頸縮”D.底部粗糙度降低答案：C解析：O?增加→形成SiO?Fy鈍化層加厚→側(cè)壁受保護→底部繼續(xù)刻蝕→出現(xiàn)“頸縮”。5.在193nmArF浸沒式光刻中，若去離子水折射率1.44，則理論上最大NA可達A.0.93B.1.20C.1.35D.1.55答案：C解析：NAmax=n·sinθmax，浸液n=1.44，θmax≈70°，NA≈1.44×0.94≈1.35。6.對Si?N?薄膜進行濕法腐蝕，最快腐蝕速率的腐蝕液為A.85℃H?PO?B.稀釋HFC.BOE（7:1）D.熱NH?OH/H?O?答案：A解析：熱H?PO?對Si?N?腐蝕速率約5nm/min，遠高于HF系（<0.1nm/min）。7.在FinFET工藝中，為了抑制短溝道效應，F(xiàn)in寬度Wfin一般要求A.≥Lg/2B.≤Lg/2C.≥2LgD.≤0.7λ（λ為載流子散射平均自由程）答案：B解析：Wfin≤Lg/2可保證柵極對溝道靜電學控制，抑制亞閾斜率退化。8.下列退火方式中，對超淺結(jié)激活/擴散抑制效果最好的是A.尖峰退火（SpikeRTA）B.閃光退火（FlashLamp）C.爐管退火（Furnace）D.激光退火（LSA）答案：D解析：LSA升溫速率>10?℃/s，時間~毫秒，擴散長度<1nm，激活率>95%。9.在ALDAl?O?工藝中，若TMA脈沖時間過短，最可能出現(xiàn)的缺陷為A.薄膜折射率升高B.表面粗糙度下降C.臺階覆蓋率變差D.漏電流增加答案：D解析：脈沖不足→表面羥基未飽和→成核島合并不完全→留下針孔→漏電流↑。10.當晶圓進入濺射腔室瞬間，若本底真空從5×10??Torr惡化到5×10??Torr，Cu薄膜電阻率升高的主因是A.晶粒尺寸減小B.氧雜質(zhì)散射C.表面粗糙度增加D.膜厚下降答案：B解析：真空惡化→O?/H?O分壓↑→Cu中固溶氧↑→載流子散射↑→電阻率↑。二、多項選擇題（每題3分，共15分。每題至少有兩個正確答案，漏選得1分，錯選得0分）11.關于SiGe選擇性外延（SEG）生長，下列說法正確的是A.低溫（550℃）有利于抑制位錯B.HCl氣體可提高選擇性C.Ge含量越高，晶格常數(shù)越大D.摻雜B可降低外延層電阻率E.采用DCS（SiH?Cl?）比SiH?更易獲得高Ge含量答案：ABCD解析：E錯誤，DCS含Cl，會抑制Ge并入，降低Ge含量。12.下列措施可有效降低Cu互連電遷移（EM）壽命失效的是A.在Cu中添加1at%AlB.采用Cu(111)擇優(yōu)取向C.增加Ta阻擋層厚度D.提高封裝溫度循環(huán)E.在Cu/SiN界面引入自形成MnO?層答案：ABE解析：C僅改善粘附，對EM無直接增益；D加速失效。13.在28nmHKMG流程中，高k柵介質(zhì)后沉積的“后氧化退火”（POA）作用包括A.填補氧空位B.降低界面態(tài)密度C.提高k值D.抑制Vt漂移E.增加金屬柵功函數(shù)答案：ABD解析：POA為低溫O?退火，不顯著改變k值，也不直接調(diào)節(jié)功函數(shù)。14.關于DSA（定向自組裝）工藝，下列說法正確的是A.PSbPMMA為常用嵌段共聚物B.中性層（neutrallayer）用于控制垂直取向C.χ參數(shù)越大，相分離周期L?越小D.熱退火溫度需高于有序無序轉(zhuǎn)變溫度（TODT）E.電子束可輔助圖形預對準答案：ABDE解析：C錯誤，χ↑→L?↑。15.在3DNAND工藝中，導致“字線翹曲”（WLbending）的主要原因有A.多層SiO?/SiN應力累積B.深孔干法刻蝕后橫向應力釋放C.鎢填充后熱膨脹系數(shù)差異D.高k介質(zhì)沉積臺階覆蓋率差E.化學機械拋光（CMP）不均勻答案：ABC解析：D、E與翹曲無直接因果關系。三、判斷題（每題1分，共10分。正確打“√”，錯誤打“×”）16.在等離子體刻蝕中，增加偏壓功率會提高離子轟擊能量，但會降低化學刻蝕組分比例。答案：√解析：偏壓↑→物理濺射↑，化學組分相對↓。17.采用低k材料（k=2.5）替代SiO?（k=3.9）可降低RC延遲，但會犧牲熱導率，導致互連焦耳熱積聚。答案：√18.在FinFET中，若柵極金屬功函數(shù)過高，將導致NMOS閾值電壓負向漂移。答案：×解析：功函數(shù)高→Vt正向漂移（更難反型）。19.對于B注入，若采用BF?代替B?，可在相同能量下獲得更淺的投影射程。答案：√解析：BF?分子量大，等效能量低，Rp淺。20.在ALD工藝中，生長速率與脈沖時間呈線性關系，直至表面飽和。答案：×解析：飽和后速率恒定，非線性。21.采用SOI襯底可消除閂鎖效應，但會提高自加熱效應。答案：√22.在Cu電鍍中，加速劑（accelerator）通常為含硫有機分子，其作用是抑制Cu沉積。答案：×解析：加速劑促進Cu2?還原，抑制劑才抑制。23.當晶圓表面疏水角>70°時，旋涂光刻膠易出現(xiàn)邊緣珠（edgebead）缺陷。答案：√24.在電子束光刻中，前向散射是導致鄰近效應的主因，背散射可忽略。答案：×解析：背散射范圍大，是主因。25.采用脈沖激光退火（PLA）可激活SiC中的N型摻雜，但會導致表面石墨化。答案：√四、填空題（每空1分，共15分）26.在14nm節(jié)點，Contact最小間距約64nm，需采用_________（填技術）實現(xiàn)雙重圖形化。答案：SelfAlignedDoublePatterning（SADP）27.當Si片在1100℃干氧氧化60min，氧化層厚度約_________nm（DealGrove模型，B=0.03μm2/h，B/A=0.06μm/h）。答案：45解析：t2+At=B(t+τ)，τ≈0，解得t≈0.045μm。28.在Cu互連中，電遷移失效中位壽命（MTF）與電流密度j的關系為MTF∝j??，其中n典型值為_________。答案：1.5~229.采用HFlast清洗后，Si表面主要終止基團為_________，該表面在空氣中暴露5min后，會被_________基團取代。答案：H；OH30.在ALD中，若一個循環(huán)生長0.1nm，則沉積10nmAl?O?需要_________循環(huán)。答案：10031.當Fin高度Hfin=50nm，寬度Wfin=8nm，則有效溝道寬度Weff=_________nm（忽略頂部圓?。?。答案：116解析：Weff=2Hfin+Wfin=2×50+8=108nm（頂部圓弧+8nm修正≈116nm）。32.在193nm光刻膠中，用于產(chǎn)生光酸（PAG）的陰離子通常為_________鹽。答案：全氟烷基磺酸鹽（如PFBS）33.當晶圓彎曲度（bow）為+40μm，表示晶圓中心相對邊緣向_________方向凸起。答案：上（正面）34.在SiC外延中，若C/Si比=1，則最容易形成的缺陷是_________。答案：Si空位（Vsi）35.采用四探針法測量方阻，若探針間距1mm，測得電壓12mV，電流1mA，則方阻Rs=_________Ω/□。答案：9.65解析：Rs=(π/ln2)·(V/I)=4.532×12=54.4mV/1mA→54.4×0.177=9.65Ω/□（修正系數(shù)）。五、簡答題（每題8分，共24分）36.簡述在3nm節(jié)點GAA（GateAllAround）納米片結(jié)構(gòu)中，實現(xiàn)片寬（Wsheet）均勻性<0.5nm的三項關鍵工藝及控制要點。答案與解析：(1)多層SiGe/Si超晶格外延：控制Ge含量梯度<1at%/cm，溫度650℃，壓力20Torr，減少界面粗糙度。(2)原子層刻蝕（ALE）釋放SiGe：采用Cl?/Ar循環(huán)，每循環(huán)去除0.5nm，終點通過原位橢偏監(jiān)測反射率突變，片內(nèi)非均勻性<0.3nm。(3)氫氣退火（800℃，10s）表面重構(gòu)：利用表面擴散平滑邊緣，需控制H?分壓<10Torr防止過度遷移導致片窄化。37.比較Cu雙大馬士革與Ru單大馬士革在≤20nm互連中的優(yōu)缺點。答案與解析：Cu雙大馬士革：優(yōu)點——電阻率低（1.8μΩ·cm），成熟CMP；缺點——需Ta/TaN阻擋層（占面積>15%），電遷移差，需Co帽層。Ru單大馬士革：優(yōu)點——Ru本身可充當阻擋/種子，厚度可≤2nm，線電阻降低8%，無Cu污染；缺點——Ru電阻率~7μΩ·cm，高于Cu，CMP缺乏選擇性，易凹陷，成本高。38.給出EUV光刻中隨機缺陷（stochasticdefect）產(chǎn)生的物理根源，并列出三種在線檢測手段及其分辨率。答案與解析：根源：光子吸收泊松波動→酸生成數(shù)量漲落→顯影后局部線寬缺失或橋接；根源劑量~30mJ/cm2，吸收體積~3nm3，酸分子數(shù)<10個，相對漲落~30%。檢測：(1)電子束缺陷掃描（eDR7280）：分辨率3nm，throughput1cm2/h；(2)13.5nm光化暗場檢測（ActinicBF）：分辨率2nm，throughput5cm2/h；(3)深紫外散射儀（DUVLS）：分辨率1nm（模型），throughput50cm2/h。六、計算與推導題（共16分）39.（10分）某FinFET工藝中，F(xiàn)in高度H=42nm，寬度W=6nm，柵長Lg=18nm，EOT=0.85nm，Si電子遷移率μn=1200cm2/V·s，低場遷移率退化因子θ=0.25V?1，閾值電壓Vt=0.25V，供電電壓Vdd=0.7V。忽略串聯(lián)電阻，求：(1)有效溝道寬度Weff；(2)線性區(qū)導通電阻Ron（@Vg=0.7V）；(3)飽和區(qū)驅(qū)動電流Ion（@Vg=Vd=0.7V，采用簡單平方律，速度飽和因子λ=0.8）。答案：(1)Weff=2H+W=84+6=90nm；(2)線性區(qū)：Ron=Lg/(μn·Cox·Weff·(VgVt))，Cox=ε?εr/EOT=3.45×10?13F/cm÷0.85×10??cm=4.06×10??F/cm2，Ron=18×10??/(1200×4.06×10??×90×10??×0.45)=91Ω；(3)飽和區(qū)：Ion=0.5·μn·Cox·(Weff/Lg)·λ·(VgVt)2=0.5×1200×4.06×10??×(90/18)×0.8×0.452=158μA/Fin。40.（6分）在SiO?干法刻蝕中，已知離子能量Ei=500eV，濺射產(chǎn)額Y(SiO?)=0.8，離子電流密度ji=2mA/cm2，求刻蝕速率ER（nm/min）。SiO?密度ρ=2.2g/cm3，摩爾質(zhì)量M=60.08g/mol。答案：ER=(ji·Y·M)/(ρ·e·NA)×10?×60，ji=2×10?3A/cm2，e=1.6×10?1?C，NA=6.022×1023，ER=(2×10?3×0.8×60.08)/(2.2×1.6×10?1?×6.022×1023)×6×10?=27nm/min。七、綜合設計題（共25分）41.背景：某12英寸廠需開發(fā)22nmFDSOI嵌入式MRAM（eMRAN）模塊，要求：熱預算<400℃（后端兼容）；磁隧道結(jié)（MTJ）直徑40nm，陣列密度1Gb/cm2；讀寫錯誤率<10?1?；與標準Cu雙大馬士革兼容。任務：(1)給出MTJ堆棧膜層順序及厚度（誤差±0.1nm），并說明選擇依據(jù)；(2)設計一套400℃以下MTJ圖形化流程，包括硬掩模材料、刻蝕氣體、終點檢測；(3)給出與Cu互連集成的對準策略，避免MTJ遭受CMP機械應力；(4)估算寫入電流Iw及功耗（假設切換電壓0.9V，RA=5Ω·μm2，TMR=150%，寫入脈寬10ns，陣列效率85%）。答案：(1)膜層（自上而下）：Ru2nm/