8.1交通信號(hào)燈控制器設(shè)計(jì)8.1.1設(shè)計(jì)要求要求用戶設(shè)計(jì)一個(gè)由一條主干道和一條支干道的匯合點(diǎn)形成的十字交叉路口的交通燈控制器，具體要求如下：（1）主、支干道各設(shè)有一個(gè)綠、黃、紅指示燈，兩個(gè)顯示數(shù)碼管。（2）主干道處于常允許通行狀態(tài)，而支干道有車來才允許通行。當(dāng)主干道允許通行亮綠燈時(shí)，支干道亮紅燈。而支干道允許通行亮綠燈時(shí)，主干道亮紅燈。（3）當(dāng)主、支道均有車時(shí)，兩者交替允許通行，主干道每次放行50s，支干道每次放行30s，在每次由亮綠燈變成亮紅燈的轉(zhuǎn)換過程中，要亮5s的黃燈作為過渡，顯示干道通行或禁止的維持時(shí)間。下一頁(yè)返回8.1交通信號(hào)燈控制器設(shè)計(jì)（4）主、支干道均有監(jiān)測(cè)是否有車輛等待的傳感器，當(dāng)該方向沒有車輛時(shí)，可以提前放行另一方向。（5）在QuartusⅡ軟件環(huán)境中設(shè)計(jì)、仿真，并在FPGA開發(fā)板上實(shí)現(xiàn)所設(shè)計(jì)電路的功能。8.1.2設(shè)計(jì)方案通過對(duì)交通燈控制器的要求進(jìn)行分析，發(fā)現(xiàn)采用有限狀態(tài)機(jī)的設(shè)計(jì)思路可以實(shí)現(xiàn)所要求的功能，根據(jù)工作過程可以抽象出有限狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移真值表。它具有四個(gè)狀態(tài)：主、支干道通行狀態(tài)S0，主干道通行向支干道通行過渡的狀態(tài)S1，支干道通行狀態(tài)S2，支干道通行向主干道通行過渡的狀態(tài)S3，四個(gè)狀態(tài)循環(huán)往復(fù)順序轉(zhuǎn)換。上一頁(yè)下一頁(yè)返回8.1交通信號(hào)燈控制器設(shè)計(jì)輸入信號(hào)為：主干道監(jiān)測(cè)傳感器輸入SM，支干道監(jiān)測(cè)傳感器輸入SB，SM=1表示主干道有車。輸出信號(hào)為主干道的紅燈、綠燈、黃燈的控制信號(hào)MR、MG、MY和支干道的紅燈、綠燈、黃燈控制信號(hào)BR、BG、BY，這里統(tǒng)一用6位信號(hào)Deng來表示{MR、MG、MY、BR、BG、BY}。以上設(shè)計(jì)的是交通燈控制器的核心部分，若要成為一個(gè)完整而實(shí)用的電路，還需要加入其他模塊，這些模塊可以進(jìn)程的方式出現(xiàn)在程序中。完整程序包含的模塊有：上一頁(yè)下一頁(yè)返回8.1交通信號(hào)燈控制器設(shè)計(jì)（1）進(jìn)程P1為交通燈控制器，負(fù)責(zé)根據(jù)外部輸入實(shí)現(xiàn)狀態(tài)轉(zhuǎn)換。（2）進(jìn)程P2作為定時(shí)單元，用于產(chǎn)生50s、5s、30s的時(shí)間信號(hào)。（3）進(jìn)程P3為顯示控制單元，用于輸出數(shù)碼管控制信號(hào)。（4）進(jìn)程P4是分頻器單元，用于產(chǎn)生1s的基準(zhǔn)脈沖信號(hào)，作為定時(shí)單元的輸入。8.1.3程序設(shè)計(jì)上一頁(yè)下一頁(yè)返回8.1交通信號(hào)燈控制器設(shè)計(jì)根據(jù)以上的設(shè)計(jì)思路，給出了下面的參考程序，在程序中進(jìn)程P1為交通燈控制器的核心部分，負(fù)責(zé)根據(jù)外部輸入實(shí)現(xiàn)四個(gè)狀態(tài)轉(zhuǎn)換，每個(gè)不同的狀態(tài)輸出相應(yīng)的信號(hào)燈控制信號(hào)，定時(shí)單元也被安排在這里，Timer被設(shè)計(jì)成一個(gè)被CLR和EN控制的可變計(jì)數(shù)器，在不同的狀態(tài)可以成為50s、5s、30s三種定時(shí)器。進(jìn)程P2為顯示控制單元，用于輸出數(shù)碼管控制信號(hào)DOUT1和DOUT2，這個(gè)進(jìn)程的輸入信號(hào)是定時(shí)器Timer，使用case語句根據(jù)不同的Timer值輸出相應(yīng)的8位值控制顯示時(shí)間的十位數(shù)碼管和個(gè)位數(shù)碼管。上一頁(yè)下一頁(yè)返回8.1交通信號(hào)燈控制器設(shè)計(jì)進(jìn)程P3是分頻器單元，用于對(duì)開發(fā)板上的50MHz晶振進(jìn)行分頻，產(chǎn)生1s的基準(zhǔn)脈沖信號(hào)作為定時(shí)單元的輸入。8.1.4程序編譯并測(cè)試將程序在QuartusⅡ編譯通過，給各個(gè)信號(hào)分配引腳，將輸出引腳安排到開發(fā)板排線引腳上，再用杜邦線將相應(yīng)的引腳連上兩個(gè)數(shù)碼管和六個(gè)LED燈，通過調(diào)試使結(jié)果和我們預(yù)期的想法一致。上一頁(yè)返回8.2用FPGA控制步進(jìn)電動(dòng)機(jī)8.2.1設(shè)計(jì)要求用FPGA器件設(shè)計(jì)一個(gè)步進(jìn)電動(dòng)機(jī)控制系統(tǒng)，使用四個(gè)按鍵控制步進(jìn)電動(dòng)機(jī)進(jìn)行開始、停止、正轉(zhuǎn)和反轉(zhuǎn)四個(gè)動(dòng)作。這里使用的步進(jìn)電動(dòng)機(jī)型號(hào)為28BYJ48，驅(qū)動(dòng)芯片為ULN2003。8.2.2必備知識(shí)步進(jìn)電動(dòng)機(jī)具有卓越的性能特征：高精度定位，沒有積累誤差；靈活的位置控制及回轉(zhuǎn)速度控制；動(dòng)作靈敏，可以做到瞬時(shí)啟動(dòng)、停止，正反轉(zhuǎn)之快速頻繁的定位動(dòng)作；開回路控制，最適合于短距離、高頻度、高精度的定位控制的場(chǎng)合下使用；高信賴性，故障及誤動(dòng)作少，檢查及保養(yǎng)時(shí)較簡(jiǎn)單容易。下一頁(yè)返回8.2用FPGA控制步進(jìn)電動(dòng)機(jī)因此，如今步進(jìn)電動(dòng)機(jī)已廣泛地運(yùn)用在需要高定位精度、高分解能、高響應(yīng)性等靈活控制性高的機(jī)械系統(tǒng)中，目前打印機(jī)、繪圖儀、機(jī)器人等設(shè)備都以步進(jìn)電動(dòng)機(jī)為動(dòng)力核心。步進(jìn)電動(dòng)機(jī)是將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件，非超載的情況下，電動(dòng)機(jī)的轉(zhuǎn)速、停止的位置只取決于脈沖信號(hào)的頻率和脈沖數(shù)，而不受負(fù)載變化的影響，當(dāng)步進(jìn)驅(qū)動(dòng)器接收到一個(gè)脈沖信號(hào)時(shí)，它就驅(qū)動(dòng)步進(jìn)電動(dòng)機(jī)按設(shè)定的方向轉(zhuǎn)動(dòng)一個(gè)固定的角度（稱為“步距角”），它的旋轉(zhuǎn)是以固定的角度一步一步運(yùn)行的?？梢酝ㄟ^控制脈沖個(gè)數(shù)來控制角位移量，從而達(dá)到準(zhǔn)確定位的目的；同時(shí)可以通過控制脈沖頻率來控制電動(dòng)機(jī)轉(zhuǎn)動(dòng)的速度和加速度，從而達(dá)到調(diào)速的目的；與此同時(shí)，還可以控制脈沖“相位”來改變定子繞組的通電順序，從而達(dá)到控制電動(dòng)機(jī)正反轉(zhuǎn)的目的。上一頁(yè)下一頁(yè)返回8.2用FPGA控制步進(jìn)電動(dòng)機(jī)8.2.3設(shè)計(jì)方案整體電路是利用FPGA產(chǎn)生4位如表8.2和表8.3中的二進(jìn)制信號(hào)，送入U(xiǎn)LN2003的1、2、3、4端口，這些信號(hào)經(jīng)ULN2003放大后再去驅(qū)動(dòng)步進(jìn)電動(dòng)機(jī)，如圖8.3所示。系統(tǒng)設(shè)計(jì)由硬件FPGA驅(qū)動(dòng)脈沖控制步進(jìn)電動(dòng)機(jī)。clk為系統(tǒng)時(shí)鐘；en用于控制步進(jìn)電動(dòng)機(jī)的運(yùn)轉(zhuǎn)/停止，fangxiang控制電動(dòng)機(jī)旋轉(zhuǎn)方向，即正轉(zhuǎn)/反轉(zhuǎn)。設(shè)計(jì)主體是設(shè)計(jì)一個(gè)循環(huán)的狀態(tài)機(jī)，在輸出端有序輸出四相8拍脈沖。8.2.4程序設(shè)計(jì)上一頁(yè)下一頁(yè)返回8.2用FPGA控制步進(jìn)電動(dòng)機(jī)設(shè)計(jì)兩個(gè)狀態(tài)機(jī)，都有8個(gè)狀態(tài)S0～S7，分別輸出四相8拍的脈沖。fangxiang=0，步進(jìn)電動(dòng)機(jī)順時(shí)針旋轉(zhuǎn)，輸出的脈沖依次為：1001，0011，0110，1100，1001，0011，0110，1100；fangxiang=1，步進(jìn)電動(dòng)機(jī)逆時(shí)針旋轉(zhuǎn)，輸出的脈沖依次為：1001，1100，0110，0011，1001，1100，0110，0011。轉(zhuǎn)速控制由計(jì)數(shù)器cnt決定，步進(jìn)電動(dòng)機(jī)的啟動(dòng)速率至少應(yīng)小于或等于空載啟動(dòng)速率，一般情況下這個(gè)啟動(dòng)速率達(dá)不到步進(jìn)電動(dòng)機(jī)正常工作時(shí)的運(yùn)轉(zhuǎn)速率，因此必須有一個(gè)階梯式加速過程，以達(dá)到步進(jìn)電動(dòng)機(jī)的高速運(yùn)轉(zhuǎn)狀態(tài)。上一頁(yè)下一頁(yè)返回8.2用FPGA控制步進(jìn)電動(dòng)機(jī)8.2.5程序編譯并測(cè)試將程序在QuartusⅡ編譯通過，給各個(gè)信號(hào)分配引腳，將輸出引腳安排到開發(fā)板排線引腳上，再用杜邦線將相應(yīng)的引腳連上ULN2003的1、2、3、4端口和兩個(gè)按鍵端口，通過調(diào)試使結(jié)果和我們預(yù)期的想法一致。上一頁(yè)返回8.3電子琴設(shè)計(jì)8.3.1設(shè)計(jì)要求要求設(shè)計(jì)一個(gè)樂曲演奏電路，可以用鍵盤上的琴鍵控制電路發(fā)出相應(yīng)的音調(diào)，同時(shí)可以存儲(chǔ)樂譜并自動(dòng)演奏樂曲。電子樂器的設(shè)計(jì)要求如下：（1）系統(tǒng)里面存儲(chǔ)有一首音樂，選擇自動(dòng)播放按鍵時(shí)可以播放該樂曲。（2）可以通過琴鍵輸入進(jìn)行彈奏，鍵盤上含有3個(gè)高音、2個(gè)低音和7個(gè)中音，共12個(gè)音符。下一頁(yè)返回8.3電子琴設(shè)計(jì)8.3.2必備知識(shí)FPGA芯片的某個(gè)引腳輸出一定頻率的矩形波，接上揚(yáng)聲器就能聽到相應(yīng)頻率的聲音。樂曲中的每一音符對(duì)應(yīng)著一個(gè)確定的頻率，要想FPGA發(fā)出不同音符的音調(diào)，實(shí)際上只要控制它輸出相應(yīng)音符的頻率即可。樂曲都是由一連串的音符組成，因此按照樂曲的樂譜依次輸出這些音符所對(duì)應(yīng)的頻率，就可以在揚(yáng)聲器上連續(xù)地發(fā)出各個(gè)音符的音調(diào)。假設(shè)開發(fā)板上的基準(zhǔn)時(shí)鐘為4MHz，那么對(duì)基準(zhǔn)時(shí)鐘按照不同的分頻系數(shù)進(jìn)行分頻，就可得到對(duì)應(yīng)音調(diào)的矩形波信號(hào)。上一頁(yè)下一頁(yè)返回8.3電子琴設(shè)計(jì)要準(zhǔn)確地連續(xù)演奏出一首樂曲，僅僅讓揚(yáng)聲器能夠發(fā)聲是不夠的，還必須準(zhǔn)確地控制樂曲的節(jié)奏，即樂曲中每個(gè)音符的持續(xù)時(shí)間。1個(gè)音符持續(xù)的最少時(shí)間為0.25s，稱為1拍，可用4Hz的節(jié)拍發(fā)生器來控制樂曲的演奏。8.3.3設(shè)計(jì)方案根據(jù)層次化的設(shè)計(jì)思路，可把樂曲硬件演奏電路分為4個(gè)模塊，音樂節(jié)拍發(fā)生器模塊（產(chǎn)生4Hz節(jié)拍信號(hào)）、樂譜存儲(chǔ)模塊、鍵盤/自動(dòng)播放轉(zhuǎn)換模塊和數(shù)控分頻模塊。上一頁(yè)下一頁(yè)返回8.3電子琴設(shè)計(jì)設(shè)計(jì)框圖如圖8.4所示。4Hz節(jié)拍信號(hào)作為時(shí)鐘信號(hào)驅(qū)動(dòng)樂譜存儲(chǔ)模塊輸出存儲(chǔ)的樂譜信號(hào)，該輸出信號(hào)與鍵盤的信號(hào)在性質(zhì)上是相同的，通過鍵盤/自動(dòng)播放轉(zhuǎn)換模塊能切換兩種輸入信號(hào)，切換后的信號(hào)作為輸入進(jìn)入數(shù)控分頻模塊，最后生成與音符相對(duì)應(yīng)的頻率信號(hào)。8.3.4程序設(shè)計(jì)1.數(shù)控分頻模塊（speaker）設(shè)計(jì)數(shù)控分頻模塊是對(duì)4MHz基準(zhǔn)頻率進(jìn)行分頻，得到各個(gè)音階對(duì)應(yīng)的頻率輸出。其clk為4MHz脈沖信號(hào)，tone_key是12位輸入信號(hào)，對(duì)應(yīng)12位琴鍵，當(dāng)按下不同的按鍵時(shí)，輸出端out_bit就會(huì)發(fā)出相應(yīng)頻率的矩形波。上一頁(yè)下一頁(yè)返回8.3電子琴設(shè)計(jì)2.樂譜存儲(chǔ)模塊該模塊利用FPGA的片內(nèi)ROM存放樂曲簡(jiǎn)譜，由一個(gè)二進(jìn)制計(jì)數(shù)器對(duì)樂曲數(shù)據(jù)存儲(chǔ)器ROM進(jìn)行尋址。該計(jì)數(shù)器的計(jì)數(shù)頻率為4Hz，每一計(jì)數(shù)值的停留時(shí)間為0.25s，即最小節(jié)拍。二進(jìn)制計(jì)數(shù)器的位數(shù)將根據(jù)所存放樂曲簡(jiǎn)譜基本節(jié)拍數(shù)來決定，對(duì)于樂曲《兩只老虎》片段，其最小節(jié)拍數(shù)為64，即選擇計(jì)數(shù)器的位數(shù)為6即可，另外在此模塊上增加一手動(dòng)/自動(dòng)選擇按鈕auto，auto為1時(shí)進(jìn)入自動(dòng)演奏狀態(tài)，auto為0時(shí)進(jìn)入鍵盤輸入狀態(tài)。上一頁(yè)下一頁(yè)返回8.3電子琴設(shè)計(jì)8.3.5程序編譯并測(cè)試將程序在QuartusⅡ編譯通過，給各個(gè)信號(hào)分配引腳，將輸出引腳安排到開發(fā)板排線引腳上，再用杜邦線將音頻輸出端連接到揚(yáng)聲器上，通過調(diào)試使結(jié)果和我們預(yù)期的想法一致。上一頁(yè)返回8.4紅外解碼電路設(shè)計(jì)8.4.1設(shè)計(jì)要求要求用FPGA設(shè)計(jì)一個(gè)紅外解碼電路，其能夠接收紅外遙控器發(fā)出的信號(hào)，能識(shí)別出所按的按鍵，將按鍵號(hào)碼在數(shù)碼管上顯示出來。遙控發(fā)射采用購(gòu)買的和單片機(jī)配套的遙控發(fā)射器，本節(jié)中采用的紅外接收芯片是IRM-3638N3，接收系統(tǒng)的電路連接原理圖如圖8.13所示。8.4.2必備知識(shí)紅外線遙控就是利用波長(zhǎng)為0.76～1.50μm的近紅外線來傳送控制信號(hào)，紅外通信技術(shù)是一項(xiàng)成本低廉、可靠性高的近距離無線通信技術(shù)廣泛用于各類遙控設(shè)備中。常用的紅外遙控系統(tǒng)一般分發(fā)射和接收兩個(gè)部分。發(fā)射部分的主要元件是紅外發(fā)光二極管。下一頁(yè)返回8.4紅外解碼電路設(shè)計(jì)目前大量使用的紅外發(fā)光二極管發(fā)出波長(zhǎng)為850nm和940nm的紅外線，外形與普通發(fā)光二極管相同。接收部分是紅外光敏二極管，有三只引腳，即VDD、GND和數(shù)據(jù)輸出OUT。紅外遙控采用的載波頻率是38kHz。1.紅外遙控通信協(xié)議為了能夠正確地對(duì)紅外遙控接收信號(hào)進(jìn)行解碼，必須了解其通信協(xié)議，紅外遙控編碼有自己特定的幀結(jié)構(gòu)，每一幀由引導(dǎo)碼、用戶碼和數(shù)據(jù)碼組成，如圖8.14所示。上一頁(yè)下一頁(yè)返回8.4紅外解碼電路設(shè)計(jì)起始部分是引導(dǎo)碼，由9ms的高電平和4.5ms的低電平組成，用以提醒接收電路信息傳輸?shù)拈_始，接下來是8bit用戶碼、8bit用戶反碼、8bit數(shù)據(jù)碼和8bit數(shù)據(jù)反碼，用戶反碼和數(shù)據(jù)反碼是由用戶碼和數(shù)據(jù)碼分別取反得到的，其作用是對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)，保證數(shù)據(jù)的正確性。編碼方式采用脈位調(diào)制（PPM）的串行碼方式，如圖8.15所示。以脈寬為0.56ms、間隔0.56ms、周期為1.12ms的組合表示二進(jìn)制的“0”；以脈寬為0.56ms、間隔1.68ms、周期為2.24ms的組合表示二進(jìn)制的“1”。上一頁(yè)下一頁(yè)返回8.4紅外解碼電路設(shè)計(jì)由上述“0”和“1”碼組成32位的遙控發(fā)射信息，該信息需要用38kHz的載波信號(hào)進(jìn)行調(diào)制，然后再通過紅外發(fā)射二極管產(chǎn)生紅外線向空間發(fā)射。以上這些描述都是針對(duì)發(fā)射端來說的，而在進(jìn)行紅外解碼時(shí)，輸入的信號(hào)是從接收管送出的信號(hào)，接收管輸出的信號(hào)與發(fā)射端發(fā)射的信號(hào)是倒相關(guān)系。上一頁(yè)下一頁(yè)返回8.4紅外解碼電路設(shè)計(jì)8.4.3設(shè)計(jì)方案通過對(duì)通信協(xié)議的分析可以知道，最小的電平持續(xù)時(shí)間為0.56ms，為獲取該信號(hào)，同時(shí)考慮一定的精度需求，通常對(duì)其至少采樣16次，由此得到采樣周期為35μs（0.56ms/16）。采樣周期可以由開發(fā)板上的50MHz時(shí)鐘經(jīng)1750分頻得到。同樣，其他不同持續(xù)時(shí)間的電平可以通過不同的分頻系數(shù)得到。本設(shè)計(jì)的設(shè)計(jì)思想是如何檢測(cè)時(shí)序的上跳沿和下跳沿，同時(shí)開始對(duì)35μs采樣周期進(jìn)行計(jì)數(shù)，不同的計(jì)數(shù)值對(duì)應(yīng)于不同的持續(xù)時(shí)長(zhǎng)。比如對(duì)0.56ms的電平時(shí)長(zhǎng)，需計(jì)數(shù)到16，對(duì)2.25ms的電平時(shí)長(zhǎng)需要計(jì)數(shù)到48，對(duì)9ms則需計(jì)數(shù)到257，其設(shè)計(jì)框圖如圖8.16所示。上一頁(yè)下一頁(yè)返回8.4紅外解碼電路設(shè)計(jì)整個(gè)時(shí)序的控制可由VerilogHDL中提供的有限狀態(tài)