第10章半導(dǎo)體存儲(chǔ)器部分內(nèi)容摘自《DigitalElectronics:APracticalApproachwithVHDL(9thEdition)》[美]WilliamKleitz等，在此表示感謝！2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)10半導(dǎo)體存儲(chǔ)器10.1存儲(chǔ)器基本概念（分類、性能指標(biāo)）10.2隨機(jī)存取存儲(chǔ)器（RAM）

10.3只讀存儲(chǔ)器（ROM）10.4集成存儲(chǔ)器芯片 10.5存儲(chǔ)器容量的擴(kuò)展應(yīng)用10.6集成存儲(chǔ)器與處理器接口2026/1/30西安交通大學(xué)電氣學(xué)院存儲(chǔ)器分類：

目前最流行的存儲(chǔ)介質(zhì)是基于閃存(Nandflash)的，比如U盤(pán)、CF卡、SD卡、SDHC卡、MMC卡、SM卡、記憶棒、XD卡等。2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)2026/1/30

半導(dǎo)體存儲(chǔ)器是一種能存儲(chǔ)大量二值數(shù)字信息的大規(guī)模集成電路，是現(xiàn)代數(shù)字系統(tǒng)特別是計(jì)算機(jī)中的重要組成部分。半導(dǎo)體存儲(chǔ)器ReadOnlyMemory，ROMErasablePROM,EPROMFlashPROME2PROM

固定ROM（又稱掩膜式ROM）用戶可編程ROMStatic

RAM，SRAMDynamic

RAM，DRAM1.按存取方式來(lái)分：10.1半導(dǎo)體存儲(chǔ)器NORFlashNANDFlashRandomAccessMemory，RAM易失性的（Volatile）:RAM?DRAM-"dynamic"?SRAM-"static"非易失性的（Non-volatile）:ROM?MaskROM-"maskprogrammable"?EPROM-"erasableprogrammable"?EEPROM-"erasableelectricallyprogrammable"?FLASHmemory-similartoEEPROMwithprogrammerintegratedonchip2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)2.按掉電信息是否丟失來(lái)分：易失和非易失Allthesetypesareavailableasstandalonechipsorasblocksinotherchips.3.按照在計(jì)算機(jī)中的作用分類：4.按串行、并行存取方式可分為：串行存儲(chǔ)器和并行存儲(chǔ)器。5.按照其存儲(chǔ)數(shù)據(jù)是否共享可分為：?jiǎn)味丝诤碗p端口存儲(chǔ)器。2026/1/30半導(dǎo)體存儲(chǔ)器占IC份額

存儲(chǔ)器一直被看成是半導(dǎo)體行業(yè)的晴雨表存儲(chǔ)器一直被看成是半導(dǎo)體行業(yè)的晴雨表，它的表現(xiàn)也影響著整個(gè)市場(chǎng)的枯榮變換。存儲(chǔ)容量存取速度存儲(chǔ)容量是指存儲(chǔ)器能存儲(chǔ)的二進(jìn)制信息總量。通常以存儲(chǔ)器單元數(shù)（字?jǐn)?shù)）與存儲(chǔ)器字長(zhǎng)（位數(shù)）之積表示。比如，SRAM6264容量=8KX8Bit。存取速度用對(duì)存儲(chǔ)器進(jìn)行一次讀或?qū)懖僮魉ㄙM(fèi)的時(shí)間來(lái)描述。存儲(chǔ)容量、存取速度、可靠性、功耗、Bit成本等存儲(chǔ)器的性能指標(biāo)功耗可靠性規(guī)定時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀寫(xiě)的概率，用平均無(wú)故障時(shí)間（Meantimebetweenfailures，MTBF）來(lái)衡量。功耗：存儲(chǔ)器上電壓與流入之積功耗又分為操作功耗和維持功耗（或備用功耗）。前者是存儲(chǔ)器被選中進(jìn)行某個(gè)單元的讀/寫(xiě)操作時(shí)的功耗后者是存儲(chǔ)器未被選中時(shí)的功耗。存儲(chǔ)器的性能指標(biāo)2026/1/30西安交通大學(xué)電氣學(xué)院10.2隨機(jī)存取存儲(chǔ)器（RAM）

10.2.1RAM的結(jié)構(gòu)

10.2.2RAM的存儲(chǔ)單元

10.2.3RAM的讀寫(xiě)時(shí)序

10.2.4集成RAM舉例

10.2.5RAM的擴(kuò)展2026/1/30西安交通大學(xué)電氣學(xué)院10.2.1RAM的結(jié)構(gòu)RAM的一般組成：“酒店”地址譯碼器（房號(hào)）讀/寫(xiě)控制器（鑰匙）存儲(chǔ)矩陣（所有房間床位總和）圖10.2.1

RAM的結(jié)構(gòu)圖

地址譯碼器房號(hào)??????A0An-1A1

讀/寫(xiě)控制器I/O0I/O1I/Om-1??????.房間..Word床位…Bit客人/CS好比選酒店及樓棟存貯矩陣

鑰匙2026/1/30西安交通大學(xué)電氣學(xué)院1.存儲(chǔ)矩陣存儲(chǔ)容量要注意單位：位Bit、字節(jié)Byte、字Word、K、M等存儲(chǔ)矩陣：由基本存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元（即房間）可以存儲(chǔ)一組二進(jìn)制數(shù)（1或者若干Bit，即字長(zhǎng)）。用字?jǐn)?shù)和字長(zhǎng)乘積表示RAM的存貯容量。例如右圖：

字?jǐn)?shù)32（房間數(shù)）

字長(zhǎng)8（床位數(shù)/房間）容量為：32×8Bit。w0w1???

w31讀/寫(xiě)控制器地址譯碼器D0

D1

?

?

?

?

?

?

D7A0A1???

A431,031,131,7

0,0

0,1

0,7

1,0≈≈≈B0B1B72026/1/30西安交通大學(xué)電氣學(xué)院2.地址譯碼圖10.2.2單地址譯碼方式的結(jié)構(gòu)圖w0w1???

w31讀/寫(xiě)控制器地址譯碼器I/O0

I/O1

?

?

?

?

??

I/O7A0A1???

A431,031,131,7

0,0

0,1

0,7

1,0≈≈≈D0D1D7有n個(gè)地址輸入的小容量RAM一般都采用單地址譯碼器，輸出2n個(gè)字線，字?jǐn)?shù)為2n。右圖字?jǐn)?shù)為32。子學(xué)2026/1/30西安交通大學(xué)電氣學(xué)院A0A1A2A3x0x1???

x15y0

y1

y15圖10.2.3雙地址譯碼方式的結(jié)構(gòu)圖X行地址譯碼器Y列地址譯碼器A4

A5

A6

A7w15w1w0w16w240w255≈≈≈可選字?jǐn)?shù)256，字線16+16=32根大容量RAM采用雙地址譯碼器，減少輸出字線數(shù)，有利于布局布線字線數(shù)32，字?jǐn)?shù)256，即可以區(qū)分256個(gè)房間。比如，The2147H4K*1staticRAMaddressrowandcolumn

decodersselectmemorycell111111000010inthe2147Hmemoryarray;2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)采用雙地址譯碼且分時(shí)送入行和列地址信號(hào)DRAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為

。

(a)2n

(b)22n(c)>22n(d)<2n讀、寫(xiě)、刷新：2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)2026/1/30西安交通大學(xué)電氣學(xué)院3.讀/寫(xiě)控制器圖10.2.4讀/寫(xiě)控制器的邏輯電路圖Di1位的讀寫(xiě)控制課堂練習(xí)：試分析該電路功能？首先了解Read，Write的方向？I/O如何與DB連接?存儲(chǔ)器對(duì)總線的影響？DB對(duì)存儲(chǔ)器的影響？w0w1?w31讀/寫(xiě)控制器地址譯碼器I/O0

I/O1

?

?

?

??

I/O7A0A1?A431,031,131,7

0,0

0,1

0,7

1,0≈≈≈D0D1D72026/1/30西安交通大學(xué)電氣學(xué)院10.2.2

SRAM的存儲(chǔ)單元雙地址譯碼的SRAM存儲(chǔ)單元X地址和Y地址譯碼有效讀寫(xiě)控制單元使對(duì)應(yīng)三態(tài)門(mén)有效，D和是與讀寫(xiě)控制器連接的存或取數(shù)據(jù)RAM掉電后信息丟失！為什么叫靜態(tài)RAM？類似靜態(tài)顯示，使用器件多。優(yōu)點(diǎn)：速度快，高速緩存。VDDVGGT1T2T3T4QT5T6圖10.2.5六管靜態(tài)存儲(chǔ)單元T1～T4構(gòu)成NMOS鎖存器

T5T6是模擬開(kāi)關(guān)2147HStaticMOSRAMSRAM的型號(hào)還有61xx，62xx等，不盡相同Din和Dout如何與總線連接？2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)Multi-portedMemory2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)2026/1/30西安交通大學(xué)電氣學(xué)院動(dòng)態(tài)DRAM存儲(chǔ)單元：優(yōu)點(diǎn):器件少，集成度高，容量大，功耗低，價(jià)格也便宜。缺點(diǎn):其讀寫(xiě)速度比SRAM低。2ms或更短時(shí)間就需要充電和刷新維持信息。字線X位線TCSCDVCDB圖10.2.6單管動(dòng)態(tài)MOS存儲(chǔ)單元三星的DDR內(nèi)存條:簡(jiǎn)化DRAM存儲(chǔ)單元2026/1/30西安交通大學(xué)電氣學(xué)院2026/1/30西安交通大學(xué)電氣學(xué)院RAM總結(jié)DRAM和SRAM掉電都信息丟失。SRAM的速度快、但集成度低，最主要的應(yīng)用領(lǐng)域就是各類緩存，例如CPU的一級(jí)緩存、二級(jí)緩存，每Bit價(jià)格高。DRAM內(nèi)存存儲(chǔ)密度較高，但讀寫(xiě)速度稍慢，適合作為計(jì)算機(jī)的內(nèi)存、顯存以及其他嵌入設(shè)備的內(nèi)存系統(tǒng)。/article/Articleinfo.jsp?id=2219502026/1/30西安交通大學(xué)電氣學(xué)院10.2.3

RAM的讀寫(xiě)時(shí)序

（房間號(hào)、人、鑰匙的配合）RAM的主要信號(hào)有：地址、數(shù)據(jù)、控制信號(hào)訪問(wèn)RAM時(shí)的地址、控制、數(shù)據(jù)信號(hào)時(shí)間上是否要配合？w0w1?w31讀/寫(xiě)控制器地址譯碼器I/O0

I/O1

?

?

?

??

I/O7A0A1?A431,031,131,7

0,0

0,1

0,7

1,0≈≈≈D0D1D72026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)10.2.3

SRAM寫(xiě)入時(shí)序圖10.2.8SRAM寫(xiě)入過(guò)程時(shí)序圖寫(xiě)入單元的地址地址寫(xiě)入數(shù)據(jù)RAM芯片類型很多，字長(zhǎng)、控制信號(hào)、時(shí)序等不一定相同。2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)RAM的讀時(shí)序SRAM讀出時(shí)序圖圖10.2.7SRAM讀出過(guò)程時(shí)序圖讀出單元的地址地址有效數(shù)據(jù)2026/1/30西安交通大學(xué)電氣學(xué)院10.4集成RAM舉例SRAM62256，容量256KBit或215字節(jié)A1A0A3A2A5A6A7A8A9A10A11A12A13A14OEWRCSI/O0I/O1I/O2I/O3I/O4I/O5I/O6I/O762256邏輯符號(hào)地址輸入端輸入輸出I/O方式1

Z片選無(wú)效010DO讀00

DI011Z禁止輸出62256功能表寫(xiě)62256兩種讀數(shù)據(jù)的時(shí)序圖時(shí)序充分體現(xiàn)避免競(jìng)爭(zhēng)冒險(xiǎn)的設(shè)計(jì)：2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)8.2.5

RAM的擴(kuò)展

位擴(kuò)展連接：即存儲(chǔ)器芯片字長(zhǎng)不滿足用戶存儲(chǔ)數(shù)據(jù)字長(zhǎng)的要求。例:用256

1Bit的RAM芯片要存儲(chǔ)256

8Bit的數(shù)據(jù)。思考：需要幾片？各芯片的數(shù)據(jù)、地址、控制線如何連接？地址輸、片選控制端和讀/寫(xiě)端都分別連在一起，僅僅數(shù)據(jù)端各自獨(dú)立與數(shù)據(jù)總線分別相連。2026/1/30西安交通大學(xué)電氣學(xué)院……………R/2561RAMI/OA0A1A7…CSU0D0U1D1圖8.2.11位擴(kuò)展連線圖U7D72561RAMI/OA0A1A7…CS2561RAMI/OA0A1A7…CS字?jǐn)U展連接：即存儲(chǔ)器芯片的字?jǐn)?shù)不滿足用戶要求。例：用256

8RAM芯片要存儲(chǔ)1024

8的數(shù)據(jù)。思考：需要幾片？如何連接？各芯片哪些/個(gè)引腳連線不同？2026/1/30西安交通大學(xué)電氣學(xué)院A9A8Y0Y1Y2Y3D0-7圖8.2.12字?jǐn)U展連線圖……………2568RAMI/O0-7A0

A1A7R/CSA0A7R/A1…2568RAMI/O0-7A0

A1A7R/CS2568RAMI/O0-7A0

A1A7R/CS假設(shè)：用地址總線的A1和A0作為譯碼器的輸入，A2~A9依次接芯片的地址輸入端A0~A7，左邊芯片地址范圍？A1A0試分析各存儲(chǔ)芯片的存儲(chǔ)器地址范圍？2026/1/30西安交通大學(xué)電氣學(xué)院例：用256

4RAM芯片組成512

8存儲(chǔ)器的連接 思考：需要幾片？如何連接？(假設(shè)處理器只訪問(wèn)存儲(chǔ)器)………圖8.2.11位擴(kuò)展連線圖U32564RAMI/O0~3A0A1A7R/…CS…R/2564RAMI/O0~3A0A1A7…CSU0D0~3U1D4~72564RAMI/O0~3A0A1A7R/…CSU22564RAMI/O0~3A0A1A7R/…CSD4~7D0~3…課堂練習(xí)分析圖所示電路是什么擴(kuò)展方式？擴(kuò)展的存儲(chǔ)器容量及地址范圍是多少？每片存儲(chǔ)器的字長(zhǎng)是多少？什么類型？2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)課堂練習(xí)分析圖題10.8所示電路是什么擴(kuò)展方式？擴(kuò)展的存儲(chǔ)器容量及地址范圍是多少？說(shuō)地址時(shí)，片選/CS要不要說(shuō)明？2026/1/30西安交通大學(xué)電氣學(xué)院ROM存儲(chǔ)器結(jié)構(gòu)與RAM的主要區(qū)別是存儲(chǔ)單元不同。個(gè)別ROM沒(méi)有寫(xiě)信號(hào)2026/1/30西安交通大學(xué)電氣學(xué)院2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)與陣列：全譯碼陣列，n個(gè)地址輸入變量對(duì)應(yīng)2n根字線。用一個(gè)譯碼器框代替固定的與陣列,得到PROM的簡(jiǎn)化陣列圖8.3.2或陣列：一組或門(mén)，輸出端輸出數(shù)據(jù)，字線與位線的2nXm個(gè)交叉點(diǎn)都是可編程接點(diǎn)。地址譯碼器O2O1O0A2A1A0圖8.3.2PROM的簡(jiǎn)化陣列圖

W1W0B0B1B2字線W??位線BPROM的編程單元結(jié)構(gòu)簡(jiǎn)化圖2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)EPROM、EEPROM、Flash

編程單元-Floating-gateMOSFET這三種存儲(chǔ)器都可以被可靠地刪除和重新編程數(shù)千次。三種存儲(chǔ)器單個(gè)內(nèi)存單元的都是浮刪MOSFET管。通過(guò)在控制柵上加足夠高的電壓，在浮柵上產(chǎn)生電場(chǎng)效應(yīng)，迫使浮柵獲得電子。制造商保證，除非要擦除，否則這種電子電荷將在浮柵上停留10年以上。ROM特點(diǎn)：掉電信息不丟失。2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)EPROM、EEPROM、Flash

編程單元-Floating-gateMOSFET——寫(xiě)和擦除圖(a)顯示了如何將1寫(xiě)入單元格。芯片內(nèi)部電路在控制門(mén)上放置一個(gè)高壓(通常是12V)，稱為VPP，這就在浮柵上產(chǎn)生了一個(gè)極高的電場(chǎng)，浮柵吸收躍過(guò)薄氧化層的電子。這樣持續(xù)幾納秒，直到獲得足夠的電荷。當(dāng)VPP電壓被移除時(shí)，被介電層和氧化物層絕緣，電荷仍然被困在浮柵上。

2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)EPROM、EEPROM、Flash

編程單元-Floating-gateMOSFET——讀要讀取單元，就像使用RAMICs一樣。譯碼器輸出高有效，如VCC，加在所選內(nèi)存單元的控制門(mén)上，如圖(c)和(d)所示。如果浮柵上沒(méi)有電子電荷[圖(c)]，則VCC電壓(通常為5或3.3V)足以使MOS管導(dǎo)通，但不足以向浮柵上添加電子電荷。讀出0數(shù)據(jù)。如果浮柵上有電子電荷，則VCC電壓低于閾值電壓，MOS管截止，讀出數(shù)據(jù)1。

2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)EPROM、EEPROM、Flash三種存儲(chǔ)器編程結(jié)構(gòu)細(xì)節(jié)和每個(gè)單元連接方式不同紫外可擦EPROM的擦除時(shí)間最慢。它需要十多分鐘的強(qiáng)烈紫外線輻射。EEPROMs允許在不到一毫秒的時(shí)間內(nèi)刪除單個(gè)比特或字節(jié)，與SRAM一樣擦除與寫(xiě)同時(shí)完成。Flash同一時(shí)間內(nèi)允許刪除整個(gè)塊或整個(gè)芯片。uv可擦除的EPROM是最便宜的，通常用于新產(chǎn)品實(shí)現(xiàn)的初始設(shè)計(jì)和調(diào)試階段。EEPROM在線可編程性，比EPROM更受歡迎。通常作為串行I/O內(nèi)存設(shè)備出售。這大大減少了他們的pin數(shù)和芯片大小。例如電視遙控器，以記住喜愛(ài)的用戶設(shè)置。閃存已成為最受歡迎的非易失性存儲(chǔ)解決方案的許多新推出的電子設(shè)備。數(shù)碼相機(jī)和個(gè)人數(shù)字助理(pda)使用閃存卡作為存儲(chǔ)數(shù)據(jù)的媒介。此外，個(gè)人電腦存儲(chǔ)操作系統(tǒng)固件，打印機(jī)在閃存上存儲(chǔ)字體。

時(shí)序與RAM類似（2716讀周期）2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)常見(jiàn)PROM存儲(chǔ)器型號(hào)SRAM常用型號(hào)以21、62、61等開(kāi)頭，比如，2147H、6116、62256等。DARM有HM5165805（64Mb或8MB），HM5251805（512Mb或64MB）等。SummaryofSemiconductorMemory2026/1/30西安交通大學(xué)電氣學(xué)院MemoryExpansionandAddress

DecodingApplications回顧RAM的讀寫(xiě)控制邏輯，思考：如圖所有的EPROM存儲(chǔ)器2732芯片OE始終有效會(huì)不會(huì)影響DB總線？2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)集成存儲(chǔ)器與處理器接口一般分別接處理器的AB、DB、CB要滿足接口的電壓、電流和速度三要素2026/1/30西安交通大學(xué)電氣學(xué)院電子學(xué)集成存儲(chǔ)器與處理器接口2026/1/30西安交通大學(xué)電氣學(xué)院存儲(chǔ)器的編址（AB）低位地址對(duì)應(yīng)接存儲(chǔ)器芯片的地址端，余下的AB高位地址經(jīng)譯碼后作為不同存儲(chǔ)器芯片的片選信號(hào)。片選信號(hào)的產(chǎn)生一般有三種方法：高位地址線選法、部分地址譯碼、全地址譯碼。設(shè)計(jì)時(shí)靈活應(yīng)用。2026/1/30西安交通大學(xué)電氣學(xué)院MCS-51系列單片機(jī)外擴(kuò)存儲(chǔ)器