有機(jī)薄膜晶體管的集成電路設(shè)計與仿真分析案例目錄TOC\o"1-3"\h\u11696有機(jī)薄膜晶體管的集成電路設(shè)計與仿真分析案例 1279141.1基本原理 1165211.2反相器 340531.3與非門 623731.4D觸發(fā)器 8227621.5波紋計數(shù)器 10OTFT可以應(yīng)用于集成電路的設(shè)計中，例如柵極驅(qū)動電路和射頻識別標(biāo)簽電路的設(shè)計。再往詳細(xì)的說，一個集成電路最基本的部分一定包含著基本邏輯單元，例如反相器、與非門等，所以要想驗證有機(jī)薄膜晶體管在集成電路中是否能得到很好的應(yīng)用，首先基于有機(jī)薄膜晶體管的邏輯單元與其相應(yīng)的邏輯功能必須可以很好的契合。本章的主要工作就是基于上文建立的Level2文件，設(shè)計與仿真一些邏輯單元電路，為P3HT有機(jī)薄膜晶體管在更為復(fù)雜的電路中的應(yīng)用做準(zhǔn)備。1.1基本原理本文研究P3HT有機(jī)薄膜晶體管，我們可以先以P型半導(dǎo)體材料為例，描述它的工作原理,如圖4-1所示。圖4-1有機(jī)薄膜晶體管的結(jié)構(gòu)從圖4-1中我們可以看出有機(jī)薄膜晶體管由源極、漏極、有機(jī)半導(dǎo)體薄膜層、絕緣層和柵極四個部分組成。與平行板電容器相似，有機(jī)半導(dǎo)體薄膜層和源漏電極共同構(gòu)成了平行板電容器的一側(cè)電極，柵極則是另一側(cè)電極，絕緣層就相當(dāng)于電容器兩極板之間的介質(zhì)層。有機(jī)薄膜晶體管的正常導(dǎo)電特性可以分為以下幾個區(qū)域：當(dāng)柵源電壓VGS與閾值電壓VT相等時，器件能夠?qū)āＴ趯?dǎo)通前提下，當(dāng)源-漏間加一電壓VDS且比較小時,即|VDS|<|VGS-VT|，給定一個固定的柵壓VGS，那么從源極注入的載流子空穴數(shù)應(yīng)該是一定的。此時，隨著源漏電壓VDS大小的變化，源漏電流IDS將會產(chǎn)生線性增加，稱為線性區(qū)。器件線性區(qū)性能的理想表達(dá)式為:I式中的W和L分別是有源層的溝道寬度和長度，μ表示溝道中載流子的場效應(yīng)遷移率，Ci為單位面積的絕緣層電容（F/cm2），VT是器件的閾值電壓。遷移率的定義為多數(shù)載流子在單位電場下的漂移速度，整個晶體管的性能優(yōu)劣由遷移率的大小直接決定。我們可以定義：?為跨導(dǎo)gm，它可以用來衡量器件的增益。在線性區(qū)中載流子的遷移率μ可以根據(jù)跨導(dǎo)得到。其數(shù)值可以由下面的公式2.2計算得出:g當(dāng)|VDS|>|VGS-VT|的時候，溝道不再伸展到漏極，器件處于夾斷狀態(tài)。在這一側(cè)電流傳輸主要基于隧穿效應(yīng)，此時，溝道夾斷處的電壓降幾乎保持為VGS-VT不變，此時稱為飽和狀態(tài)。飽和狀態(tài)下溝道電流由柵極電壓控制，幾乎與漏極電壓無關(guān)，電流表達(dá)式為下面公式：Iμ=在源漏電壓和柵極電壓固定的情況下，影響源漏電流IDS大小的因素有：源、漏之間的距離；溝道寬度；閾值電壓VT；柵絕緣層的介電常數(shù)；載流子的遷移率。這里我們還要討論晶體管的寬長比對于晶體管性能的影響，寬長比是指晶體管導(dǎo)電溝道的寬與長的比由上面的電流表達(dá)式，我們應(yīng)該可以知道電流IDS與寬長比W/L成正比，即晶體管的寬長比越大，電流IDS越大。如果只是用來做驅(qū)動的話，根據(jù)負(fù)載能力確定寬長比。1.2反相器在很多的大型邏輯電路中都會用到反相器，可以說反相器是數(shù)字邏輯電路的最基本模塊。所以，我們首先從反相器的設(shè)計入手，基于有機(jī)薄膜晶體管進(jìn)行仿真。M2M1M2M1（b）（M2M1M2M1（b）（a）（d）（（d）（c）圖4-2四種連接方式反相器結(jié)構(gòu)（a）0-VGS連接作為負(fù)載（b）二極管連接作為負(fù)載（c）偽D結(jié)構(gòu)（d）偽E結(jié)構(gòu)由于P3HT有機(jī)薄膜晶體管以P3HT為有源層材料，因此在本文中所用的電路單元都是由P型有機(jī)薄膜晶體管構(gòu)成的，且均為單管工藝。反相器根據(jù)連接方式的不同可分為四種，如圖4-2（a）~（d）分別展示了以0-VGS連接作為負(fù)載、二極管連接作為負(fù)載、偽D和偽E結(jié)構(gòu)，我們根據(jù)仿真出的有機(jī)薄膜晶體管的特性選擇實際符合需求的反相器連接方式。圖4-2（a）是將M1作為驅(qū)動管，M2作為負(fù)載管的反相器，這種連接方式的優(yōu)點為輸出阻抗大，功耗較小，增益較高，但是與其他結(jié)構(gòu)的反相器相比較，它的導(dǎo)通電流小，會使動態(tài)響應(yīng)變差。圖4-2（b）是將M1作為驅(qū)動管，M2二極管連接做負(fù)載的反相器，這種連接方式的優(yōu)點是當(dāng)我們設(shè)計晶體管尺寸時，一般使驅(qū)動管尺寸大于負(fù)載管，這樣做可以使反相器的上拉能力更高，輸出電壓擺幅增大，但它的靜態(tài)功耗較大。圖4-2（c）和（d）中都是偽CMOS連接的反相器，與圖4-2（a）、（b）中結(jié)構(gòu)相比較，該兩種連接方式的優(yōu)點是具有更高輸出的電壓擺幅和更快響應(yīng)的速度，但相應(yīng)的面積和功耗增加了。在本文中，我們選擇了二極管連接方式連接的反相器作為邏輯單路的基本設(shè)計單元。圖4-3中為利用S-Edit繪制出的二極管連接方式的反相器，圖4-4、4-5中為基于仿真模型提取出的參數(shù)建立的反相器最終波形輸出。圖4-3二極管連接方式的反相器電路圖圖4-4反相器輸出特性圖圖4-5反相器交流特性圖反相器仿真的曲線如圖4-4、4-5所示。我們將反相器中驅(qū)動管的寬長比設(shè)計為30um/1um，負(fù)載管寬長比設(shè)計為1um/1um。由輸出特性曲線圖可看出，當(dāng)Vdd=5V，Vin=2.0~1.9V時，Vout=1.9~2.1V；由交流特性仿真結(jié)果可得，輸入電壓為1.9V時，輸出電壓為2.24V，輸入電壓為2V時，輸出電壓為1.89V，可以看出該反相器符合其邏輯功能，且性能較好。在交流特性曲線圖4-5中，輸出波形的上升時間與下降時間分別為215ps、1.86ns，平均傳輸延遲時間為308ps，下降時間比上升時間稍長一些，這是由于晶體管的驅(qū)動能力比較強(qiáng)，而且上升時間、下降時間和延遲時間都很小，反相器性能良好。還可以觀察波形得到，反相器的輸入從高電平向低電平變化時，輸出波形出現(xiàn)了尖峰現(xiàn)象，分析原因，我們認(rèn)為這是由電容耦合效應(yīng)導(dǎo)致的。1.3與非門數(shù)字邏輯電路中，邏輯運算包括與（AND）、或(OR)、非(NOT)，它們可以由相應(yīng)的邏輯門來實現(xiàn)。顧名思義，與非門電路實現(xiàn)的為與非運算，在本文中我們基于二極管連接的反相器擴(kuò)展出基本邏輯門電路之一的與非門。M3M1M2M3M1M2圖4-6與非門電路結(jié)構(gòu)圖對于圖4-6中的與非門來說，上拉網(wǎng)絡(luò)為兩個并聯(lián)的驅(qū)動管M1、M2所組成，M3為二極管作負(fù)載方式連接。它的工作原理為：當(dāng)輸入信號VA和VB中有一個為低電平時，作為驅(qū)動管的M1和M2至少有一個導(dǎo)通，那么輸出信號VOUT就會是高電平，當(dāng)輸入信號VA和VB均為高電平時，驅(qū)動管M1和M2均不導(dǎo)通，此時，輸出信號VOUT為低電平，符合與非門的邏輯功能。但是因為輸入信號VA和VB脈沖到來時間不同，導(dǎo)致電路的響應(yīng)速度也不同。圖4-7為基于P型有機(jī)薄膜晶體管的與非門電路原理圖。圖4-9中為與非門的輸出波形。圖4-7基于P型有機(jī)薄膜晶體管的與非門電路圖圖4-8與非門輸出波形圖仿真出的與非門輸出曲線如圖4-8所示。我們在上述反相器的輸入端，再并聯(lián)一個驅(qū)動管，兩個驅(qū)動管的寬長比均為30um/1um，負(fù)載管寬長比為1um/1um。由輸出特性曲線圖可看出，當(dāng)Vdd=5V，V5=2.0~1.9V，V6=2.0~1.9V時，V5、V6均為兩端輸入，兩者唯一不同是脈沖到來的時間不同，因此兩者交錯可以獲得輸入信號分別為00、01、10、11四種不同的動態(tài)情況；其中，輸入信號A由綠色曲線代表，輸入信號B由紅色曲線代表，輸出信號OUT由黃色曲線代表。輸出端OUT的輸出高電平為1.9V，輸出低電平為2.2V。從圖中可以看出，當(dāng)兩個輸入信號A、B均為高電平時，輸出端OUT為低電平；當(dāng)兩者均為低電平時，輸出端Y為高電平，符合與非門的邏輯功能。圖中顯示，輸出波形上升時間為1.15ns，下降時間為6.52ns，平均傳輸延遲時間為429ps，下降時間比上升時間要長一些，相比于反相器更為明顯，原因是與非門中有兩個晶體管并聯(lián)，它們都作為電路的驅(qū)動管與電源相連，而反相器中只有一個驅(qū)動管與電源直接相連，所以使得與非門整個電路交疊電容大于反相器的。整體來看，與非門的邏輯功能和實際相符合，輸出響應(yīng)時間不長，性能較好。1.4D觸發(fā)器觸發(fā)器具有存儲二進(jìn)制信息的記憶功能，是一種雙穩(wěn)態(tài)電路，可以作為時序邏輯電路的基本單元。觸發(fā)器有電平觸發(fā)、邊沿觸發(fā)和脈沖觸發(fā)三種觸發(fā)方式。我們這里設(shè)計的為下降沿觸發(fā)方式的D觸發(fā)器，電路結(jié)構(gòu)如圖4-9、4-10所示，它的工作原理為：首先D觸發(fā)器分為主觸發(fā)器和從觸發(fā)器兩部分，我們先根據(jù)時鐘信號CLK分析從觸發(fā)器的狀態(tài)，再由主觸發(fā)器的輸入決定最后的輸出。圖4-9D觸發(fā)器電路結(jié)構(gòu)圖圖4-10基于P型有機(jī)薄膜晶體管的D觸發(fā)器電路圖圖4-11D觸發(fā)器輸出波形圖如圖4-11所示，綠色曲線為輸入信號D，黃色曲線為時鐘信號CLK，藍(lán)色曲線為輸出信號Q，紅色曲線為輸出信號Q’。由圖可得，當(dāng)輸入的時鐘信號CLK由高電平下降為低電平時，D觸發(fā)器的輸出信號Q與Q’也會發(fā)生改變，即實現(xiàn)了下降沿觸發(fā)方式，其中Q與CLK翻轉(zhuǎn)時刻的輸入信號D的電平相同，Q’則相反，與實際D觸發(fā)器的邏輯功能相契合。但是Q與Q’輸出端的上升沿與下降沿均有一定程度的延遲，上升時間為1.35ns，下降時間為15.2ns，平均傳輸延遲時間為5.99ns，這是由于對D觸發(fā)器而言，當(dāng)時鐘信號發(fā)生翻轉(zhuǎn)時，它需要一定的反應(yīng)時間，并且相較于反相器和與非門，下降沿和上升沿的延遲時間變長，這是因為在D觸發(fā)器的電路設(shè)計中，包含了更多的晶體管作為驅(qū)動管，原理與與非門類似。1.5波紋計數(shù)器計數(shù)器在實際應(yīng)用中，可以實現(xiàn)對時鐘脈沖的累計計數(shù)和分頻，還可以將時鐘脈沖設(shè)定為特定周期信號，計數(shù)器一般由多個觸發(fā)器串聯(lián)而成。計數(shù)器根據(jù)是否由同一時鐘信號觸發(fā)，分為同步和異步。本文中，我們設(shè)計的波紋計數(shù)器為異步計數(shù)器，觸發(fā)器的翻轉(zhuǎn)順序由信號傳遞的先后進(jìn)行先后翻轉(zhuǎn)的，并不是同時發(fā)生翻轉(zhuǎn)。它由3個觸發(fā)方式為下降沿觸發(fā)的D觸發(fā)器前后級聯(lián)而成，每一級的反向輸出就是后一級的輸入，圖4-12所示，圖4-12波紋計數(shù)器電路結(jié)構(gòu)圖每一個D觸發(fā)器都隨著時鐘在一個周期內(nèi)翻轉(zhuǎn)一次，所以每一級輸出信號與其輸入時鐘信號的關(guān)系為：周期加倍，頻率減半。其中第二級的輸出是輸入的信號的頻率的1/4，第三級的輸出是輸入信號頻率的1/8，以此類推，串聯(lián)的級數(shù)更多可以得到倍頻信號。此種連接，輸出不受輸入的變化所影響，但是由于后一級的輸入使用的為前一級觸發(fā)器的輸出，在級與級之間，會產(chǎn)生相應(yīng)的時鐘延遲，這會對后面的電路，如計數(shù)得到000-111信號時，在相應(yīng)信號中產(chǎn)生毛刺尖峰等噪聲干擾。圖4-13基于P型有機(jī)薄膜晶體管的波紋計數(shù)器電路圖圖4-14波紋計數(shù)器輸出波形圖如圖4-14所示，藍(lán)色曲線表示時鐘信號CLK，紅色曲線表示第一級輸出信號Q1，紫色曲線表示第二級輸出信號Q2，橙色曲線表示第三級輸出信號Q3。我們可以從