2025年自考計(jì)算機(jī)組成原理試題及答案一、單項(xiàng)選擇題（本大題共20小題，每小題1分，共20分）在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無分。1.完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（）A.運(yùn)算器、存儲(chǔ)器、控制器B.外部設(shè)備和主機(jī)C.主機(jī)和實(shí)用程序D.配套的硬件設(shè)備和軟件系統(tǒng)2.計(jì)算機(jī)中表示地址時(shí)使用（）A.無符號(hào)數(shù)B.原碼C.反碼D.補(bǔ)碼3.某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為（）A.+(1-2?32)B.+(1-2?31)C.2?32D.2?314.已知X=0.1011，Y=-0.0101，則[X+Y]補(bǔ)為（）A.0.1110B.0.0110C.1.1110D.1.01105.若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（）A.階符與數(shù)符相同為規(guī)格化數(shù)B.階符與數(shù)符相異為規(guī)格化數(shù)C.數(shù)符與尾數(shù)最高位相同為規(guī)格化數(shù)D.數(shù)符與尾數(shù)最高位相異為規(guī)格化數(shù)6.設(shè)寄存器內(nèi)容為11111111，若它等于-1，則為（）A.原碼B.補(bǔ)碼C.反碼D.移碼7.某計(jì)算機(jī)字長(zhǎng)16位，其存儲(chǔ)容量為2MB，若按字編址，它的尋址范圍是（）A.0-1MB.0-2MC.0-1M-1D.0-2M-18.某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）A.8，512B.512，8C.18，8D.19，89.某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是（）A.0B.2C.4D.610.指令系統(tǒng)中采用不同尋址方式的目的主要是（）A.實(shí)現(xiàn)存貯程序和程序控制B.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C.可以直接訪問外存D.提供擴(kuò)展操作碼的可能并降低指令譯碼難度11.直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入（）A.程序計(jì)數(shù)器（PC）B.累加器（ACC）C.指令寄存器（IR）D.地址寄存器（AR）12.微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）A.每一條機(jī)器指令由一條微指令來執(zhí)行B.每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D.一條微指令由若干條機(jī)器指令組成13.流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU（）A.具備同等水平的吞吐能力B.不具備同等水平的吞吐能力C.吞吐能力大于前者的吞吐能力D.吞吐能力小于前者的吞吐能力14.系統(tǒng)總線中地址線的功能是（）A.用于選擇主存單元地址B.用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.用于選擇外存地址D.用于指定主存和I/O設(shè)備接口電路的地址15.在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉（）標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A.中斷允許B.中斷請(qǐng)求C.中斷屏蔽D.中斷保護(hù)16.周期挪用方式常用于（）中。A.程序查詢方式的輸入輸出B.程序中斷方式的輸入輸出C.DMA方式的輸入輸出D.通道方式的輸入輸出17.某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為1位起始位、7位數(shù)據(jù)位、1位校驗(yàn)位和1位停止位。若要求每秒傳送480個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為（）A.480bpsB.4800bpsC.5280bpsD.600bps18.下面有關(guān)I/O操作的敘述中，正確的是（）A.程序查詢方式下，CPU與I/O設(shè)備是串行工作的B.程序中斷方式下，CPU與I/O設(shè)備是串行工作的C.DMA方式下，CPU與I/O設(shè)備是串行工作的D.通道方式下，CPU與I/O設(shè)備是串行工作的19.以下關(guān)于中斷概念的敘述中，不正確的是（）A.中斷是一種隨機(jī)事件B.中斷是正在運(yùn)行的程序所期待的C.中斷處理程序是操作系統(tǒng)的組成部分D.中斷處理程序執(zhí)行完畢后，返回到被中斷程序的斷點(diǎn)處繼續(xù)執(zhí)行20.下列關(guān)于計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)的說法中，錯(cuò)誤的是（）A.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是計(jì)算機(jī)系統(tǒng)的軟、硬件的界面B.計(jì)算機(jī)組成是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)C.計(jì)算機(jī)實(shí)現(xiàn)是計(jì)算機(jī)組成的物理實(shí)現(xiàn)D.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)三者互不相關(guān)二、多項(xiàng)選擇題（本大題共5小題，每小題2分，共10分）在每小題列出的五個(gè)備選項(xiàng)中至少有兩個(gè)是符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選、少選或未選均無分。21.下列屬于計(jì)算機(jī)硬件系統(tǒng)的有（）A.運(yùn)算器B.控制器C.存儲(chǔ)器D.輸入設(shè)備E.輸出設(shè)備22.下列關(guān)于定點(diǎn)數(shù)和浮點(diǎn)數(shù)的說法中，正確的有（）A.定點(diǎn)數(shù)表示的范圍小，精度高B.浮點(diǎn)數(shù)表示的范圍大，精度低C.定點(diǎn)數(shù)運(yùn)算簡(jiǎn)單，浮點(diǎn)數(shù)運(yùn)算復(fù)雜D.定點(diǎn)數(shù)和浮點(diǎn)數(shù)都可以表示整數(shù)和小數(shù)E.浮點(diǎn)數(shù)的階碼部分決定了數(shù)的表示范圍23.下列關(guān)于存儲(chǔ)器的說法中，正確的有（）A.主存用來存放當(dāng)前正在運(yùn)行的程序和數(shù)據(jù)B.Cache是為了解決CPU和主存之間速度不匹配的問題C.外存的容量大，速度慢，價(jià)格低D.磁盤存儲(chǔ)器屬于隨機(jī)存取存儲(chǔ)器E.光盤存儲(chǔ)器屬于只讀存儲(chǔ)器24.下列關(guān)于指令系統(tǒng)的說法中，正確的有（）A.指令系統(tǒng)是計(jì)算機(jī)硬件的語言系統(tǒng)B.指令系統(tǒng)包括操作碼和地址碼兩部分C.不同類型的計(jì)算機(jī)，其指令系統(tǒng)可能不同D.指令系統(tǒng)的設(shè)計(jì)直接影響計(jì)算機(jī)的性能E.指令系統(tǒng)中的指令可以分為數(shù)據(jù)傳送類、算術(shù)邏輯運(yùn)算類、程序控制類等25.下列關(guān)于輸入輸出系統(tǒng)的說法中，正確的有（）A.輸入輸出系統(tǒng)包括輸入輸出設(shè)備、設(shè)備控制器和I/O接口B.程序查詢方式是一種最簡(jiǎn)單的輸入輸出方式C.程序中斷方式可以提高CPU的利用率D.DMA方式適用于高速數(shù)據(jù)傳輸E.通道方式可以實(shí)現(xiàn)CPU和I/O設(shè)備的并行工作三、填空題（本大題共10小題，每小題1分，共10分）26.計(jì)算機(jī)中常用的進(jìn)位計(jì)數(shù)制有二進(jìn)制、八進(jìn)制、十進(jìn)制和__________。27.已知[X]補(bǔ)=1.0110，則[-X]補(bǔ)=__________。28.存儲(chǔ)器的主要性能指標(biāo)有存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和__________。29.指令格式中，地址碼字段的位數(shù)決定了__________。30.微程序控制器中，微指令的執(zhí)行是由__________來控制的。31.流水CPU中，解決數(shù)據(jù)相關(guān)問題的方法有__________和__________。32.系統(tǒng)總線按其傳輸信息的不同可分為數(shù)據(jù)總線、地址總線和__________。33.中斷處理過程一般包括中斷請(qǐng)求、__________、中斷服務(wù)和中斷返回四個(gè)階段。34.DMA方式中，數(shù)據(jù)的傳送是在__________和__________之間直接進(jìn)行的。35.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)目標(biāo)是提高系統(tǒng)的性能價(jià)格比，其主要性能指標(biāo)有__________、__________和__________等。四、簡(jiǎn)答題（本大題共4小題，每小題5分，共20分）36.簡(jiǎn)述計(jì)算機(jī)中采用二進(jìn)制的原因。37.簡(jiǎn)述Cache的工作原理。38.簡(jiǎn)述指令周期、機(jī)器周期和時(shí)鐘周期的關(guān)系。39.簡(jiǎn)述中斷處理的過程。五、計(jì)算題（本大題共3小題，每小題10分，共30分）40.已知X=-0.1011，Y=0.1101，用補(bǔ)碼一位乘法（Booth算法）計(jì)算X×Y。41.某計(jì)算機(jī)的主存容量為1MB，按字節(jié)編址，Cache容量為16KB，每塊8個(gè)字，每個(gè)字32位。若Cache采用直接映射方式，試求：（1）主存地址格式及各字段的位數(shù)；（2）Cache地址格式及各字段的位數(shù)；（3）主存第256塊映射到Cache的哪一塊。42.已知某計(jì)算機(jī)的指令系統(tǒng)采用定長(zhǎng)指令字格式，指令字長(zhǎng)16位，操作碼4位，地址碼12位。若采用單地址指令和雙地址指令兩種格式，問最多可以有多少條單地址指令和雙地址指令？六、設(shè)計(jì)題（本大題共1小題，10分）43.設(shè)計(jì)一個(gè)4位并行加法器，要求采用超前進(jìn)位方式。畫出邏輯電路圖，并說明其工作原理。2025年自考計(jì)算機(jī)組成原理試題答案一、單項(xiàng)選擇題1.D完整的計(jì)算機(jī)系統(tǒng)由配套的硬件設(shè)備和軟件系統(tǒng)組成，硬件是基礎(chǔ)，軟件實(shí)現(xiàn)各種功能。選項(xiàng)A只是計(jì)算機(jī)硬件的部分組成；選項(xiàng)B外部設(shè)備和主機(jī)是硬件的分類；選項(xiàng)C實(shí)用程序只是軟件的一部分。2.A計(jì)算機(jī)中表示地址時(shí)使用無符號(hào)數(shù)，因?yàn)榈刂肥且粋€(gè)非負(fù)的數(shù)值，用于標(biāo)識(shí)存儲(chǔ)單元的位置。原碼、反碼、補(bǔ)碼主要用于表示有符號(hào)數(shù)。3.B對(duì)于定點(diǎn)小數(shù)，字長(zhǎng)32位，1位符號(hào)位，31位表示尾數(shù)，最大正小數(shù)為符號(hào)位為0，尾數(shù)全為1，即+(1-2?31)。4.B先求[X]補(bǔ)=0.1011，[Y]補(bǔ)=1.1011，[X+Y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ)=0.1011+1.1011=0.0110（最高位進(jìn)位自然丟失）。5.D若浮點(diǎn)數(shù)用補(bǔ)碼表示，數(shù)符與尾數(shù)最高位相異為規(guī)格化數(shù)。這樣能保證浮點(diǎn)數(shù)的表示具有較高的精度。6.B寄存器內(nèi)容為11111111，若等于-1，是補(bǔ)碼形式。原碼表示-1是10000001；反碼表示-1是11111110；移碼是在補(bǔ)碼的基礎(chǔ)上符號(hào)位取反。7.A計(jì)算機(jī)字長(zhǎng)16位，存儲(chǔ)容量為2MB=2×22?B，按字編址，每個(gè)字2字節(jié)，尋址范圍為2×22?B/2B=22?=1M，即0-1M。8.D存儲(chǔ)容量為512K×8位，512K=21?，所以地址線數(shù)目為19條，數(shù)據(jù)線數(shù)目為8條。9.C主存塊大小為32字節(jié)，按字節(jié)編址，主存129號(hào)單元所在主存塊號(hào)為129/32=4（向下取整）。Cache共有16塊，采用2路組相聯(lián)映射方式，每組2塊，共8組，主存塊號(hào)對(duì)8取模，4%8=4，所以應(yīng)裝入到Cache的4組。10.B指令系統(tǒng)中采用不同尋址方式的目的主要是縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性。實(shí)現(xiàn)存儲(chǔ)程序和程序控制是計(jì)算機(jī)的基本原理；不能直接通過尋址方式訪問外存；擴(kuò)展操作碼和尋址方式?jīng)]有直接關(guān)系。11.A直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入程序計(jì)數(shù)器（PC），使程序跳轉(zhuǎn)到指定地址執(zhí)行。12.B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行。微程序控制器通過執(zhí)行微程序來實(shí)現(xiàn)機(jī)器指令的功能。13.A流水CPU和具有m個(gè)并行部件的CPU具備同等水平的吞吐能力。流水CPU通過時(shí)間上的重疊提高處理效率，并行部件CPU通過空間上的并行提高效率。14.D系統(tǒng)總線中地址線的功能是用于指定主存和I/O設(shè)備接口電路的地址，以便CPU能夠準(zhǔn)確地訪問主存單元和I/O設(shè)備。15.A在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉中斷允許標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。16.C周期挪用方式常用于DMA方式的輸入輸出。在DMA方式中，當(dāng)外設(shè)需要與主存交換數(shù)據(jù)時(shí)，會(huì)挪用一個(gè)或幾個(gè)存儲(chǔ)周期。17.B每個(gè)字符信息包含1+7+1+1=10位，每秒傳送480個(gè)字符，數(shù)據(jù)傳送速率為480×10=4800bps。18.A程序查詢方式下，CPU不斷查詢I/O設(shè)備的狀態(tài)，與I/O設(shè)備是串行工作的。程序中斷方式、DMA方式和通道方式都能在一定程度上實(shí)現(xiàn)CPU和I/O設(shè)備的并行工作。19.B中斷是一種隨機(jī)事件，不是正在運(yùn)行的程序所期待的，它是由外部事件或內(nèi)部異常觸發(fā)的。中斷處理程序是操作系統(tǒng)的組成部分，執(zhí)行完畢后返回到被中斷程序的斷點(diǎn)處繼續(xù)執(zhí)行。20.D計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)三者是相互關(guān)聯(lián)的。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)是軟、硬件的界面；計(jì)算機(jī)組成是系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)；計(jì)算機(jī)實(shí)現(xiàn)是組成的物理實(shí)現(xiàn)。二、多項(xiàng)選擇題21.ABCDE計(jì)算機(jī)硬件系統(tǒng)包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備，它們協(xié)同工作完成計(jì)算機(jī)的各種功能。22.ABCDE定點(diǎn)數(shù)表示范圍小，但精度高，運(yùn)算簡(jiǎn)單；浮點(diǎn)數(shù)表示范圍大，精度相對(duì)較低，運(yùn)算復(fù)雜。定點(diǎn)數(shù)和浮點(diǎn)數(shù)都能表示整數(shù)和小數(shù)，浮點(diǎn)數(shù)的階碼部分決定了數(shù)的表示范圍。23.ABC主存存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)；Cache解決CPU和主存速度不匹配問題；外存容量大、速度慢、價(jià)格低。磁盤存儲(chǔ)器屬于隨機(jī)存取存儲(chǔ)器，但需要通過磁頭尋道等操作；光盤存儲(chǔ)器有只讀和可讀寫等類型。24.ABCDE指令系統(tǒng)是計(jì)算機(jī)硬件的語言系統(tǒng)，包括操作碼和地址碼。不同計(jì)算機(jī)指令系統(tǒng)可能不同，其設(shè)計(jì)影響計(jì)算機(jī)性能，指令可分為數(shù)據(jù)傳送、算術(shù)邏輯運(yùn)算、程序控制等類型。25.ABCDE輸入輸出系統(tǒng)由輸入輸出設(shè)備、設(shè)備控制器和I/O接口組成。程序查詢方式簡(jiǎn)單；程序中斷方式提高CPU利用率；DMA適用于高速數(shù)據(jù)傳輸；通道方式實(shí)現(xiàn)CPU和I/O設(shè)備并行工作。三、填空題26.十六進(jìn)制計(jì)算機(jī)中常用的進(jìn)位計(jì)數(shù)制有二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制，不同進(jìn)制在不同場(chǎng)景下有各自的優(yōu)勢(shì)。27.0.1010已知[X]補(bǔ)=1.0110，求[-X]補(bǔ)時(shí)，將[X]補(bǔ)連同符號(hào)位取反加1，得到0.1010。28.存儲(chǔ)器帶寬存儲(chǔ)器的主要性能指標(biāo)有存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬，帶寬反映了存儲(chǔ)器的數(shù)據(jù)傳輸能力。29.尋址范圍指令格式中，地址碼字段的位數(shù)決定了尋址范圍，位數(shù)越多，可尋址的存儲(chǔ)單元就越多。30.微地址微程序控制器中，微指令的執(zhí)行是由微地址來控制的，微地址指向微程序中的微指令。31.后推法；設(shè)置相關(guān)專用通路流水CPU中，解決數(shù)據(jù)相關(guān)問題的方法有后推法和設(shè)置相關(guān)專用通路，后推法是使相關(guān)指令推遲執(zhí)行，專用通路則直接傳送數(shù)據(jù)。32.控制總線系統(tǒng)總線按其傳輸信息的不同可分為數(shù)據(jù)總線、地址總線和控制總線，控制總線傳輸各種控制信號(hào)。33.中斷響應(yīng)中斷處理過程一般包括中斷請(qǐng)求、中斷響應(yīng)、中斷服務(wù)和中斷返回四個(gè)階段，中斷響應(yīng)是CPU對(duì)中斷請(qǐng)求的響應(yīng)動(dòng)作。34.外設(shè)；主存DMA方式中，數(shù)據(jù)的傳送是在外設(shè)和主存之間直接進(jìn)行的，不需要CPU的干預(yù)。35.吞吐量；響應(yīng)時(shí)間；利用率計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)目標(biāo)是提高系統(tǒng)的性能價(jià)格比，其主要性能指標(biāo)有吞吐量、響應(yīng)時(shí)間和利用率等。四、簡(jiǎn)答題36.簡(jiǎn)述計(jì)算機(jī)中采用二進(jìn)制的原因。（1）易于物理實(shí)現(xiàn)二進(jìn)制只有0和1兩個(gè)數(shù)碼，在電子元器件中很容易實(shí)現(xiàn)，例如晶體管的導(dǎo)通和截止、電容的充電和放電等都可以表示0和1。（2）運(yùn)算規(guī)則簡(jiǎn)單二進(jìn)制的運(yùn)算規(guī)則比十進(jìn)制等其他進(jìn)制簡(jiǎn)單得多，例如加法和乘法規(guī)則都只有幾種情況，這使得計(jì)算機(jī)的運(yùn)算電路設(shè)計(jì)更加簡(jiǎn)單。（3）可靠性高由于二進(jìn)制只有兩個(gè)狀態(tài)，在傳輸和處理過程中抗干擾能力強(qiáng)，數(shù)據(jù)的可靠性高。（4）便于邏輯運(yùn)算計(jì)算機(jī)中的邏輯運(yùn)算可以用二進(jìn)制的0和1來表示，例如與、或、非等邏輯運(yùn)算，這使得計(jì)算機(jī)能夠方便地進(jìn)行邏輯判斷和處理。37.簡(jiǎn)述Cache的工作原理。Cache是一種高速緩沖存儲(chǔ)器，用于解決CPU和主存之間速度不匹配的問題。其工作原理基于程序訪問的局部性原理，包括時(shí)間局部性和空間局部性。當(dāng)CPU要訪問主存中的數(shù)據(jù)時(shí)，首先會(huì)在Cache中查找。如果數(shù)據(jù)在Cache中（命中），則直接從Cache中讀取數(shù)據(jù)，這樣可以大大提高訪問速度。如果數(shù)據(jù)不在Cache中（未命中），則需要從主存中讀取數(shù)據(jù)，并將該數(shù)據(jù)所在的主存塊調(diào)入Cache中。如果Cache已滿，則需要根據(jù)一定的替換算法（如LRU算法）替換掉Cache中的一塊數(shù)據(jù)。Cache和主存之間的數(shù)據(jù)交換是以塊為單位進(jìn)行的，Cache中的塊與主存中的塊有一定的映射關(guān)系，常見的映射方式有直接映射、全相聯(lián)映射和組相聯(lián)映射。38.簡(jiǎn)述指令周期、機(jī)器周期和時(shí)鐘周期的關(guān)系。（1）時(shí)鐘周期時(shí)鐘周期是計(jì)算機(jī)中最基本的時(shí)間單位，它是由計(jì)算機(jī)的時(shí)鐘信號(hào)決定的，時(shí)鐘信號(hào)的頻率越高，時(shí)鐘周期越短。（2）機(jī)器周期機(jī)器周期也稱為CPU周期，通常由若干個(gè)時(shí)鐘周期組成。一個(gè)機(jī)器周期完成一個(gè)基本的操作，例如取指令、讀存儲(chǔ)器、寫存儲(chǔ)器等。（3）指令周期指令周期是執(zhí)行一條指令所需要的時(shí)間，它由若干個(gè)機(jī)器周期組成。不同的指令由于操作不同，其指令周期可能不同。一般來說，指令周期包含取指周期和執(zhí)行周期，有些指令還可能有間址周期和中斷周期。關(guān)系：指令周期>機(jī)器周期>時(shí)鐘周期，一個(gè)指令周期包含多個(gè)機(jī)器周期，一個(gè)機(jī)器周期包含多個(gè)時(shí)鐘周期。39.簡(jiǎn)述中斷處理的過程。（1）中斷請(qǐng)求外部設(shè)備或內(nèi)部異常向CPU發(fā)出中斷請(qǐng)求信號(hào)，表示需要CPU進(jìn)行處理。（2）中斷響應(yīng)CPU在滿足一定條件（如中斷允許標(biāo)志為1）時(shí)，會(huì)響應(yīng)中斷請(qǐng)求。在響應(yīng)中斷時(shí)，CPU會(huì)完成以下操作：-關(guān)中斷：防止在處理當(dāng)前中斷時(shí)被其他中斷干擾。-保存斷點(diǎn)：將當(dāng)前程序的斷點(diǎn)（即下一條要執(zhí)行的指令地址）保存到棧或特定的寄存器中。-識(shí)別中斷源：確定是哪個(gè)中斷源發(fā)出的請(qǐng)求。（3）中斷服務(wù)CPU執(zhí)行相應(yīng)的中斷處理程序，完成對(duì)中斷事件的處理。在中斷服務(wù)程序中，可能會(huì)進(jìn)行數(shù)據(jù)傳輸、錯(cuò)誤處理等操作。（4）中斷返回中斷服務(wù)程序執(zhí)行完畢后，CPU會(huì)恢復(fù)斷點(diǎn)和現(xiàn)場(chǎng)（將之前保存的寄存器值等恢復(fù)），并開中斷，繼續(xù)執(zhí)行被中斷的程序。五、計(jì)算題40.已知X=-0.1011，Y=0.1101，用補(bǔ)碼一位乘法（Booth算法）計(jì)算X×Y。（1）首先求[X]補(bǔ)和[Y]補(bǔ)[X]補(bǔ)=1.0101，[Y]補(bǔ)=0.1101，附加位Y??=0（2）初始化部分積P?=0.0000（3）進(jìn)行Booth算法計(jì)算-第一次：Y?Y??=10，P?=P?+[-X]補(bǔ)=0.0000+0.1011=0.1011，然后右移一位得P?=0.01011-第二次：Y?Y?=01，P?=P?+[X]補(bǔ)=0.01011+1.0101=1.10101，然后右移一位得P?=1.110101-第三次：Y?Y?=10，P?=P?+[-X]補(bǔ)=1.110101+0.1011=0.100001，然后右移一位得P?=0.0100001-第四次：Y?Y?=11，P?=P?右移一位得P?=0.00100001（4）結(jié)果[X×Y]補(bǔ)=1.00100001，X×Y=-0.1101111141.某計(jì)算機(jī)的主存容量為1MB，按字節(jié)編址，Cache容量為16KB，每塊8個(gè)字，每個(gè)字32位。若Cache采用直接映射方式，試求：（1）主存地址格式及各字段的位數(shù)主存容量為1MB=22?B，Cache容量為16KB=21?B，每塊8個(gè)字，每個(gè)字32位=4B，所以每塊大小為8×4B=32B=2?B。主存地址共20位，其中塊內(nèi)地址5位（因?yàn)槊繅K32B），Cache共有16KB/32B=2?塊，所以Cache塊號(hào)9位，主存標(biāo)記20-5-9=6位。主存地址格式：主存標(biāo)記（6位）、Cache塊號(hào)（9位）、塊內(nèi)地址（5位）（2）Cache地址格式及各字段的位數(shù)Cache地址共14位，其中塊內(nèi)地址5位，Cache塊號(hào)9位。Cache地址格式：Cache塊號(hào)（9位）、塊內(nèi)地址（5位）（3）主存第256塊映射到Cache的哪一塊主存塊號(hào)對(duì)Cache塊數(shù)取模，256%2?=256%512=256，所以主存第256塊映射到Cache的第256塊。42.已知某計(jì)算機(jī)的指令系統(tǒng)采用定長(zhǎng)指令字格式，指令字長(zhǎng)16位，操作碼4位，地址碼12位。若采用單地址指令和雙地址指令兩種格式，問最多可以有多少條單地址指令和雙地址指令？（1）雙地址指令操作碼4位，對(duì)于雙地址指令，操作碼可以有2?=16種編碼。假設(shè)用其中一部分編碼表示雙地址指令，設(shè)雙地址指令有n條，則n最大為2?-m（m為單地址指令操作碼擴(kuò)展所占用的編碼數(shù)）。當(dāng)不考