功率集成電路基礎(chǔ)第1章

概述第2章

功率集成器件第3章

功率集成電路工藝第4章

功率器件驅(qū)動電路第5章

電源管理技術(shù)第6章

智能功率模塊第7章

功率集成電路的可靠性全套可編輯PPT課件

3.1典型BCD工藝BCD工藝簡介

BCD工藝中的核心器件

BCD工藝中的隔離、互連等

關(guān)鍵技術(shù)

BCD工藝流程3.2其他特殊工藝SOIBCD工藝集成LIGBT器件的BCD工藝模塊3：功率集成電路工藝模塊5：電源管理技術(shù)5.1電源及控制電路概述隔離式開關(guān)變換技術(shù)非隔離式開關(guān)變換技術(shù)5.2線性穩(wěn)壓電源基本原理關(guān)鍵參數(shù)典型模塊設(shè)計仿真驗證實例5.3DC/DC開關(guān)電源基本原理關(guān)鍵參數(shù)典型模塊設(shè)計仿真驗證實5.4電荷泵電源基本原理關(guān)鍵參數(shù)典型模塊設(shè)計仿真驗證實例模塊6：智能功率模塊（IPM）6.1IPM概述常規(guī)功率模塊結(jié)構(gòu)IPM特點和結(jié)構(gòu)6.2IPM工藝6.3IPM測量與保護功能測量功能保護功能6.4IPM發(fā)展新技術(shù)芯片技術(shù)封裝技術(shù)保護技術(shù)模塊7：功率集成電路可靠性7.1可靠性概念可靠性定義與內(nèi)容可靠性的定量表征功率器件的可靠性問題7.2安全工作區(qū)安全工作區(qū)簡介安全工作區(qū)的構(gòu)成7.3熱載流子效應(yīng)熱載流子效應(yīng)對器件的影響熱載流子效應(yīng)引起的失效現(xiàn)象LDMOS的熱載流子效應(yīng)7.4.寄生效應(yīng)雙極工藝的有源寄生效應(yīng)MOS工藝的有源寄生效應(yīng)7.5.靜電放電（ESD）ESD簡介ESD模型分類ESD失效種類基本ESD保護器件功率器件的ESD保護模塊2：功率集成器件1.1功率集成電路基本概念功率集成電路的基本概念功率集成電路的分類功率集成電路的特點1.2功率集成電路的發(fā)展歷程1.3功率集成電路的挑戰(zhàn)和機遇模塊1：功率集成電路概述模塊4：功率器件驅(qū)動電路4.1柵極驅(qū)動概述4.2柵控功率器件及開關(guān)特性結(jié)構(gòu)及工作原理開關(guān)特性重要參數(shù)4.3柵極驅(qū)動電路簡介柵極驅(qū)動電路分類電源門控柵極驅(qū)動電路原理4.4柵極驅(qū)動電路構(gòu)成輸入接口電路死區(qū)時間電路延時電路電平移位電路自舉電路輸出驅(qū)動電路芯片內(nèi)部保護電路

仿真實例4.5柵極驅(qū)動關(guān)鍵技術(shù)抗di/dt技術(shù)抗dv/dt技術(shù)短路和過載保護技術(shù)2.1功率集成器件概述傳統(tǒng)MOSFET傳統(tǒng)LDMOS高壓CMOS

2.2電場調(diào)制技術(shù)降低表面電場技術(shù)降低體內(nèi)電場技術(shù)2.3硅基RESURFLDMOSRESURFLDMOS超結(jié)LDMOS2.4硅基LIGBT傳統(tǒng)LIGBTRESURFLIGBT溝槽柵LIGBT

2.5SOI基功率集成器件SOI二極管SOILDMOSSOILIGBT2.6功率集成器件的性能評價第一章概述功率集成電路基礎(chǔ)本章內(nèi)容功率集成電路的概念1.1功率集成電路的發(fā)展歷程1.21.3功率集成電路的挑戰(zhàn)和機遇1.1功率集成電路的概念

典型的功率集成電路框圖功率集成電路的基本概念功率集成電路的應(yīng)用領(lǐng)域消費電子智能手機平板電腦汽車電子發(fā)動機控制步進電機驅(qū)動防鎖死剎車驅(qū)動工業(yè)控制電機驅(qū)動自動化生產(chǎn)線功率半導(dǎo)體器件驅(qū)動電路保護電路微電子高電壓功率變換電能傳輸功率驅(qū)動電源管理電力電子大電流1.1功率集成電路的概念功率集成電路的分類集成形式單芯片集成多芯片集成功能轉(zhuǎn)換類控制類保護類智能類電壓等級低壓中壓

高壓制造工藝雙極型MOS型IGBTBCD其他應(yīng)用領(lǐng)域工業(yè)控制汽車電子消費電子國防軍工功率集成電路目前尚無標(biāo)準(zhǔn)的分類方法，可以簡單從集成形式、功能、電壓等級、制造工藝、應(yīng)用領(lǐng)域的不同角度進行分類。1.1功率集成電路的概念按集成形式分類功率集成電路的分類單芯片集成多芯片集成將高壓功率器件與驅(qū)動電路、保護電路或其他輔助電路等集成在同一芯片上形成的功率集成電路。將功率半導(dǎo)體器件與驅(qū)動電路、保護電路或其他輔助電路根據(jù)實際情況制作成多個芯片，最后封裝在一起形成的功率集成電路。1.1功率集成電路的概念按功能分類功率集成電路的分類轉(zhuǎn)換類功率集成電路用于實現(xiàn)電能從一種形式轉(zhuǎn)換為另一種形式交流直流高壓低壓控制類功率集成電路用于對電路中的功率進行精確控制，控制電能的分配和使用電壓電流功率保護類功率集成電路用于在電路中出現(xiàn)等異常情況時，迅速響應(yīng)并采取相應(yīng)的保護措施過流過壓過熱短路智能功率集成電路多個功能集成在同一芯片，具有高集成度、高性能和高可靠性的特點保護電路驅(qū)動電路信息處理檢測電路1.1功率集成電路的概念按電壓等級分類低壓功率集成電路：通常指工作電壓為幾伏特到幾十伏特的功率集成電路。中壓功率集成電路：指工作電壓介于數(shù)十伏特和數(shù)百伏特之間的中等電壓功率集成電路。高壓功率集成電路（HVIC）：通常指工作電壓為數(shù)百伏特，甚至可達數(shù)千伏特的功率集成電路。按制造工藝分類功率集成電路的分類雙極型功率集成電路采用雙極型晶體管（BJT）作為功率器件的集成電路MOS型功率集成電路使用MOS場效應(yīng)晶體管作為功率器件的集成電路IGBT功率集成電路集成了絕緣柵雙極型晶體管及其驅(qū)動電路的集成電路BCD功率集成電路：是一種將BJT器件、CMOS器件和雙擴散金屬氧化物半導(dǎo)體（DMOS）器件集成在同一芯片上的功率集成電路。其他混合型功率集成電路：將上述兩種及以上功率器件及驅(qū)動電路集成在一起的功率集成電路。1.1功率集成電路的概念按應(yīng)用領(lǐng)域分類功率集成電路的分類工業(yè)控制汽車電子消費電子國防軍工電機驅(qū)動器、電源管理系統(tǒng)等高電壓大電流熱穩(wěn)定性可靠性發(fā)動機控制、車身控制、安全系統(tǒng)等高穩(wěn)定性高可靠性用于處理高功率信號和進行電能轉(zhuǎn)換，如手機充電器、筆記本電腦的電源適配器等穩(wěn)定小體積

各種軍用設(shè)備中的電源轉(zhuǎn)換和管理電路等高度的穩(wěn)定性可靠性適應(yīng)惡劣環(huán)境1.1功率集成電路的概念功率集成電路的特點高功率密度在更小的體積中提供更大的功率輸出高集成度多個電路模塊集成在一個芯片中，減小電路面積、簡化系統(tǒng)設(shè)計應(yīng)用范圍廣在電源系統(tǒng)、電動工具、醫(yī)療設(shè)備、工業(yè)自動化、電動車輛等領(lǐng)域有著廣泛的應(yīng)用多功能性通過合理的設(shè)計和配置，能夠滿足不同應(yīng)用的需求，提供靈活、可定制的解決方案高效率優(yōu)化功率器件和控制電路之間的匹配，最大限度地減小功率損耗，提高能源利用效率高兼容性實現(xiàn)高壓與低壓、普通器件與功率器件、數(shù)模電路與功率電路的兼容1.2功率集成電路的發(fā)展歷程發(fā)展歷程20世紀(jì)70年代末基于雙極型功率器件的PIC起始階段20世紀(jì)80年代末基于全控型功率器件的PIC發(fā)展階段20世紀(jì)90年代末PIC快速發(fā)展階段雙極型晶體管、GTO首次實現(xiàn)了功率器件、驅(qū)動與保護電路的單片集成。電流驅(qū)動對外圍電路的需求復(fù)雜MOS、IGBT

電壓驅(qū)動器件輸入阻抗高、驅(qū)動功耗低推動了功率集成電路的發(fā)展。落后的系統(tǒng)設(shè)計和較高工藝成本設(shè)計與工藝日趨成熟，功率集成電路的性價比顯著提升，得以實現(xiàn)大規(guī)模商用1.2功率集成電路的發(fā)展歷程發(fā)展歷程BCD工藝集成技術(shù)BJT+CMOS+DMOS溝槽隔離技術(shù)功率器件集成技術(shù)集成度更高、設(shè)計更簡單取代了PN結(jié)隔離，隔離效果更好有效抑制了大電流下的閂鎖效應(yīng)將功率器件與功率電路集成在一起，大幅提升了功率密度，可以集成更多的功能應(yīng)用于更多的領(lǐng)域關(guān)鍵技術(shù)的突破寬禁帶半導(dǎo)體材料與功率器件技術(shù)以GaN和SiC為代表的第三代半導(dǎo)體憑借其優(yōu)異的材料特性顯著提升了電路的效率、開關(guān)頻率和功率密度該技術(shù)不斷推動功率系統(tǒng)向更高效、更緊湊的方向演進1.3功率集成電路的挑戰(zhàn)和機遇功率集成電路在技術(shù)和應(yīng)用上取得了顯著進展，應(yīng)用需求不斷增加，這也為功率集成電路帶來了挑戰(zhàn)和機遇。目前，功率集成電路主要面臨的挑戰(zhàn)和機遇有以下幾個方面。新型材料與器件技術(shù)在智能化與設(shè)備小型化的驅(qū)動下，提升功率密度與效率是功率集成電路的核心挑戰(zhàn)。以SiC、GaN為代表的寬禁帶半導(dǎo)體材料因其優(yōu)異性能，與超結(jié)、溝槽柵等新型結(jié)構(gòu)共同推動著器件性能的提升。未來發(fā)展趨勢在于實現(xiàn)器件與驅(qū)動、控制電路的單片集成，其中GaN基集成電路將發(fā)揮高頻優(yōu)勢，而SiC基集成電路則聚焦高壓高溫應(yīng)用，共同推動功率系統(tǒng)向更高效、更緊湊的方向發(fā)展。1.3功率集成電路的挑戰(zhàn)和機遇片上功率電子系統(tǒng)正如集成電路演進為片上系統(tǒng)（SoC），功率集成電路的未來方向是片上功率電子系統(tǒng)（PSoC）。該系統(tǒng)通過集成多種元器件與連接線路形成完整功率電子系統(tǒng)，具有高度集成、低功耗和小尺寸等特性，借助軟硬件協(xié)同實現(xiàn)高性能、低成本與高可靠性。目前相關(guān)研究尚處初級階段，其核心挑戰(zhàn)在于實現(xiàn)存儲器、CMOS、DMOS及傳感器等異構(gòu)元器件的兼容性共存。新型封裝集成技術(shù)功率集成電路面臨高功率密度帶來的嚴(yán)重散熱挑戰(zhàn)，熱管理成為影響其性能與可靠性的關(guān)鍵。近年來，先進封裝技術(shù)提供了有效解決方案：倒裝芯片結(jié)構(gòu)可縮短互連、降低熱阻，提升散熱效率；三維集成技術(shù)則通過垂直堆疊與硅通孔互連，在實現(xiàn)高集成度的同時，支持不同工藝的異質(zhì)融合，為兼顧功率密度、便攜性與散熱能力開辟了新路徑。PSoC傳感器DMOS存儲器CMOS1.3功率集成電路的挑戰(zhàn)和機遇新興應(yīng)用領(lǐng)域的拓展功率集成電路已廣泛應(yīng)用于消費電子、汽車電子及工業(yè)控制等領(lǐng)域。隨著新能源汽車、智能電網(wǎng)、物聯(lián)網(wǎng)和人工智能的快速發(fā)展，其在車載充電器、電池管理系統(tǒng)、充電樁、數(shù)據(jù)中心電源等設(shè)備中的需求持續(xù)增長，未來將在上述關(guān)鍵領(lǐng)域?qū)崿F(xiàn)更廣泛的應(yīng)用與深度發(fā)展?？煽啃耘c穩(wěn)定性功率集成電路常工作于高溫、高壓、大電流等惡劣環(huán)境，對可靠性與穩(wěn)定性要求極高。其設(shè)計面臨的核心挑戰(zhàn)是確保設(shè)備在極端條件下的正常運行。通過優(yōu)化散熱設(shè)計、抑制電磁干擾以及進行充分可靠性測試等措施，是提升其可靠性的關(guān)鍵路徑。冗余設(shè)計可靠性EMC散熱設(shè)計可靠性測試功率循環(huán)保護電路163習(xí)題1．功率集成電路與普通集成電路的主要區(qū)別是什么？2．功率集成電路的應(yīng)用領(lǐng)域有哪些？3．功率集成電路的未來發(fā)展趨勢是什么？挑戰(zhàn)性拓展1．請闡述功率集成電路技術(shù)在國際上的最新發(fā)展現(xiàn)狀和國內(nèi)的發(fā)展現(xiàn)狀。2．試給出一個功率集成電路系統(tǒng)的典型構(gòu)成。第二章功率集成器件功率集成電路基礎(chǔ)2026/2/318本章內(nèi)容功率集成器件概述2.1功率MOS集成器件2.22.3電場調(diào)制LDMOS器件橫向IGBT器件2.4SOI基功率集成器件2.52026/2/3192.1功率集成器件概述RESURFLDMOSSJLDMOS按縱向結(jié)構(gòu)類型分

高頻LDMOS高壓LDMOS

低壓LDMOS按用途與功能分一.定義與分類

按漏極結(jié)構(gòu)不同分LDDMOS

DDDMOS

按襯底材料結(jié)構(gòu)不同平面柵LDMOS溝槽柵LDMOS按柵極結(jié)構(gòu)類型分LDMOS

LIGBT硅基橫向器件

SOI基橫向器件SOILDMOS

SOILIGBT2026/2/320功率集成器件是指基本特性由半導(dǎo)體內(nèi)的載流子流動決定，主要用于功率轉(zhuǎn)換與調(diào)節(jié)，并可以與集成電路集成在同一個襯底上的半導(dǎo)體器件。2026/2/32.1功率集成器件概述（1）功率集成器件需要協(xié)調(diào)擊穿電壓與導(dǎo)通電阻之間、開通和關(guān)斷速度之間的兩對矛盾，以降低器件的功耗。此外，還需要考慮芯片尺寸、寄生效應(yīng)及隔離等問題——為了實現(xiàn)大功率和低損耗，發(fā)展了許多新結(jié)構(gòu)，提出了電場調(diào)制技術(shù)，如降低表面電場（ReducedSurfaceField，RESURF）技術(shù)、降低體內(nèi)電場（ReducedBulkField，REBULF）以及超結(jié)技術(shù)（Super

Junction）等。最后發(fā)展了各種LIGBT結(jié)構(gòu)，使器件性能和可靠性不斷提升。（2）實現(xiàn)良好的隔離，發(fā)展了SOI橫向功率器件，并提出了襯底增強技術(shù)，解決SOI器件存在的自熱效應(yīng)、擊穿電壓低、背柵效應(yīng)及襯底輔助效應(yīng)等問題，相繼開發(fā)了埋氧層開槽、階梯埋氧層、低k介質(zhì)與變k介質(zhì)層以及復(fù)合埋層，薄硅外延層、階梯外延層，以及超結(jié)SOI等結(jié)構(gòu)，使器件中的橫向電場和縱向電場不斷耦合，達到提高器件擊穿電壓的目的。二.關(guān)鍵問題212026/2/32.1功率集成器件概述（1）如何提高耐壓、電流容量及開關(guān)速度提高器件的耐壓，可以從體內(nèi)、表面終端等方面來考慮，采用各種SOI襯底改進結(jié)構(gòu)及橫縱、橫向電場調(diào)制技術(shù)；提高器件的電流容量，需降低導(dǎo)通電阻或壓降，采用RESULF、超結(jié)技術(shù)提高漂移區(qū)濃度，或采LIGBT結(jié)構(gòu)引入電導(dǎo)調(diào)制效應(yīng)；提高器件的開關(guān)速度，可以從減小柵電容和少子壽命來考慮，采用溝槽柵極結(jié)構(gòu)，或者采用低能量、高劑量的He++輻照來局部控制的少子壽命。（2）如何增大器件的安全工作區(qū)（SOA），以提高其可靠性應(yīng)防止表面擊穿、寄生npn晶體管觸發(fā)及LIGBT閂鎖。（3）如何改善柵極控制能力，并降低其工藝難度等問題需加強集成驅(qū)動芯片及其保護，降低工藝難度，實現(xiàn)高、低壓工藝兼容。三.技術(shù)趨勢222.2功率MOS集成器件

一、LDMOS與VDMOS元胞的區(qū)別特點：1).電流縱向流動,芯片利用率高;2).耐壓相同下的導(dǎo)通電阻??；3).單位面積的電流容量大；4).需要較厚的高阻外延層。LDMOS結(jié)構(gòu)VDMOS結(jié)構(gòu)特點:1).電流橫向流動→易于集成；2).相同的耐壓下導(dǎo)通電阻大；3).單位面積的電流容量??；4).不需要較厚的高阻外延層。L溝道漂移區(qū)L2026/2/3232.2功率MOS集成器件二、LDMOS制作工藝2026/2/324n-pn+n+n+GGSDDn+LDMOS元胞L溝道漂移區(qū)PIC中的LDMOS結(jié)構(gòu)2.2功率MOS集成器件三、LDMOS的工作原理2026/2/325MOSFET導(dǎo)通必須同時滿足兩個條件：(UGS>UT)(UDS>0V)(1)源極和漏極相連(溝道)(2)漏極比源極的電位高2.特點：部分漂移區(qū)表面會積累電子形成積累區(qū)，漂移區(qū)很短，RD很小，故導(dǎo)通電阻較低。

擊穿電壓主要受結(jié)彎曲處電場限制，也很低。漂移區(qū)溝道積累區(qū)Ron=Rch+RA+RD+RSn++RDn+2.2功率MOS集成器件四、LDMOS的等效電路2026/2/326增強型短溝道MOS耗盡型長溝道MOSG場板長度Lf有限UG相同，電流相同，兩個MOS串聯(lián)→E/D模型由于場板長度有限→耗盡MOSFET+Rd對Ron貢獻很小，可忽略2.2功率MOS集成器件五、LDMOS的特性2026/2/3271.漂移區(qū)長度Ld↑→RD↑→Ron↑2.外延層厚度depi↑→Ron↓3.場板長度LF↑→RA↓→Ron↓Ron～RDRon～RDRon～RA2.2功率MOS集成器件六、LDMOS與VDMOS元胞的特性比較2026/2/328LDMOS導(dǎo)通時部分漂移區(qū)表面會積累電子，形成積累區(qū)，其導(dǎo)通電阻Ron主要由Rch、RA及RD組成。低壓LDMOS的漂移區(qū)電阻RD可忽略。故相同耐壓下LDMOS的Ron,sp一般大約是VDMOS的6倍。對高壓LDMOS，由于漂移區(qū)較長，當(dāng)溝道夾斷后，UDS大部分降落在漂移區(qū)上，基本上沒有溝道長度調(diào)變效應(yīng)。故在UDS增大時，輸出電阻不會降低，溝道區(qū)也不會穿通。所以，LDMOS的擊穿電壓UBR不受溝道長度L和摻雜水平NA的限制，可以獨立設(shè)計。LDMOS的閾值電壓UT取決于溝道摻雜濃度峰值NAmax和襯底濃度Nsub，故只要控制溝道區(qū)的NAmax，就能獲得增強型（UT>0）器件或耗盡型（UT<0）器件。

2.2功率MOS集成器件七、其他集成結(jié)構(gòu)2026/2/329特點：與標(biāo)準(zhǔn)CMOS較為相似，n+源、漏區(qū)分別在n-阱中→漏區(qū)由近似突變結(jié)變?yōu)樯顢U散結(jié),雜質(zhì)濃度梯度較小→提高耐壓。溝道長度可以適當(dāng)放寬→提高橫向穿通電壓。LDDMOS的擊穿電壓為深擴散結(jié)的擊穿電壓→增加結(jié)深、減小濃度梯度可有效提高擊穿電壓。溝道溝道利用雙擴散技術(shù)在高摻雜源、漏區(qū)下方形成濃度較低，較深的擴散結(jié)1.LDDMOS結(jié)構(gòu)(LightlyDopedDrain)漂移區(qū)2.2功率MOS集成器件2026/2/3302.DDDMOS結(jié)構(gòu)n溝MOS管通常采用DDD結(jié)構(gòu)，可將漂移區(qū)做得很精確。但要做寬很難，因為磷離子推進過深，會影響閾值電壓。LDD結(jié)構(gòu)一般用于實現(xiàn)寬漂移區(qū)的MOS管，而DDD則用來制造較窄漂移區(qū)的MOS管。(DoubleDiffusedDrain)借助于兩種雜質(zhì)離子的擴散系數(shù)差異多晶硅與重摻雜源、漏區(qū)的自對準(zhǔn)同種雜質(zhì)磷擴散形成2.2功率MOS集成器件2026/2/3313.平面柵VDMOS結(jié)構(gòu)2.2功率MOS集成器件2026/2/3324.溝槽柵VDMOS結(jié)構(gòu)特點：擊穿電壓為250V，具有超低導(dǎo)通電阻。通過外延層引出漏極特點：高密度、低導(dǎo)通電阻和高耐壓。通過金屬(鎢W)柱引出漏極2.3電場調(diào)制LDMOS器件2026/2/333RESURF（REduced

SURfaceField,降低表面電場）技術(shù)：在p襯底上外延一薄層輕摻雜n-區(qū)，使其表面電場在達到臨界擊穿電場前全部耗盡，由此耗盡層來承擔(dān)大部分的外加電壓，消弱表面最高電場峰值，使器件的擊穿點從表面轉(zhuǎn)移到體內(nèi),從而達到提高器件擊穿電壓的目的。在薄外延層上形成橫向的p+n結(jié)15m一.RESURF技術(shù)分析單元2.3電場調(diào)制LDMOS器件2026/2/334RESURF二極管的電場分布V=370Vn-區(qū)未耗盡前，表面電場已達到臨界電場，體內(nèi)電場較低，擊穿在表面V=1150Vn-區(qū)已全部耗盡，表面電場低于體內(nèi)電場，體內(nèi)電場達到臨界電場，擊穿在體內(nèi)V=370Vn-區(qū)未耗盡，表面電場未達到臨界電場，器件未擊穿二.RESURF原理外延層減薄，器件的擊穿點從表面轉(zhuǎn)移到體內(nèi)2.3電場調(diào)制LDMOS器件2026/2/335措施：控制外延層的電荷，外延層減薄、濃度提高→Ron↓峰值電場15m在薄外延層上形成的橫向p+n結(jié)RESURF技術(shù)條件:

通過嚴(yán)格工藝條件來實現(xiàn)外延層電荷的控制。2.3電場調(diào)制LDMOS器件2026/2/336(b)

當(dāng)外延層較薄時,體內(nèi)擊穿(a)當(dāng)外延層較厚時,表面擊穿采用RESURF結(jié)構(gòu)，通過器件內(nèi)部縱、橫向電場相互作用，將擊穿點由表面pwell/n-drift結(jié)彎曲處移至體內(nèi)p-sub/n-drift結(jié)面處，從而降低了LDMOS的表面電場，提高其擊穿電壓。

RESURFLDMOS耐壓原理未耗盡全耗盡2.3電場調(diào)制LDMOS器件2026/2/337RESURFLDMOS的擊穿電壓和導(dǎo)通電阻之間的關(guān)系

VBD由n-drift區(qū)平均濃度Ndrif、厚度d及襯底濃度Nsub決定。NdrifNsub2.3電場調(diào)制LDMOS器件2026/2/338SingleRESURFLDMOS結(jié)構(gòu)DoubleRESURFLDMOS結(jié)構(gòu)特點：表面增加一個P-top區(qū)，可提高N-漂移區(qū)濃度,同時獲得高UBR和低Ron。橫向結(jié)構(gòu)參數(shù)決定器件導(dǎo)通電阻特點：N-漂移區(qū)濃度較低，可提高器件擊穿電壓，但同時會增加Ron。P-top使N-漂移區(qū)更容易耗盡縱向結(jié)構(gòu)提供維持高耐壓的空間電荷區(qū)二.DoubleRESURFLDMOS結(jié)構(gòu)2.3電場調(diào)制LDMOS器件2026/2/339兩種RESURFLDMOS結(jié)構(gòu)理想的縱向電場分布UDS>0在耐壓相同情況下,DoubleRESURF的N-drift區(qū)濃度提高導(dǎo)致Ron減小。UDS>0耐壓為陰影部分面積2026/2/3402.3電場調(diào)制LDMOS器件

3D-RESURFLDMOS結(jié)構(gòu)剖面

當(dāng)超結(jié)的n區(qū)和p區(qū)間達到電荷平衡，利用其電荷補償后的高阻區(qū)承擔(dān)高耐壓。并且，由于n柱區(qū)的摻雜濃度較高，Ron比2D-RESURFLDMOS的更小。三.SJLDMOS結(jié)構(gòu)用超結(jié)(交替排列的n區(qū)和p區(qū))替代n-漂移區(qū)1.平面柵超結(jié)LDMOS結(jié)構(gòu)2.3電場調(diào)制LDMOS器件2026/2/341溝槽柵SJLDMOS結(jié)構(gòu)lx沿x方向的橫向超結(jié)沿z方向的縱向超結(jié)doubleRESURFLDMOS結(jié)構(gòu)2.溝槽柵超結(jié)LDMOS結(jié)構(gòu)2026/2/3422.3電場調(diào)制LDMOS器件采用RESURF技術(shù)設(shè)計的N溝LDMOS器件，其電場主要集中在漏端，而源端電場較弱，由此導(dǎo)致器件的外延層中的電場分布不是很均勻。四.REBULF技術(shù)——降低體內(nèi)電場技術(shù)為了解決這一問題，提出了降低體內(nèi)電場（ReducedBULkField，REBULF）的概念。橫向電場分布N+埋(浮空)層2026/2/3432.3電場調(diào)制LDMOS器件REBULF技術(shù)適用于體硅基和SOI基LDMOS器件及SJLDMOS的設(shè)計REBULF技術(shù)：在襯底中引入高摻雜濃度的N+埋(浮空)層，使漂移區(qū)的電場重新分配得更均勻，以提高器件的耐壓。同時由于高摻雜n+埋層與p襯底之間形成了二極管，可顯著增強了襯底的耐壓，從而提高整個器件的耐壓。REBULF原理示意圖2026/2/3442.3電場調(diào)制LDMOS器件a)具有n+埋層的超結(jié)LDMOS結(jié)構(gòu)

b)具有部分n埋層的超結(jié)LDMOS結(jié)構(gòu)具有不同襯底的平面柵超結(jié)LDMOS結(jié)構(gòu)比較采用REBULF技術(shù)與超結(jié)（SJ）技術(shù)相結(jié)合，通過調(diào)制體內(nèi)電場，提高整個器件的耐壓。2026/2/3452.4橫向IGBT器件

LDMOS結(jié)構(gòu)LIGBT結(jié)構(gòu)LIGBT的結(jié)構(gòu)特點：集電區(qū)與發(fā)射區(qū)在同一表面，電流橫向流動。為了提高耐壓，在p+集電區(qū)與n-漂移區(qū)之間也可加上緩沖層

PT結(jié)構(gòu)。將n+漏區(qū)變成p+集電區(qū)D、S電極更名為C、E一.LIGBT結(jié)構(gòu)2026/2/3462.4橫向IGBT器件溝道漂移區(qū)會發(fā)生電導(dǎo)調(diào)制效應(yīng)二.LIGBT工作原理LIGBT的工作原理與縱向IGBT完全相同。導(dǎo)通期間也存在載流子的電導(dǎo)調(diào)制效應(yīng)，飽和電壓較低。為什么？NPT結(jié)構(gòu):無緩沖層，正向耐壓高，反向耐壓低；IC=Ip+InUCEUGEPT結(jié)構(gòu):有緩沖層，正向耐壓提高。2026/2/3472.4橫向IGBT器件RB三.LIGBT等效電路由一個柵極MOS管、一個發(fā)射極縱向npn晶體管(βnV)、一個集電極縱向pnp晶體管(βpV)和一個溝道橫向pnp晶體管(βpL=0)組成。當(dāng)

pL+

nV≥1或βpL·βnV≥1時,LIGBT會發(fā)生閂鎖效應(yīng)。簡化2026/2/3482.4橫向IGBT器件集電極：增加緩沖層降低Vpnp管的電流增益；用p/p+區(qū)替代p-區(qū)，可降低Vpnp管的Rc，分流更多的Ic；集電區(qū)采用短路點結(jié)構(gòu)。1.降低集電極側(cè)橫向pnp管和發(fā)射極側(cè)縱向npn管的電流增益發(fā)射側(cè)：增加p+深阱區(qū)，使得p基區(qū)濃度增加，可減小RB；增加埋層，使p基區(qū)厚度增加，可減小RB；n+發(fā)射區(qū)表面設(shè)置短路點。2.采用n+阱區(qū)，阻止空穴流向p基區(qū)——旁路結(jié)構(gòu)四.抑制LIGBT閂鎖效應(yīng)的措施2026/2/3492.4橫向IGBT器件用p/p+區(qū)替代p-區(qū)，可降低PV管的Rc，分掉更多的Icp+深阱區(qū)可減小此處濃度，從而減小RB增加p區(qū)厚度可減小RB集電區(qū)設(shè)置短路點抗閂鎖的平面柵LIGBT結(jié)構(gòu)增加緩沖層降低PV管

2026/2/3502.4橫向IGBT器件設(shè)有表面短路點p+深擴散區(qū)，減小此處濃度可減小RB該結(jié)構(gòu)包括p+輔助發(fā)射區(qū)、n+阱區(qū)及p+埋層;溝道區(qū)和AE之間的電位很低,n+阱區(qū)不會降低阻斷電壓;在導(dǎo)通期間，n+阱區(qū)抑制空穴電流進入p基區(qū)；p+阱區(qū)可降低p基區(qū)電阻及npn電流增益，抑制閂鎖。旁路結(jié)構(gòu)在423K(150℃)下閂鎖電流密度可達160A/cm2；常規(guī)LIGBT閂鎖電流密度約為40A/cm2。2026/2/3512.4橫向IGBT器件1.溝槽柵LIGBT（LTGBT）的結(jié)構(gòu)普通平面柵LIGBT結(jié)構(gòu)溝槽柵LIGBT結(jié)構(gòu)溝道與發(fā)射極的位置互換，MOS溝槽柵形成了垂直溝道，并通過p+發(fā)射區(qū)將p阱區(qū)與n+發(fā)射區(qū)相連;由于溝道與集電區(qū)之間存在p阱區(qū)，減小了空穴在n+發(fā)射區(qū)下方流動，因此抑制了閂鎖效應(yīng)。

Lnelolpe五.LIGBT其他結(jié)構(gòu)2026/2/3522.4橫向IGBT器件2.逆阻型LIGBT結(jié)構(gòu)兩個p+分流區(qū)，位于雙擴散p基區(qū)和n+發(fā)射區(qū)兩側(cè)。由同一個柵極信號來控制nMOSFET和pMOSFET；在低的電流密度下，按IGBT模式工作；在高電流密度下，按晶閘管的模式工作。

開通

關(guān)斷晶閘管IGBT（-）（+）（+）（-）正、反向電壓下的耗盡層展寬采用此結(jié)構(gòu)制成的IGBT器件正、反向阻斷電壓為600V，在100A/cm2的電流密度下，通態(tài)壓降為6.5V。2.4橫向IGBT器件2026/2/353RESURFLIGBT的結(jié)構(gòu)特點：外延層變薄，滿足RESURF電荷限制條件，很容易耗盡。在p+集電區(qū)與n-漂移區(qū)之間也可加上緩沖層

PT結(jié)構(gòu)。普通LIGBT結(jié)構(gòu)1.SingleRESURFLIGBT結(jié)構(gòu)RESURFLIGBT結(jié)構(gòu)Ndrifd較厚六.RESURFLIGBT結(jié)構(gòu)2.4橫向IGBT器件2026/2/3542.DoubleRESURFLIGBT結(jié)構(gòu)Double

RESURFLIGBT的結(jié)構(gòu)特點：Ptop區(qū)與n漂移區(qū)、襯底之間要滿足RESURF電荷限制條件。Ptop區(qū)只為降低表面電場，對導(dǎo)通電阻沒有影響。n緩沖層可以抑制閂鎖，并改善反偏安全工作區(qū)

。無緩沖層結(jié)構(gòu)有緩沖層結(jié)構(gòu)Ndrifd2.4橫向IGBT器件2026/2/3551.LBiMOS復(fù)合結(jié)構(gòu)及其等效電路LBiMOS復(fù)合器件結(jié)構(gòu)等效電路/D/S七.LBi-MOS復(fù)合器件結(jié)構(gòu)等效于橫向npn管與LDMOS管并聯(lián)，共用D/C與S/E區(qū)。橫向npn管:由n+發(fā)射區(qū)、p基區(qū)、n-集電區(qū)及n+歐姆接觸區(qū)構(gòu)成，其基區(qū)同時也是MOS管的p體區(qū)，n+發(fā)射區(qū)同時也是MOS管的源區(qū)、n-集電區(qū)也是MOS管的漂移區(qū)。寄生npn管會降低器件的電流增益關(guān)斷時由p基區(qū)和n+漏區(qū)同時抽出其中載流子G2.4橫向IGBT器件2026/2/356RESURFLBiMOS復(fù)合結(jié)構(gòu)等效電路2.RESURFLBiMOS復(fù)合結(jié)構(gòu)及其等效電路縱向npn管:由n+發(fā)射區(qū)、p阱與n+埋層構(gòu)成，其基區(qū)通過表面p+區(qū)的金屬接觸與MOS的n+源極相聯(lián)通。JFETnpnMOSB/S/D外延層用作RESURF2026/2/357在PIC中，要求橫向高壓器件與低壓數(shù)字或模擬電路集成在同一芯片上，因此，在制造工藝上必須能兼容；要求高壓器件占用的面積盡可能小。1.PIC對所用器件的基本要求2.表征功率器件綜合性能的指標(biāo)為了反映器件的綜合特性(擊穿電壓UBR、電流密度JF、關(guān)斷時間toff)，可定義一個優(yōu)值(FigureofMerit,FM)：(雙極、單極器件)功率器件的性能評價（MOS單極型器件）此時優(yōu)值FOM越小越好。此時優(yōu)值FOM越大越好。(單極型器件)2026/2/358橫向功率器件結(jié)構(gòu)與特性比較漂移區(qū)存在電阻有電導(dǎo)調(diào)制效應(yīng)相當(dāng)于pin二極管MOS控制npn管的開通。VG=20VIB=20mA會提高ILDiodeLBiMOS的優(yōu)值最高2.5SOI基功率集成器件2026/2/359一.SOI襯底材料1.SOI材料的特點

SOI是理想的介質(zhì)隔離材料，廣泛用于PIC中作為襯底材料；采用SOI可有效的實現(xiàn)高、低電壓器件之間的隔離，徹底消除電干擾，簡化器件設(shè)計，方便集成不同的電路和器件；并且隔離區(qū)占用面積小，可節(jié)約芯片面積，并減小寄生電容。與體硅相比，用SOI材料制作的耗盡型器件具有漏電流小，跨導(dǎo)高，陡直的亞閾值斜率，可獲得更好的速度特性；SOI器件在輻射、高低溫等惡劣環(huán)境中工作時有良好特性。SOI(SilicononInsulator)絕緣層上的硅三層結(jié)構(gòu)2.5SOI基功率集成器件2026/2/3602.SOICMOS與體硅CMOS結(jié)構(gòu)的比較SOICMOS器件特點：(與體硅CMOS相比)功耗低；抗干擾能力強;集成度高(隔離面積小)；速度快(寄生電容小)；工藝簡單；抗輻射能力強；徹底消除體硅CMOS器件寄生的閂鎖效應(yīng)等。要求：SOI頂層硅結(jié)構(gòu)完美，Si-SiO2界面機械應(yīng)力小，界面態(tài)密度低（接近MOS晶體管要求的Si-SiO2界面狀況）。2.5SOI基功率集成器件2026/2/3613.SOI襯底材料的制造技術(shù)外延橫向生長法異質(zhì)外延技術(shù)(SOS,SOZ,SOM等)多晶硅或非晶硅的單晶化單晶襯底的分離單晶硅薄膜的淀積熔融再結(jié)晶固相外延法束致再結(jié)晶(激光束)區(qū)熔再結(jié)晶(石墨加熱器)注氧隔離技術(shù)(SIMOX)

美國IBIS多孔硅氧化隔離法(FIPOS)硅片直接鍵合技術(shù)(SDB)日本SEH智能剝離技術(shù)(Smartcut)法國SOITECSOI襯底材料制造技術(shù)2.5SOI基功率集成器件2026/2/362根據(jù)硅膜厚度和膜摻雜濃度可分為厚膜器件和薄膜器件：厚膜SOI器件，硅膜厚度>2Xdmax(Xdmax表示最大耗盡層寬度)，頂層硅厚膜可達幾十微米，正、背界面耗盡區(qū)之間相互不影響；薄膜SOI器件，硅膜厚度<Xdmax,頂層硅只有幾個微米甚至更小(0.25

m)，可全部耗盡而并不依賴背柵電壓；處于厚膜和薄膜之間的SOI器件。硅膜厚和摻雜濃度會影響SOI器件的擊穿電壓。4.SOI器件的分類SOI基的HVIC目前已成為PIC重要的發(fā)展方向，其關(guān)鍵器件是SOI高壓橫向器件。2.5SOI基功率集成器件2026/2/363二.SOI功率器件漂移區(qū)能承受10V/

m硅結(jié)隔離的二極管SOI二極管硅結(jié)隔離二極管和SOI二極管的電勢分布埋氧層使表面電力線的非均勻分布，導(dǎo)致器件承受的耐壓降低，同時漏電流也減小。由于NP-<Nn-,使大量耗盡區(qū)擴展進入P-襯底采用RESURF可保證橫向pn結(jié)先耗盡，使表面電力線均勻分布，減小表面電場。埋氧使電力線不能擴展進入背襯底，故埋氧層必須承受大部分電壓1.SOI功率二極管2.5SOI基功率集成器件2026/2/364常用兩種SOI高壓器件結(jié)構(gòu)：LDMOS和LIGBT。埋氧層實現(xiàn)器件縱向隔離，減小器件的耗盡區(qū)寬度，從而減小了漏電流。導(dǎo)通時n-區(qū)存在電導(dǎo)調(diào)制效應(yīng)，減小了器件通態(tài)損耗2.SOI基功率MOS器件也可設(shè)置短路點2.5SOI基功率集成器件2026/2/365SOI埋氧層可阻止載流子注入到襯底中，減小關(guān)斷時間；漏電流比體硅IGBT小，可工作在更高的溫度下Si基器件中，載流子會注入到較深的襯底中，導(dǎo)致器件關(guān)斷時間較長SOILDMOS和SOILIGBT導(dǎo)通特性的比較Si基LIGBT和SOI基LIGBT開關(guān)特性的比較電導(dǎo)調(diào)制效應(yīng)使飽和壓降明顯減小2.5SOI基功率集成器件2026/2/3662.SOI功率器件的缺點：自加熱效應(yīng)，主要是由于埋氧層的存在阻擋了熱量通過襯底的傳導(dǎo)，并且埋氧層越厚，自熱效應(yīng)越嚴(yán)重。在長時間的高溫下工作，器件的穩(wěn)定性將發(fā)生嚴(yán)重退化。擊穿電壓較低，主要是由于SOI器件中的寄生效應(yīng)引起，同時擊穿電壓也受埋氧層厚度的影響。埋氧層越厚，擊穿電壓越高，但同時自熱效應(yīng)也越嚴(yán)重。1.SOI功率器件的優(yōu)點：在硅基PIC中，由某個器件注入到同一襯底的載流子會被鄰近區(qū)域的其他器件所收集，可能會引起該器件的誤開啟。在SOI基PIC中，利用埋氧層實現(xiàn)縱向隔離，通過硅pn結(jié)和LOCOS實現(xiàn)橫向隔離，因此可很好地實現(xiàn)功率器件的集成。三.SOI功率器件的特點2.5SOI基功率集成器件2026/2/3671）采用導(dǎo)熱率高的其他絕緣材料形成SOI襯底材料，如Si3N4,AlN，提高埋氧層的導(dǎo)熱率；2）改進器件結(jié)構(gòu)：去掉源極下方的埋層，形成部分埋層，增強散熱；在埋氧層兩側(cè)開槽，有助于緩解自加熱效應(yīng)。如部分電荷槽PSOI(TPSOI)高壓器件結(jié)構(gòu)、電荷型介質(zhì)場增強SOI高壓器件TSOI等結(jié)構(gòu)3.改善SOI器件自加熱效應(yīng)的措施4.提高SOI器件擊穿電壓的措施1)采用硅基器件中的終端技術(shù),如FP、FLR、VLD技術(shù)；2)利用RESURF和DoubleRESURF及SJ等技術(shù),擊穿電壓和導(dǎo)通電阻得到良好折衷；3)采用低k介質(zhì)材料替代埋氧層,提高埋氧層的電場；4)在漂移區(qū)/埋層界面(埋層上界面)引入電荷，改善電場分布。2.3電場調(diào)制LDMOS器件2026/2/3685.介質(zhì)場增強技術(shù)SOI介質(zhì)場增強（ENDIF）技術(shù)：通過增強介質(zhì)埋層的電場來提高SOI器件的縱向擊穿電壓。傳統(tǒng)SOI器件的縱向耐壓：為了提高

SOI器件的縱向耐壓，最有效的方法是提高介質(zhì)埋層的電場。1）在硅與埋氧層之間引入界面電荷；2）引入低介電系數(shù)且高臨界擊穿電場的埋層；3）采用超薄頂層硅SOI，通過提高Si層電場而增加埋層電場。由此產(chǎn)生了許多SOI器件改進結(jié)構(gòu)。埋層界面滿足高斯定理：

ES、EI分別為界面處頂層硅和埋層的電場；tS、tI分別為SOI層和埋層厚度。εS和εI分別是界面處頂層硅和介質(zhì)埋層的介電常數(shù)；ES、EI分別為體硅層和埋層的電場強度；σin為界面電荷（傳統(tǒng)SOI器件因埋層界面電荷被橫向電場抽取，導(dǎo)致其濃度很低）2.5SOI基功率集成器件2026/2/3691.具有低k介質(zhì)埋層的SOILDMOS(LKSOI)器件結(jié)構(gòu)低k介質(zhì)增強了埋層電場，同時調(diào)制了漂移區(qū)電場，因此可提高器件耐壓；但低k介質(zhì)導(dǎo)熱性能有限。強電場位于A、B、C點，器件縱向擊穿將發(fā)生在C點。四.SOI基高壓器件結(jié)構(gòu)2.5SOI基功率集成器件2026/2/3702.具有可變低k介質(zhì)埋層的SOILDMOS器件結(jié)構(gòu)將低k介質(zhì)引入的漏端埋層，以增強埋層電場源端埋層采用Si3N4替代SiO2可以緩解自熱效應(yīng)Si3N4低k介質(zhì)不同的k介質(zhì)在埋層界面處產(chǎn)生的電場峰值，可調(diào)制漂移區(qū)的電場，并增強埋層電場，從而可提高器件耐壓。2.5SOI基功率集成器件2026/2/371在頂層硅與埋氧層之間形成了介質(zhì)槽在埋氧層頂部與底部形成介質(zhì)槽，在槽內(nèi)束縛電荷(界面電荷必須滿足高斯定理),可提高埋層電場，從而提高耐壓。3.電荷型介質(zhì)場增強SOI高壓器件TSOI（oxidetrenchesonSOI）電荷槽在提高耐壓的基礎(chǔ)上還能降低自熱效應(yīng)2.5SOI基功率集成器件2026/2/3724.部分電荷槽PSOI(TPSOI)高壓器件結(jié)構(gòu)耗盡層延伸到襯底，可提高擊穿電壓；也可緩解自加熱效應(yīng)，提高器件的穩(wěn)定性和可靠性。TPSOI（oxidetrenchesonpartialSOI）電荷槽可提高埋層電場，從而提高耐壓2026/2/3732.5SOI基功率集成器件b)SBOPSOI結(jié)構(gòu)5.階梯埋氧層SOI基LDMOS結(jié)構(gòu)雙面階梯埋氧層SOI結(jié)構(gòu)：可以阻擋橫向電場對電荷的抽取，在每個階梯處積累大量反型電荷，可增強埋層電場，提高器件耐壓。a)BODSSOI結(jié)構(gòu)單面階梯型埋氧層：階梯提高了橫向耐壓；同時，刻蝕掉源極下方的埋氧層，緩解了器件的自加熱效應(yīng)。2026/2/3742.5SOI基功率集成器件b)部分埋氧層PSOISJ-LDMOS結(jié)構(gòu)6.SOI基超結(jié)LDMOS3D結(jié)構(gòu)PSOISJ-LDMOS結(jié)構(gòu)：在襯底中引入部分埋氧層，不僅可以消除襯底輔助耗盡對SJ電荷平衡的影響，而且還可以消除自加熱效應(yīng)。a)含動態(tài)緩沖層SOISJ-LDMOS結(jié)構(gòu)SOISJ-LDMOS結(jié)構(gòu)：通過介質(zhì)槽在埋氧層界面積累電荷，埋氧層按變化的電場收集附加電荷，在SJ和襯底之間形成一個動態(tài)緩沖層，收集的電荷可以補償n柱區(qū)，使得SJ保持電荷平衡，以獲得更高擊穿電壓和低導(dǎo)通電阻。2026/2/3752.5SOI基功率集成器件利用兩個埋氧層承受耐壓，并且多晶硅下界面的電荷可增強第二埋氧層的電場，提高器件耐壓。7.復(fù)合埋層SOI(CBLSOI)LDMOS高壓器件埋層是由兩個氧化層及其間多晶硅構(gòu)成的復(fù)合層2026/2/3762.5SOI基功率集成器件8.薄硅層階梯漂移區(qū)SOI(SDRSOI)高壓器件特點：階梯可調(diào)制漂移區(qū)電場，改善埋氧層的橫向電場分布，并增強埋氧層的縱向電場，提高器件的縱向擊穿電壓；漂移區(qū)的濃度較高，可降低器件的Ron·A。SDRSOI結(jié)構(gòu)有效緩解高壓器件的BV與Ron·A之間的矛盾。在階梯處出現(xiàn)新的峰值電場，調(diào)制漂移區(qū)電場，可提高器件的橫向擊穿電壓習(xí)題1．常見的橫向高壓MOS型器件有哪些？有何結(jié)構(gòu)特點？2．橫向器件的工作機理及與縱向器件是否相同？3．何謂RESURF技術(shù)含義？可用于哪些器件？4．何謂REBULF技術(shù)含義？可用于哪些器件？

5．如何避免LIGBT的閂鎖效應(yīng)？6．何謂功率器件的優(yōu)值？通常有幾種表征方法？7．采用SOI襯底材料制作PIC有何好處？SOI是怎樣形成的？8．SOI基功率器件有哪些優(yōu)點與缺點？9．怎樣克服SOI基橫向器件的自加熱效應(yīng)？10．SOI橫向高壓器件采用介質(zhì)場增強技術(shù)的結(jié)構(gòu)有哪些？并說明其特點。11．GaNHEMT的結(jié)構(gòu)和工作原理與硅MOSFET有何不同？12．試確定200V的LDMOS所需的n-漂移區(qū)的濃度和厚度（不考慮終端的影響）。挑戰(zhàn)性拓展1．以圖2-8所示的單RESURFLDMOS結(jié)構(gòu)為例，假設(shè)襯底摻雜濃度為1.5×1014cm-3，外延層摻雜濃度為8×1014cm-3，厚度8

m，漂移區(qū)長度都為60

m。試建立器件結(jié)構(gòu)模型，分析器件的橫向和縱向電場分布、擊穿電壓及導(dǎo)通電阻。2．在上題基礎(chǔ)上，取外延層摻雜濃度為2×1015cm-3，ptop層表面摻雜濃度為2×1016cm-3，結(jié)深為2

m，分析雙RESURFLDMOS的橫向和縱向電場分布、擊穿電壓及導(dǎo)通電阻。2026/2/377本章習(xí)題與拓展第三章功率集成電路工藝功率集成電路基礎(chǔ)本章內(nèi)容BCD工藝簡介3.1BCD工藝中的核心器件3.2BCD工藝中的關(guān)鍵技術(shù)3.3BCD工藝流程3.4其他BCD工藝3.5功率集成技術(shù)前沿3.63.1BCD工藝簡介

BCD（Bipolar-CMOS-DMOS）工藝是當(dāng)前功率集成電路主要采用的工藝。1985年，意法半導(dǎo)體的工程師開創(chuàng)了在同一芯片上集成了雙極型器件、CMOS器件、DMOS器件的第一代BCD工藝。

BCD工藝融合了雙極型器件的低噪聲、高精度和大電流密度特性，CMOS器件的高集成度、低功耗、易邏輯控制的優(yōu)勢，以及DMOS器件的高耐壓、快速開關(guān)、高輸入阻抗、強驅(qū)動能力、良好的熱穩(wěn)定性等特點。BCD工藝難點：1、高壓器件和低壓器件、雙極工藝和CMOS工藝的相互兼容問題2、雙極型器件、CMOS器件、DMOS器件等器件的隔離問題3、為節(jié)省成本，BCD工藝的工藝優(yōu)化，標(biāo)準(zhǔn)化和模組化發(fā)展BCD工藝發(fā)展方向：高壓高密度高速低功耗BCD工藝核心器件：雙極型器件CMOS器件DMOS器件3.2BCD工藝中的核心器件雙極型晶體管和MOS晶體管典型BCD工藝下的雙極型器件結(jié)構(gòu)典型BCD工藝下的CMOS器件結(jié)構(gòu)

雙極型晶體管能夠通過基極電流的較小變化，實現(xiàn)集電極電流的大幅變化，具有卓越的跨導(dǎo)能力和開關(guān)特性。隨著制造與設(shè)計水平的不斷進步，采用高密度CMOS工藝和高性能雙極工藝相結(jié)合的BiCMOS工藝逐漸得到應(yīng)用，并為后續(xù)的BCD工藝發(fā)展奠定了基礎(chǔ)。

典型BCD工藝下的CMOS器件包括NMOS和PMOS，分別處于獨立的阱中。CMOS工藝是現(xiàn)如今集成電路芯片生產(chǎn)的主流工藝，廣泛應(yīng)用于設(shè)計處理器、微控制器、計算機內(nèi)存、基帶芯片等。3.2BCD工藝中的核心器件雙擴散MOS晶體管（DMOS）DMOS是一種用于功率放大和開關(guān)應(yīng)用的半導(dǎo)體器件，其結(jié)構(gòu)和工作原理類似CMOS器件。

DMOS可分為垂直雙擴散MOS（VDMOS）和橫向雙擴散MOS（LDMOS）兩種。DMOS性能由導(dǎo)通電阻（Rds(on)）、閾值電壓及擊穿電壓等參數(shù)決定。其中LDMOS器件通過減小Rds(on)優(yōu)化開關(guān)特性，該指標(biāo)是BCD工藝的核心之一。注：BCD工藝包含的器件通常有低壓MOS管、高壓MOS管、不同擊穿電壓的DMOS管、縱向BJT、橫向BJT、肖特基二極管、阱電阻、多晶電阻、金屬電阻等，部分工藝還集成了帶電可擦可編程只讀存儲器EEPROM和結(jié)型場效應(yīng)管JFET。典型BCD工藝下的DMOS器件結(jié)構(gòu)3.3BCD工藝中的關(guān)鍵技術(shù)一、隔離技術(shù)

功率集成電路中存在不同電壓等級的器件，不同電壓等級的器件之間需要采用必要的隔離，確保器件之間不產(chǎn)生相互干擾。pn結(jié)隔離技術(shù)：最簡單、成本低，普遍應(yīng)用于功率集成電路中全介質(zhì)隔離技術(shù)：隔離面積小，并且具有最佳的隔離性能混合隔離技術(shù)：降低了介質(zhì)隔離的工藝難度，隔離效果較pn結(jié)隔離技術(shù)有一定優(yōu)勢3.3BCD工藝中的關(guān)鍵技術(shù)1、PN結(jié)隔離技術(shù)PN結(jié)隔離技術(shù)利用PN結(jié)反偏時呈高阻的特性實現(xiàn)集成電路器件間的相互電性隔離，包括自隔離技術(shù)和結(jié)隔離技術(shù)。（1）自隔離技術(shù)（2）結(jié)隔離技術(shù)自隔離技術(shù)利用高壓器件內(nèi)部漂移區(qū)和襯底之間自然形成的反偏pn結(jié)來實現(xiàn)高壓隔離。結(jié)隔離技術(shù)利用外延層和襯底形成pn結(jié)提供襯底隔離，再通過深擴散形成隔離島，將器件做在隔離島內(nèi)，從而將每個器件分隔。采用自隔離技術(shù)的LDMOS器件結(jié)構(gòu)采用結(jié)隔離技術(shù)的LDMOS器件結(jié)構(gòu)優(yōu)缺點自隔離技術(shù)結(jié)隔離技術(shù)優(yōu)點工藝簡單、成本低隔離效果可控、耐壓較高缺點隔離能力弱、適配場景有限工藝復(fù)雜、有寄生電容3.3BCD工藝中的關(guān)鍵技術(shù)2、全介質(zhì)隔離技術(shù)全介質(zhì)隔離是指在器件底部和側(cè)壁都用絕緣介質(zhì)隔離形成封閉的隔離島，從而實現(xiàn)真正意義上的物理隔離。在器件側(cè)壁，目前主要采用硅局部氧化（LocalOxidationofSilicon，LOCOS）隔離、淺槽隔離（ShallowTrenchIsolation，STI）以及深槽隔離（DeepTrenchIsolation，DTI）。在器件底部，一般采用SOI（SiliconOnInsulator，絕緣體上硅）襯底來實現(xiàn)隔離。

采用全介質(zhì)隔離技術(shù)的LDMOS器件結(jié)構(gòu)全介質(zhì)隔離與體硅工藝的pn結(jié)隔離相比特點：SOI工藝的溝槽橫向隔離能夠有效減小隔離區(qū)域的面積、減小高低壓區(qū)域之間的橫向漏電；SOI工藝的埋氧層隔離能夠隔絕襯底與有源區(qū)之間的電流路徑，防止閂鎖發(fā)生，有效降低與襯底相關(guān)的寄生效應(yīng)。3.3BCD工藝中的關(guān)鍵技術(shù)（1）LOCOS隔離技術(shù)（2）STI隔離技術(shù)（3）DTI隔離技術(shù)LOCOS隔離存在場氧邊緣形成鳥嘴和場注入的橫向擴散等問題，應(yīng)用受限。改進的技術(shù)有回刻的LOCOS隔離技術(shù)、SOI多晶硅密封隔離技術(shù)等，但仍有缺陷。STI隔離利用氮化硅掩膜經(jīng)過淀積、圖形化、刻蝕硅后形成槽，并在槽中填充淀積氧化物，用于與硅隔離。該方法被廣泛用于雙極型器件隔離。對于厚膜SOI，提出DTI隔離技術(shù)，DTI是在器件之間刻出深度大于3μm的溝槽，隨后采用二氧化硅或多晶硅回填，并采用刻蝕等方法使之平坦化。3.3BCD工藝中的關(guān)鍵技術(shù)3、混合隔離技術(shù)混合隔離示意圖混合隔離是結(jié)合前述兩種隔離方法得到的，更適合多種隔離場景的BCD工藝。器件側(cè)壁：采用全介質(zhì)隔離，例如，LOCOS隔離、淺槽隔離以及深槽隔離等器件底部：采用反偏pn結(jié)隔離混合隔離大的優(yōu)點是可以使器件的尺寸縮小，芯片面積利用率得到提高。混合隔離既降低了介質(zhì)隔離的工藝難度，隔離效果較pn結(jié)隔離也有很大優(yōu)勢。3.3BCD工藝中的關(guān)鍵技術(shù)二、高壓互連技術(shù)功率集成電路中總是需要傳輸高壓信號，自然也就存在傳輸這些信號的互連金屬線或多晶硅。為實現(xiàn)將低壓端信號傳輸?shù)礁邏憾?，高壓互連線（HighVoltageInterconnection，HVI）通常需跨過LDMOS和高低壓隔離區(qū)表面的部分區(qū)域。當(dāng)互連線上偏置著高壓時，互連線、氧化物、襯底三者形成的金屬-絕緣體-半導(dǎo)體（MIS）結(jié)構(gòu)會感應(yīng)電荷至器件內(nèi)部，導(dǎo)致可靠性問題，如高壓LDMOS器件的源側(cè)柵電極場板末端電場急劇增大，嚴(yán)重影響高壓器件和高低壓隔離區(qū)的擊穿電壓。功率集成電路中主要的高壓互連技術(shù)有：厚介質(zhì)層互連技術(shù)、摻雜優(yōu)化技術(shù)、場板技術(shù)、自屏蔽技術(shù)3.3BCD工藝中的關(guān)鍵技術(shù)1、厚介質(zhì)層互連技術(shù)2、摻雜優(yōu)化技術(shù)核心影響：高壓互連效應(yīng)對器件擊穿電壓的影響，與互連線到器件表面的距離強相關(guān)（距離越近，影響越顯著，越容易擊穿）。解決方案：增大介質(zhì)層厚度原理：通過增厚介質(zhì)層，增大互連線與器件表面距離，減少互連線下電荷量，削弱對器件擊穿特性的負面影響

局限：過厚介質(zhì)層會產(chǎn)生大臺階高度，導(dǎo)致金屬跨臺階時減薄，引發(fā)電遷移、斷鋁等可靠性問題工藝優(yōu)化方向：多層金屬布線優(yōu)化結(jié)終端擴展結(jié)構(gòu)（摻雜優(yōu)化）核心影響：高壓互連效應(yīng)可等效為

器件漂移區(qū)摻雜濃度大幅增大，最終導(dǎo)致器件耐壓降低。解決方案：摻雜濃度調(diào)控補償原理：在漂移區(qū)添加反向摻雜區(qū)域，可有效補償高壓互連效應(yīng)帶來的等效摻雜濃度增大，從而實現(xiàn)減小電場峰值和削弱互連電荷對結(jié)構(gòu)耐壓的不利影響上圖設(shè)計實現(xiàn)耐壓提升方法：（1）在源端P阱周圍增設(shè)優(yōu)化設(shè)計的低摻雜P層（2）搭配源場板效果：在低摻雜P層形成近乎均勻的電場，顯著減小高壓互連效應(yīng)導(dǎo)致的電場峰值，提高器件擊穿電壓3.3BCD工藝中的關(guān)鍵技術(shù)3、場板技術(shù)CS-FPN溝道DMOS剖面圖工藝目的：場板技術(shù)可以減小高壓互連效應(yīng)造成的電場峰值。場板技術(shù)分類：（1）溝道阻斷型場板（ChannelStopperFieldPlate，CS-FP）

（2）單層多晶浮空場板（3）多層多晶浮空場板（4）卷形阻性場板（ScrollshapedResistive-Field-Plate，SRFP）（5）偏置多晶場板（BiasedPolysiliconFieldPlate，BPFP）多晶硅材料的場板位于低摻雜外延層上方的絕緣層中，可以在高壓集成電路中阻斷橫向溝道。二氧化硅層相對于外延層有負電勢，在外延層表面產(chǎn)生了P型反型區(qū)。如果沒有場板，高壓互連線產(chǎn)生的P型反型層會使P隔離區(qū)與P阱連通，產(chǎn)生寄生的電流通路。CS-FP對于器件的表面電場與電勢線的分布也有一定的優(yōu)化作用，減小了高壓互連對器件的影響。3.3BCD工藝中的關(guān)鍵技術(shù)3、場板技術(shù)具有單層和雙層多晶浮空場板的LDMOS結(jié)構(gòu)剖面圖具有SRFP結(jié)構(gòu)的二極管單層多晶浮空場板利用多個排列在氧化層表面的浮空場板減小高壓互連線的影響，從而提高器件的擊穿電壓。雙層多晶浮空場板結(jié)構(gòu)在單層基礎(chǔ)上增加了第二層多晶浮空場板，通過電容耦合作用可以屏蔽高壓互連線的高壓影響，在襯底表面實現(xiàn)近似線性的電勢變化，優(yōu)化襯底表面的電場分布。具有SRFP結(jié)構(gòu)的二極管在場氧層上引入卷形阻性多晶硅場板。對于無卷形阻性場板的傳統(tǒng)結(jié)構(gòu)，器件易在柵極場板末端發(fā)生擊穿，采用卷形阻性場板結(jié)構(gòu)后，避免了電壓漂移現(xiàn)象的發(fā)生。3.3BCD工藝中的關(guān)鍵技術(shù)4、自屏蔽技術(shù)高壓集成電路結(jié)構(gòu)示意圖自屏蔽技術(shù)可以從根本上避免高壓互連線帶來的不利影響。該技術(shù)中高壓互連線避免直接跨越高壓結(jié)終端，因而不會因為高壓互連線上的高電壓造成電場聚集，從而在不增加額外屏蔽結(jié)構(gòu)的同時有效屏蔽了高壓互連效應(yīng)。圖（a）給出了傳統(tǒng)高壓集成電路結(jié)構(gòu)示意圖，高壓互連線跨過電平位移器件的漂移區(qū)和高壓結(jié)終端（HighVoltageJunctionTermination，HVJT），導(dǎo)致高壓結(jié)構(gòu)的擊穿電壓降低。圖（b）所示的自屏蔽高壓集成電路結(jié)構(gòu)，高壓互連線為內(nèi)互連，沒有跨過器件漂移區(qū)和高壓結(jié)終端，該結(jié)構(gòu)不需要額外的互連屏蔽結(jié)構(gòu)，其擊穿特性僅取決于器件pn結(jié)的耐壓。3.4BCD工藝流程典型BCD（Bipolar-CMOS-DMOS）器件結(jié)構(gòu)如圖所示，從左至右分別為LDMOS、CMOS和BJT，器件采用自隔離結(jié)構(gòu)。BCD工藝中需要加入推結(jié)工藝，在離子注入后需要通過熱擴散進行推阱以形成需要的漂移區(qū)或體區(qū)分布，推阱步驟對器件的耐壓、導(dǎo)通電阻、閾值等關(guān)鍵參數(shù)具有重要影響。BCD工藝自1986年由意法半導(dǎo)體率先研制成功以來，經(jīng)過三十多年的發(fā)展，已經(jīng)從第一代發(fā)展到第十代，線寬從4um發(fā)展到90nm,如今已成為功率集成電路制造的主流工藝技術(shù)。其線寬不斷減小的同時，采用了更加先進的多層金屬布線系統(tǒng)，以及向著標(biāo)準(zhǔn)化、模塊化發(fā)展。3.4BCD工藝流程BCD工藝發(fā)展過程中的代表性工藝1、ABCD工藝在基于硅柵的第一代BCD工藝出現(xiàn)前，已經(jīng)出現(xiàn)過一款基于金屬柵的工藝，被命名為ABCD（AnalogBipolarCMOSDMOS）工藝。2、BCD1工藝BCD1工藝將VDMOS硅柵工藝與傳統(tǒng)結(jié)隔離工藝相結(jié)合，使得NPN、PNP、CMOS和功率DMOS等器件可集成于同一芯片中。3.4BCD工藝流程3、BCD3工藝（特征尺寸1.2um）4、BCD5工藝

隨著超大規(guī)模集成電路（VLSI）技術(shù)的特征尺寸的不斷減小，標(biāo)準(zhǔn)工藝技術(shù)不斷提高，現(xiàn)有高壓功率器件工藝中體區(qū)所需的高溫推阱過程與標(biāo)準(zhǔn)工藝并不兼容。為了解決高壓功率器件與VLSI技術(shù)不兼容的矛盾，發(fā)展出0.6μm的第五代BCD（BCD5）工藝。5、BCD6工藝

BCD6工藝具有孿阱（TwinWell）和掩埋n阱（合稱為三阱），基于0.35μmCMOS工藝平臺構(gòu)建在p-/p+襯底上，無須同之前的功率工藝一樣設(shè)置特定的外延層和結(jié)隔離。BCD3工藝器件結(jié)構(gòu)剖面圖3.5其他BCD工藝1、SOIBCD工藝SOICMOS和體硅CMOS器件剖面圖基于SOI的功率集成電路工藝相較于體硅技術(shù)，在單個器件的制備方面，SOI技術(shù)通過引入埋氧（BuriedOxygen，BOX）層的方法實現(xiàn)了有源區(qū)和襯底之間的隔離，而體硅器件的有源區(qū)直接制備在硅襯底上。SOI技術(shù)通過生長氧化層的方法切斷了不同部件之間的電氣連接，實現(xiàn)了有源區(qū)和襯底之間、不同規(guī)格器件之間的物理隔離。SOIBCD工藝技術(shù)優(yōu)勢：（1）SOI技術(shù)完全消除了閂鎖效應(yīng)（2）SOI技術(shù)具有較低的寄生電容（3）SOI技術(shù)可以有效減小器件的面積（4）SOI技術(shù)具有良好的隔離效果SOIBCD工藝技術(shù)難點：SOI襯底工藝復(fù)雜、成本高，SOI基高壓器件難以形成。3.5其他BCD工藝

SOI-BCD工藝結(jié)構(gòu)圖1、SOIBCD工藝關(guān)鍵埋氧層和SiO2隔離層工藝示意圖在汽車電子領(lǐng)域中，由于汽車環(huán)境下具有苛刻條件，需要高性能和長壽命的電子元件，SOI-BCD工藝的高耐壓、低功耗和高可靠性使其成為汽車電子的理想選擇。在醫(yī)療設(shè)備領(lǐng)域，SOI-BCD工藝可用于制造人工關(guān)節(jié)和心臟起搏器等需要高精度和高可靠性的電子器件。SOI-BCD工藝還可以應(yīng)用于電力控制、高速數(shù)據(jù)通信和移動設(shè)備等領(lǐng)域，提供更高可靠性和更低功耗的解決方案。SOIBCD工藝應(yīng)用方向——舉例3.5其他BCD工藝2、集成LIGBT器件的BCD工藝在當(dāng)前的BCD工藝中，主要的高壓功率開關(guān)器件是LDMOS，但LDMOS的導(dǎo)通電阻對于照明、電機驅(qū)動和半橋逆變等應(yīng)用而言相對較大。橫向絕緣柵雙極型晶體管（LIGBT）具有更低的導(dǎo)通電阻，在電流密度大的功率開關(guān)應(yīng)用場合中成為更好的選擇。LIGBT通過將LDMOS的漏區(qū)n+替換為p+，從而在集電極端引入了pn結(jié)。在一定條件下，形成雙極載流子導(dǎo)電模式，因此存在電導(dǎo)調(diào)制作用，具有較低的導(dǎo)通壓降。在LIGBT的集電極、漂移區(qū)和襯底之間存在一個寄生的PNP三極管。在器件工作過程中，該寄生三極管會導(dǎo)通，從而向襯底注入空穴電流，就可能發(fā)生閂鎖現(xiàn)象。因此，LIGBT并沒有在體硅工藝中作為功率器件廣泛普及。3.5其他BCD工藝2、集成LIGBT器件的BCD工藝SOILIGBT結(jié)構(gòu)由于埋氧層的存在，SOILIGBT能夠有效地隔離襯底與有源層，從而完全消除硅基LIGBT中由襯底注入的空穴-電子對。此外，采用介質(zhì)隔離的SOI技術(shù)易實現(xiàn)器件之間以及高、低壓單元之間的完全電氣隔離。具有n+側(cè)墻的槽隔離厚膜SOIBCD工藝剖面結(jié)構(gòu)圖下圖是集成了低壓NPN、低壓CMOS和高壓LIGBT的BCD工藝剖面結(jié)構(gòu)。由于SOI-LIGBT優(yōu)越的隔離性、較低的開關(guān)損耗、高集成度和較低的寄生效應(yīng)，其有望更多地被應(yīng)用于中低壓功率集成電路中。3.6功率集成技術(shù)前沿GaN基單片功率集成技術(shù)寬禁帶半導(dǎo)體GaN功率器件：高擊穿電場強度、高熱導(dǎo)率、高飽和電子漂移速度、強的抗輻射能力、低功耗Si基GaN器件技術(shù)優(yōu)勢：（1）Si作為襯底比藍寶石和SiC價格更低廉（2）通過外延技術(shù)可在更大尺寸的Si襯底上得到GaN外延片（3）大直徑Si基GaN晶圓可以利用現(xiàn)有成熟的Si工藝技術(shù)和設(shè)備實現(xiàn)大批量GaN基器件制造（4）Si襯底的電阻率遠小于藍寶石和SiC襯底（5）GaN-Si材料有助于GaN基功率器件與現(xiàn)有Si基光電器件和數(shù)控電路等集成Si基GaN器件工藝難題：（1）GaN材料與Si襯底材料之間的晶格失配較大，在高壓條件下，器件的緩沖層泄漏電流會導(dǎo)致器件抗擊穿能力下降（2）Si基產(chǎn)線中要避免GaN器件制造過程中對CMOS工藝線造成污染習(xí)題及挑戰(zhàn)性拓展習(xí)題1．BCD工藝集成多種器件的好處是什么？2．LOCOS隔離技術(shù)的主要缺陷是什么？3．BCD工藝的互連存在什么難點？主要的解決方法有哪些？4．寄生MOS管是如何形成的？挑戰(zhàn)性拓展1．SOI基的BCD工藝有什么優(yōu)勢？應(yīng)該如何在體硅和SOI基BCD工藝之間選擇？2．相比單層場板，多層場板為何能夠?qū)崿F(xiàn)更高的工作電壓？第四章功率器件驅(qū)動電路功率集成電路基礎(chǔ)本章內(nèi)容柵控功率器件及開關(guān)特性4.1柵極驅(qū)動電路4.24.3柵極驅(qū)動電路基本單元柵極驅(qū)動關(guān)鍵技術(shù)4.44.1柵控功率器件及開關(guān)特性結(jié)構(gòu)及工作原理VDMOS的結(jié)構(gòu)IGBT的結(jié)構(gòu)(1)垂直雙擴散金屬氧化物半導(dǎo)體(VDMOS)結(jié)構(gòu)：n+n-pn+結(jié)構(gòu),電流垂直流動。特點：開關(guān)速度快，無電導(dǎo)調(diào)制效應(yīng)，導(dǎo)通電阻較大。工作原理：VGS=0時，柵極下方的p體區(qū)表面不會產(chǎn)生溝道，此時VDMOS處于截止?fàn)顟B(tài)；VGS>VT時，p體區(qū)表面出現(xiàn)強反型，形成N型導(dǎo)電溝道，VDMOS進入導(dǎo)通狀態(tài)；VGS大小不變，當(dāng)VDS較小且VDS<VGS-VT時，VDMOS處于線性區(qū)。(2)絕緣柵雙極型晶體管(IGBT)結(jié)構(gòu)：在VDMOS的漏極下增添p+區(qū)，也就是集電極。特點：五層三結(jié)結(jié)構(gòu)，結(jié)合了MOSFET的高輸入阻抗和雙極型晶體管的大電流能力，具有電導(dǎo)調(diào)制效應(yīng)。工作原理：VGE>VGE(th)時，會在p基區(qū)表面感應(yīng)出電子形成反型層，從而在p基區(qū)形成導(dǎo)電溝道，IGBT處于導(dǎo)通狀態(tài)；VGE>VGE(th)且VCE<VGE-VGE(th)時，IGBT工作在飽和區(qū)，隨著VCE的增大，集電極電流IC線性增大；VGE≤0時，p基區(qū)的反型層消失，電子通路被切斷，IGBT進入關(guān)斷過程；VCE<0時，p基區(qū)和n-漂移區(qū)之間的pn結(jié)正偏，p+區(qū)和n+緩沖區(qū)之間的pn結(jié)反偏承受外加反向電壓，IGBT處于反向阻斷狀態(tài)，其中只有微小的漏電流。4.1柵控功率器件及開關(guān)特性

IGBT開關(guān)等效電路建模二極管箝位感性負載下IGBT開關(guān)等效電路電路結(jié)構(gòu)：(1)驅(qū)動電路：包含驅(qū)動器、柵極電阻(2)功率回路：包括IGBT、續(xù)流二極管D、負載電感LO、直流電源VBUS和電路中寄生電感等效的雜散電感LS。工作過程：當(dāng)驅(qū)動電路輸出VCCL時，門-射極電壓VGE增大，使IGBT導(dǎo)通；反之，當(dāng)驅(qū)動電路輸出VSS時，門-射極電壓VGE減小，使IGBT關(guān)斷。4.1柵控功率器件及開關(guān)特性

IGBT開通過程根據(jù)IGBT的開關(guān)特性，將IGBT的開通過程細分為6個階段（階段a～f）a.關(guān)斷狀態(tài)（t<t0）VGE=VSS，此時VGE＜VGE(th)，IGBT承受著全部直流母線電壓且集電極電流為零，即VCE=VBUS，IC=0，負載電流IL通過續(xù)流二極管續(xù)流。b.門極充電延遲（t0<t<t1）當(dāng)IGBT的門-射極電壓VGE低于其閾值電壓VGE(th)時，IGBT一直處于關(guān)斷狀態(tài)。當(dāng)門-射極電壓VGE達到閾值電壓VGE(th)時，IGBT就會依據(jù)其轉(zhuǎn)移特性和輸出特性而導(dǎo)通。c.電流上升（t1<t<t1A）門-射極電壓VGE高于閾值電壓VGE(th)，IGBT逐漸導(dǎo)通，負載電流IL開始從續(xù)流二極管流向IGBT。此階段中，續(xù)流二極管一直有電流流過，IGBT集電極電位被箝位到直流母線電壓VBUS。由于集電極電流迅速上升，會在功率回路的寄生電感LS上感應(yīng)出壓降，此壓降會導(dǎo)致IGBT上的電壓減小。4.1柵控功率器件及開關(guān)特性

IGBT