第13章門電路和組合邏輯電路.ppt_第1頁
第13章門電路和組合邏輯電路.ppt_第2頁
第13章門電路和組合邏輯電路.ppt_第3頁
第13章門電路和組合邏輯電路.ppt_第4頁
第13章門電路和組合邏輯電路.ppt_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、13.1基本要求,1.掌握與門、或門、與非門、或非門、異或門的邏輯功能，了解TTL與非門、COMS門、三態(tài)門；,2.掌握邏輯函數(shù)的表示方法，并能用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)邏輯函數(shù)；,3.會(huì)分析組合邏輯電路；,4.理解加法器、編碼器、譯碼器、的工作原理。,13.2本章小結(jié),1.邏輯門電路,最基本的邏輯關(guān)系是與、或和非三種。邏輯1和邏輯0不是數(shù)字符號(hào)，它們是代表兩種相反的狀態(tài)。,第13章門電路和組合邏輯電路,或門：Y=A+B,與門：Y=AB,有0出0，全1出1；,有1出1，全0出0；,非門：,1出0，0出1；,與非門：,有0出1，全1出0；,或非門：,有1出0，全0出1；,異或門：,同態(tài)出0，異態(tài)出1

2、。,2.組合邏輯電路的分析,邏輯函數(shù)可用邏輯狀態(tài)表、邏輯式、邏輯圖表示。,邏輯分析：已知邏輯圖寫邏輯式運(yùn)用邏輯代數(shù)化簡(jiǎn)或變換列邏輯狀態(tài)表分析邏輯功能。,3.常用組合邏輯電路部件,半加器和全加器的含義及它們的狀態(tài)表和邏輯圖符號(hào)。,區(qū)分編碼和譯碼，理解二十進(jìn)制編碼器、二進(jìn)制譯碼器及二十進(jìn)制顯示譯碼器,13.3例題分析,例1化簡(jiǎn),解,并用CT74LS20雙4輸入與非門組成電路。,要用CT74LS20雙4輸入與非門組成電路，須將上式變換為與非邏輯式。,例2分析下圖邏輯電路的功能。,功能:當(dāng)AB時(shí)，Y1=1；,當(dāng)AB時(shí)，Y3=1；,當(dāng)A=B時(shí)，Y2=1；,是一位數(shù)字比較器。,狀態(tài)表,ABY1,000,010,101,110,Y2,Y3,10,01,00,10,解,例3組合邏輯電路輸入端A、B、C和輸出端Y的波形如圖所示。寫出其與非表達(dá)式。并用最少的與非門組成該組合邏輯電路(畫出邏輯電路圖)。,A,B,C,Y,解,例4某一組合邏輯電路如圖示，試分析其邏輯功能。,解由邏輯圖列出狀態(tài)表,由狀

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論