1、第9章,半導(dǎo)體存儲(chǔ)器及其應(yīng)用,9.1存儲(chǔ)器概述,9.1.1 存儲(chǔ)器分類,9.1.2 半導(dǎo)體存儲(chǔ)器的性能指標(biāo),1存儲(chǔ)容量,2存取速度,9.2.1 RAM的分類及其結(jié)構(gòu),1RAM分類,9.2 隨機(jī)存取存儲(chǔ)器,圖9-1 RAM的電路結(jié)構(gòu)框圖,9.2.1 RAM的分類及其結(jié)構(gòu),2RAM的基本結(jié)構(gòu),9.2.2 SRAM的結(jié)構(gòu),1SRAM的基本存儲(chǔ)單元,9.2.2 SRAM的結(jié)構(gòu),2用D觸發(fā)器構(gòu)成SRAM結(jié)構(gòu),9.2.2 SRAM的結(jié)構(gòu),3SRAM存儲(chǔ)矩陣結(jié)構(gòu),4SRAM常用器件,圖9-5 6264芯片引腳圖 圖9-6 6264的內(nèi)部結(jié)構(gòu)框圖,9.2.2 SRAM的結(jié)構(gòu),4SRAM常用器件,表9-1 62

2、64的工作方式,9.2.3 DRAM存儲(chǔ)數(shù)據(jù)原理,9.2.4 SRAM的擴(kuò)展方法,1位擴(kuò)展,圖9-8 RAM的位擴(kuò)展法,9.2.4 SRAM的擴(kuò)展方法,2. 字?jǐn)U展,圖9-9 RAM的字?jǐn)U展,9.3 只讀存儲(chǔ)器,9.3.1 ROM分類與結(jié)構(gòu),1ROM分類,9.3.1 ROM分類與結(jié)構(gòu),2ROM的結(jié)構(gòu),圖9-10 ROM的電路結(jié)構(gòu)框圖,9.3.2 掩膜 ROM,圖9-11 44位的MOS型ROM存儲(chǔ)矩陣,9.3.3 可編程ROM結(jié)構(gòu)原理,1可編程ROM（Programmable ROM，簡稱PROM）,圖9-14 EPROM 2764的外觀圖,圖9-13 EPROM的內(nèi)部結(jié)構(gòu),9.3.3 可編程

3、ROM結(jié)構(gòu)原理,2可擦除可編程ROM,圖9-15 EPROM 2764的外部引腳圖,9.3.3 可編程ROM結(jié)構(gòu)原理,2可擦除可編程ROM,(a) 引腳信號(hào)分布圖,（b）引腳信號(hào)框圖,表9-2 EPROM的操作模式,9.3.3 可編程ROM結(jié)構(gòu)原理,2可擦除可編程ROM,圖9-16 EEPROM2864的外部引腳圖,9.3.3 可編程ROM結(jié)構(gòu)原理,3電可擦型可編程ROM,【例9-1】將2片8K8的EPROM2764擴(kuò)展成8K16的存儲(chǔ)器。,圖9-17 兩片2764擴(kuò)展成8KB16位UVEPROM,【例9-2】對(duì)EPROM進(jìn)行字?jǐn)U展，將8片2764擴(kuò)展成64K8的程序存儲(chǔ)器。,圖9-18 8片

4、2764擴(kuò)展成64KB8 位的UVEPROM,解：,9.3.4 其它類型的存儲(chǔ)器,1. 快閃存儲(chǔ)器Flash Memory,2. 非易失性靜態(tài)讀寫存儲(chǔ)器NVSRAM,3. 串行存儲(chǔ)器,4.多端口存儲(chǔ)器MPRAM,9.4 FPGA中的嵌入式存儲(chǔ)器,圖9-19 用EAB構(gòu)成不同結(jié)構(gòu)的RAM和ROM,9.5 存儲(chǔ)器應(yīng)用示例,圖9-20 選擇使用LPM_ROM模塊,9.5.1 利用LPM_ROM設(shè)計(jì)查表式硬件乘法器,圖9-21 對(duì)LPM_ROM模塊設(shè)置必要的參數(shù),9.5.1 利用LPM_ROM設(shè)計(jì)查表式硬件乘法器,圖9-22 為LPM_ROM選擇初始化配置文件rom_data.mif,9.5.1 利用

5、LPM_ROM設(shè)計(jì)查表式硬件乘法器,圖9-23 乘法器測(cè)試電路,【例9-3】rom_data.mif文件： WIDTH = 8 ; DEPTH = 256 ; ADDRESS_RADIX = HEX ; DATA_RADIX = HEX ; CONTENT BEGIN 00:00 ; 01:00 ; 02:00 ; 03:00 ; 04:00 ; 05:00 ; 06:00 ; 07:00 ; 08:00 ; 09:00; 10:00 ; 11:01 ; 12:02 ; 13:03 ; 14:04 ; 15:05 ; 16:06 ; 17:07 ; 18:08 ; 19:09; 20:00 ;

6、 21:02 ; 22:04 ; 23:06 ; 24:08 ; 25:10 ; 26:12 ; 27:14 ; 28:16 ; 29:18; 30:00 ; 31:03 ; 32:06 ; 33:09 ; 34:12 ; 35:15 ; 36:18 ; 37:21 ; 38:24 ; 39:27; 40:00 ; 41:04 ; 42:08 ; 43:12 ; 44:16 ; 45:20 ; 46:24 ; 47:28 ; 48:32 ; 49:36; 50:00 ; 51:05 ; 52:10 ; 53:15 ; 54:20 ; 55:25 ; 56:30 ; 57:35 ; 58:40

7、; 59:45; 60:00 ; 61:06 ; 62:12 ; 63:18 ; 64:24 ; 65:30 ; 66:36 ; 67:42 ; 68:48 ; 69:54; 70:00 ; 71:07 ; 72:14 ; 73:21 ; 74:28 ; 75:35 ; 76:42 ; 77:49 ; 78:56 ; 79:63; 80:00 ; 81:08 ; 82:16 ; 83:24 ; 84:32 ; 85:40 ; 86:48 ; 87:56 ; 88:64 ; 89:72; 90:00 ; 91:09 ; 92:18 ; 93:27 ; 94:36 ; 95:45 ; 96:54

8、; 97:63 ; 98:72 ; 99:81; END ;,圖9-24 ROM乘法器時(shí)序仿真波形,9.5.1 利用LPM_ROM設(shè)計(jì)查表式硬件乘法器,圖9-25 邏輯數(shù)據(jù)采樣電路頂層設(shè)計(jì),9.5.2 簡易邏輯分析儀設(shè)計(jì),1. 基本電路結(jié)構(gòu),圖9-26 LPM RAM參數(shù)設(shè)置,2. 調(diào)入LPM_RAM_DQ模塊,圖9-27 增加時(shí)鐘使能控制,2. 調(diào)入LPM_RAM_DQ模塊,圖9-28 允許在系統(tǒng)存儲(chǔ)器內(nèi)容編輯器能對(duì)此RAM編輯,2. 調(diào)入LPM_RAM_DQ模塊,圖9-29 鍵入默認(rèn)參數(shù),3. 調(diào)入計(jì)數(shù)器模塊LPM_COUNTER,4. 完成最后設(shè)計(jì),圖9-30 加入默認(rèn)參數(shù),4. 完成最

9、后設(shè)計(jì),5. 系統(tǒng)功能分析,圖9-31 邏輯數(shù)據(jù)采樣電路時(shí)序仿真波形,6. 系統(tǒng)時(shí)序仿真,實(shí) 驗(yàn),9-1查表式硬件運(yùn)算器設(shè)計(jì) （1）按照9.5.1節(jié)的流程，設(shè)計(jì)一個(gè)4X4bit查表式乘法器。包括創(chuàng)建工程、調(diào)用LPM_ROM模塊MULT4、在原理圖編輯窗中繪制電路圖，全程編譯，對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真，根據(jù)仿真波形說明此電路的功能，引腳鎖定編譯，編程下載于FPGA中，進(jìn)行硬件測(cè)試。完成實(shí)驗(yàn)報(bào)告。 （2）在以上實(shí)驗(yàn)的基礎(chǔ)上，增加一些電路（必要時(shí)可以復(fù)用模塊MULT4），完成一個(gè)8X8bit查表式乘法器的設(shè)計(jì)。根據(jù)以上實(shí)驗(yàn)的要求，完成完整的實(shí)驗(yàn)流程。 （3）利用查表完成算法的原理，對(duì)下式進(jìn)行計(jì)算（也可自行

10、確定需要計(jì)算的公式），并通過時(shí)序分析報(bào)告了解其“運(yùn)算”速度。計(jì)算精度和數(shù)據(jù)區(qū)域根據(jù)所能設(shè)定的ROM的大小自行決定。 按照以上實(shí)驗(yàn)的要求，完成完整的實(shí)驗(yàn)流程。,實(shí) 驗(yàn),9-2使用QuartusII完成存儲(chǔ)器設(shè)計(jì) 調(diào)用宏功能庫megafunction功能完成圖9-32所示三種存儲(chǔ)器結(jié)構(gòu)設(shè)計(jì)，對(duì)于lpm_ram_dq和lpm_rom建立存儲(chǔ)器初始化文件，并允許使用存儲(chǔ)器內(nèi)容編輯器In-System Memory Content Editor，編輯修改存儲(chǔ)器中的內(nèi)容。包括創(chuàng)建工程，在原理圖編輯窗中繪制電路圖，全程編譯，對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真引腳鎖定編譯，編程下載于FPGA中，進(jìn)行硬件測(cè)試。完成實(shí)驗(yàn)報(bào)告。,

11、圖9-32 LPM存儲(chǔ)器模塊,9-3利用LPM_ROM實(shí)現(xiàn)碼型變換 在實(shí)驗(yàn)9-2基礎(chǔ)上，實(shí)現(xiàn)碼型變換功能。實(shí)驗(yàn)電路如圖9-33所示，以計(jì)數(shù)器的輸出作為存儲(chǔ)器的地址。利用lpm_rom實(shí)現(xiàn)碼型變換，建立lpm_rom存儲(chǔ)信息表初始化文件，完成下列碼型轉(zhuǎn)換。,圖9-33 用LPM_ROM實(shí)現(xiàn)碼型變換,(1) 當(dāng)計(jì)數(shù)器的値在0000001001時(shí)，實(shí)現(xiàn)四位8421BCD碼轉(zhuǎn)換為余3碼； (2) 當(dāng)計(jì)數(shù)器的値在1000011001時(shí)，實(shí)現(xiàn)四位8421BCD碼轉(zhuǎn)換為格雷碼。 (3) 用存儲(chǔ)器內(nèi)容編輯器編輯LPM_ROM的內(nèi)容，實(shí)現(xiàn)4位二進(jìn)制碼到格雷碼的轉(zhuǎn)換。 (4) 用存儲(chǔ)器內(nèi)容編輯器調(diào)入新的LPM_R

12、OM配置文件，實(shí)現(xiàn)4位二進(jìn)制碼到格雷碼的轉(zhuǎn)換。 包括創(chuàng)建工程、在原理圖編輯窗中繪制圖E7-2電路、全程編譯、對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真、根據(jù)仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，進(jìn)行硬件測(cè)試。完成實(shí)驗(yàn)報(bào)告。,實(shí) 驗(yàn),9-4簡易邏輯分析儀設(shè)計(jì) （1）按照9.5.2節(jié)的流程，設(shè)計(jì)一個(gè)8通道，深度為2048的簡易邏輯分析儀。包括創(chuàng)建工程、調(diào)用LPM_RAM等模塊、在原理圖編輯窗中繪制電路圖、全程編譯、對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真、根據(jù)仿真波形說明此電路的功能、引腳鎖定編譯、編程下載于FPGA中，進(jìn)行硬件測(cè)試（實(shí)驗(yàn)系統(tǒng)可參考附錄2）。完成實(shí)驗(yàn)報(bào)告。 （2）為以上設(shè)計(jì)增加一些控制，使之更加完善。例如增加一些邏輯，控制圖9-28