1、第7章 存儲系統(tǒng),第7章 存儲系統(tǒng),7.1 存儲系統(tǒng)組成 7.1.1 層次結(jié)構(gòu) 7.1.2 高速緩存 7.1.3 技術(shù)指標(biāo) 7.2 半導(dǎo)體存儲器 7.2.1 讀寫存儲器 7.2.2 只讀存儲器 7.3 存儲器地址譯碼 7.4 個人微機(jī)主存空間分配,7.1 存儲系統(tǒng)組成,7.1.1 層次結(jié)構(gòu) 7.1.2 高速緩存 7.1.3 技術(shù)指標(biāo),微型計算機(jī)的存儲器,存儲器,e盤（基于USB接口的電子盤等）,用于存放當(dāng)前正在運行的程序和正待處理數(shù)據(jù)。 (CPU內(nèi)部cache、主板上的內(nèi)存。造價高，速度快，存儲容量小),內(nèi)存：半導(dǎo)體存儲器（RAM+ROM）,磁盤 軟盤 硬盤,光盤：CD、DVD,磁光盤MO：

2、高密度、大容量、快速、 “無限次”擦 寫、壽命長、可靠性高、抗干擾強(qiáng)、性價比高,外存,存放暫不運行的程序和輸入處理的數(shù)據(jù)。 (主機(jī)箱內(nèi)或主機(jī)箱外。造價低，容量大，可長期保存，但速度慢),層次結(jié)構(gòu),存儲訪問的局部性原理,虛擬存儲器,高速緩存Cache,高速命中(Hit) 高速缺失(Miss) 命中率（Hit Rate） 高速命中的概率,Cache結(jié)構(gòu),主存以字（字節(jié)）為尋址單位,7.1.3 技術(shù)指標(biāo),半導(dǎo)體存儲器芯片的存儲容量 一個存儲器芯片能存儲的二進(jìn)制信息量 存儲器芯片容量 = 存儲單元數(shù) 每單元的數(shù)據(jù)位數(shù) = 2M N M：芯片的地址線根數(shù) N：芯片的數(shù)據(jù)線根數(shù) 存取速度 存取時間、存取周

3、期,例1. 指出存儲芯片的地址線條數(shù)(M)和數(shù)據(jù)線條數(shù)(N) 5124 1K4 2K1 8K8,9 4,10 4,11 1,13 8,容量 M N,例2. (1)6264容量為：8KB = 8K 8bit (2)6116容量為：2KB = 2K 8bit (3)某芯片有 2048個 存儲單元，每個單元存放 8位 二進(jìn)制數(shù)，則其容量為： 2048 8位 = 2K 8bit 或?qū)憺椋?2048 8bit 簡稱為： 2K 字節(jié) 或 16K 位。,1字節(jié) = 1B = 8 bit 1KB = 210B = 1024B 1MB = 210KB = 1024KB 1GB = 210MB = 1024MB

4、1TB = 210GB = 1024GB,半導(dǎo)體存儲器的結(jié)構(gòu),存儲器的結(jié)構(gòu)框圖,片選和讀寫控制邏輯,片選端CS*或CE* 有效時，可以對該芯片進(jìn)行讀寫操作 輸出OE* 讀控制線 控制讀操作 有效時，芯片內(nèi)數(shù)據(jù)輸出 寫WE* 寫控制線 控制寫操作 有效時，數(shù)據(jù)進(jìn)入芯片中,地址譯碼電路,譯碼器為10:1024 譯碼輸出線 2101024根 引線太多，制造困難,單譯碼,雙譯碼,有行、列兩個5:32譯碼器 每個有10/2個輸入，210/2個輸出，共輸出 210/2210/2 = 210 = 1024個狀態(tài) 輸出線只有2(210/2)根，大大減少引線,雙譯碼可簡化芯片設(shè)計 (是主要采用的譯碼結(jié)構(gòu)),7.

5、2 半導(dǎo)體存儲器,7.2.1 讀寫存儲器 RAM,靜態(tài)RAM SRAM 2114 (1) SRAM 6264,動態(tài)RAM DRAM 4116 (2) DRAM 2164,(1) SRAM 6264,存儲容量為 8K8 28個引腳 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CS1*、CS2 讀寫WE*、OE*,SRAM 6264的引腳功能,(2) DRAM 2164,16個引腳 8根地址線A7A0 1根數(shù)據(jù)輸入線DIN 1根數(shù)據(jù)輸出線DOUT 讀寫控制WE* 行地址選通RAS* 列地址選通CAS* 存儲容量為 64K1 = 2828 1,(3) 高性能DRAM,FPM DRAM（快頁方式D

6、RAM） 同一行的傳送僅改變列地址,頁內(nèi)訪問速度加快 EDO DRAM（擴(kuò)展數(shù)據(jù)輸出DRAM） 數(shù)據(jù)輸出有效時間加長（擴(kuò)展） SDRAM（同步DRAM） 公共的系統(tǒng)時鐘，沒有等待狀態(tài) 支持猝發(fā)傳送，內(nèi)部采用交叉存儲 DDR DRAM（雙速率DRAM） 同步時鐘前沿和后沿各進(jìn)行一次數(shù)據(jù)傳送 RDRAM（Rambus DRAM） Rambus公司專利技術(shù)，全新設(shè)計,7.2.2 只讀存儲器 ROM,MROM（掩膜ROM） OTP-ROM（一次性編程ROM） EPROM（可擦除可編程ROM） EEPROM（電擦除可編程ROM） Flash Memory（閃速存儲器）,EPROM EPROM 2716

7、(1)EPROM 2764,EEPROM EEPROM 2817A (2)EEPROM 2864A,(1) EPROM 2764,存儲容量64K位 存儲結(jié)構(gòu)8K8 13個地址線A12A0 8個數(shù)據(jù)線O7O0 控制信號 片選CE* 輸出OE* 編程控制PGM* 編程電源Vpp,(2) EEPROM 2864A,28個引腳 13根地址線A12A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE* 存儲容量為 8K8,EEPROM 2864A的引腳功能,7.3 存儲器地址譯碼 存儲器的連接與擴(kuò)展,1. 存儲器容量擴(kuò)展 2. 存儲器與CPU的連接 3. 存儲器片選控制方法 4. 8086的1

8、6位存儲結(jié)構(gòu),1. 存儲器容量擴(kuò)展,(1) 位擴(kuò)展 (2) 字?jǐn)U展 (3) 字位擴(kuò)展,(1) 位擴(kuò)展 加大字長 (共用地址線),例. 用8個16K1bit芯片組成16K8bit的存儲器,多片存儲器的地址、片選、讀/寫端相應(yīng)并聯(lián)； 數(shù)據(jù)端單獨引出。,(2) 字?jǐn)U展 擴(kuò)大地址 (共用數(shù)據(jù)線),例. 用4個16K4bit芯片組成64K4bit的存儲器,譯碼和譯碼器,譯碼 將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程 譯碼電路可以使用門電路組合邏輯 譯碼電路更多的是采用集成譯碼器 常用的2:4譯碼器：74LS139 常用的3:8譯碼器：74LS138 常用的4:16譯碼器：74LS154,例.

9、 門電路譯碼,138譯碼器,例. 138譯碼器,Y0*譯碼輸出有效 E3E2*E1*100 A19A18A17111 CBA000 A16A15A14000。 結(jié)論：A19A14111000 地址范圍：E0000HE3FFFH 存儲容量：16KB,(3) 字位擴(kuò)展,例.一個由2114（1K4bit）芯片組成的存儲器（容量為4K8bit）與CPU的連接方式。,擴(kuò)展芯片數(shù)量計算,已知單片容量 nm，要求存儲容量為 NM 組成一個芯片組 nM，需芯片數(shù)為 M / m； 組成 NM 容量存儲器，需芯片組數(shù)為 N / n； 則，所需芯片總數(shù)：（M / m）（N / n）,例1. 擴(kuò)展芯片數(shù)量計算,1.

10、現(xiàn)有10241bit 靜態(tài)RAM芯片，欲組成64K8bit 存儲容量的存儲器，試求需要多少片RAM芯片？多少芯片組？ 答案：512片 64組,2. 設(shè)有一個具有14位地址和8位字長的存儲器，問： 該存儲器能存儲多少位的信息？ 如果存儲器由2114（1K4bit） 的靜態(tài)RAM芯片組成，需多少芯片？ 答案： 128K bit 1K4 1K8 16K8 （8 / 4）（16K / 1K）= 216 = 32（片）,2. 存儲器與CPU的連接,例. 6264芯片與系統(tǒng)的連接,3. 存儲器片選控制方法,(1) 線選法 (2) 全譯碼法 (3) 局部譯碼法,(1) 線選法,線選法除將低位地址直接接片內(nèi)地

11、址，將余下的高位地址線，分別作為各個存儲器芯片的片選控制信號。,RAM 2KB,RAM 2KB,RAM 2KB,CS,CS,CS,CS,CS,A11 A12 A13 A14 A15,D0-D7,A0-A10,數(shù)據(jù)總線,地址總線,（3）,（4）,（5）,RAM 2KB,RAM 2KB,（1）,（2）,片內(nèi)譯碼,A10A0,存儲芯片,A15 A14 A13 A 12 A11 A10-A0 地 址范圍,0 1 1 1 1 0 0 7800H,0 1 1 1 1 1 1 7FFFH,1 0 1 1 1 0 0 B800H,1 0 1 1 1 1 1 BFFFH,1 1 0 1 1 0 0 D800H,

12、1 1 0 1 1 1 1 DFFFH,1 1 1 0 1 0 0 E800H,1 1 1 0 1 1 1 EFFFH,1 1 1 1 0 0 0 F000H,1 1 1 1 0 1 1 F7FFH,存儲器5 地址范圍,存儲器4 地址范圍,存儲器3 地址范圍,存儲器2 地址范圍,存儲器1 地址范圍,片內(nèi)譯碼,線選法的特點,優(yōu)點 連接簡單，無需譯碼電路 缺點 地址不連續(xù) 使可尋址的地址范圍減少，浪費地址空間,(2) 全譯碼法,低位地址總線直接連至各芯片的地址線，余下的高位地址全部譯碼，譯碼的輸出作為各芯片的片選信號。,4KB (1),4KB (2),4KB (16),譯 碼 器,CS,CS,CS

13、,Y0,Y1,Y15,A0-A11,地址總線,數(shù)據(jù)總線,D0-D7,A15-A12,. . . .,.,譯 碼 器,A15 A14 A13 A12 A11 A10-A0 地 址范圍,0 0 0 0 0 0 0 Y1 0000H-0FFFH,0 0 0 1 0 0 0 Y2 1000H-1FFFH,0 0 1 0 0 0 0 Y3 2000H-2FFFH,1 1 0 1 0 0 0 Y14 D000H-DFFFH,1 1 1 0 0 0 0 Y15 E000H-EFFFH,1 1 1 1 0 0 0 Y16 F000H-FFFFH,存儲器1 地址范圍,存儲器2 地址范圍,存儲器3 地址范圍,存儲

14、器14 地址范圍,存儲器15 地址范圍,存儲器16 地址范圍,全譯碼的特點,優(yōu)點 每個存儲單元的地址都是唯一的，不重復(fù) 缺點 譯碼電路復(fù)雜，連線較多,(3) 局部譯碼法,線選法地址線不夠，而又不需全部存儲空間的尋址能力時 介于全譯碼和線選法之間,2KB (1),2KB (2),2KB (8),譯 碼 器,CS,CS,CS,Y0,Y1,Y7,A0-A10,地址總線,數(shù)據(jù)總線,D0-D7,A15-A11,中任意三根,.,. . . .,例1.,存儲器 6264 8KB 芯片工作在 F0000HF1FFFH內(nèi)存空間，畫出和系統(tǒng)的連線圖(全譯碼法)。,6264 地址線：A0-A12 數(shù)據(jù)線：D0-D7

15、 WE* OE* CS2 接+5V電源 CS1 高位地址譯碼,系統(tǒng)總線： 地址線：A0-A12 數(shù)據(jù)線：D0-D7 WR* RD*,全地址譯碼方式,例2.,存儲器6264 8KB 芯片工作在80000H81FFFH內(nèi)存空間，畫出和系統(tǒng)的連線圖,全地址譯碼方式,線選法,例2. (續(xù)),例2. (續(xù)),局部地址譯碼方式,下圖中A18不參與譯碼，故6264的地址范圍為：,38000H39FFFH 78000H79FFFH,例8.,存儲芯片與CPU的配合,CPU的總線負(fù)載能力 存儲芯片與CPU總線時序的配合,4. 8086的16位存儲結(jié)構(gòu),16位微機(jī)系統(tǒng)的內(nèi)存組織,存儲體的連接,BHE*/S7（Byte High Enable/Status） 高字節(jié)允許/狀態(tài)分時復(fù)用 三態(tài)輸出 訪問存儲器 低電平 傳送高字節(jié)數(shù)據(jù) 高電平 不傳送高字節(jié)數(shù)據(jù) 狀態(tài)信號,對準(zhǔn)字、非對準(zhǔn)字,地址對齊（Align）,8086存儲器按16位數(shù)據(jù)寬度組織 支持?jǐn)?shù)據(jù)訪問 8位 16位 對準(zhǔn)字地址對齊 偶地址開始的訪問，可以一次完成 非對準(zhǔn)字 奇地址開始的訪問，需要兩次操作,補(bǔ)充：32位微機(jī)系統(tǒng)的內(nèi)存組織,補(bǔ)