1、第4章：總線和總線標(biāo)準(zhǔn)，4.1總線、總線和總線操作總線分組的基本概念以及功能總線周期與指令周期和時(shí)鐘周期的關(guān)系，3?？偩€的一組公共信號(hào)線，用于在接收和發(fā)送模塊/設(shè)備之間傳輸信息?？偩€的特點(diǎn)是它的通用性，即它同時(shí)與多個(gè)模塊或設(shè)備相連?？偩€操作是在主控制器(如中央處理器、直接存儲(chǔ)器存取控制器等)的控制下，通過(guò)各級(jí)總線進(jìn)行的信息傳輸(數(shù)據(jù)讀寫(xiě))操作。)。微機(jī)系統(tǒng)中的大多數(shù)操作都是總線操作。4.1關(guān)于總線的基本概念，4.1.1總線和總線操作，4。同時(shí)，只有一個(gè)主控模塊或設(shè)備可用于在一組總線上傳輸信息。當(dāng)多個(gè)主控模塊/設(shè)備需要使用總線傳輸信息時(shí)，一方面它們應(yīng)該被分時(shí)占用，另一方面它們應(yīng)該被總線仲裁。4.

2、1.1總線和總線操作，總線操作按照總線周期的一拍和一拍進(jìn)行。5、總線操作四個(gè)階段和控制，為了保證這四個(gè)階段的正確推進(jìn)，必須應(yīng)用總線操作控制。4.1.1總線與總線操作，6.4.1.2總線分組與功能，4.1.2總線分組與功能，總線周期與指令周期和時(shí)鐘周期之間的7.4.1.3關(guān)系，三種周期關(guān)系：時(shí)鐘周期，總線周期，指令周期，8.4.1.4總線時(shí)序，指與總線操作相關(guān)的地址線。通常，它由時(shí)序圖(波形圖)表示。了解CPU總線的運(yùn)行時(shí)序?qū)τ诶斫夂驼莆罩噶畹膱?zhí)行過(guò)程是非常必要的，對(duì)于設(shè)計(jì)和開(kāi)發(fā)微機(jī)應(yīng)用系統(tǒng)更是至關(guān)重要。因?yàn)槿魏斡布脑O(shè)計(jì)不僅要保證正確的邏輯功能，還要保證總線信號(hào)之間的時(shí)序匹配和時(shí)序關(guān)系完全正確

3、，否則它們?nèi)匀徊荒苷９ぷ鳌?、4.1.4總線時(shí)序，(1)同步數(shù)據(jù)輸入、(2)同步數(shù)據(jù)輸出、總線評(píng)估指數(shù)、總線帶寬(BW)總線帶寬是指每單位時(shí)間內(nèi)總線上可傳輸?shù)臄?shù)據(jù)量，即我們常說(shuō)的每秒傳輸多少字節(jié)。單位是每秒字節(jié)或每秒兆字節(jié)。與總線帶寬密切相關(guān)的兩個(gè)概念是總線寬度和總線工作頻率?？偩€寬度(W)總線寬度是指總線可以同時(shí)傳輸?shù)臄?shù)據(jù)位數(shù)，即總線寬度的概念，如16位、32位和64位。在固定工作頻率的情況下，總線帶寬與總線寬度成正比?？偩€的工作頻率(f)總線的工作頻率是總線的時(shí)鐘頻率，單位為兆赫。它指的是用于協(xié)調(diào)總線上各種操作的時(shí)鐘信號(hào)的頻率。工作頻率越高，總線速度越快。公交車(chē)帶寬、公交車(chē)寬度和公交車(chē)運(yùn)

4、行頻率之間的關(guān)系就像高速公路上的交通流量、車(chē)道數(shù)和速度之間的關(guān)系一樣。交通流量取決于車(chē)道的數(shù)量和速度。車(chē)道越多，速度越快，交通流量就越大。同樣，總線帶寬取決于總線寬度和工作頻率?？偩€寬度越寬，工作頻率越高，總線帶寬越大。單方面增加總線寬度或工作頻率只能部分增加總線帶寬，并且很容易達(dá)到各自的極限。只有當(dāng)他們合作時(shí)，總線的帶寬才能大大提高?？偩€評(píng)估指數(shù)、總線評(píng)估指數(shù)和總線帶寬計(jì)算如下：BW=(W/8) f/每個(gè)訪問(wèn)周期的時(shí)鐘數(shù)示例對(duì)于總線時(shí)鐘頻率為100MHz的32位總線，如果總線訪問(wèn)操作每?jī)蓚€(gè)時(shí)鐘周期完成一次，總線帶寬為32/8100/2=200mb/s，8088/8086總線性能，8088是8

5、位數(shù)據(jù)總線；8086是16位數(shù)據(jù)總線；假設(shè)中央處理器的主時(shí)鐘為10兆赫茲，時(shí)鐘周期為T(mén)=1/f=1/(10106)=100納秒，因此總線周期至少為4100納秒=400納秒；那么8086計(jì)算機(jī)的總線寬度是：W=16位；總線頻率：f=10 MHz總線帶寬：帶寬=(16/8)* 10兆赫茲/4=5兆赫茲；4.2總線操作控制、總線仲裁總線握手、16、4.2.1總線仲裁，當(dāng)多個(gè)總線控制器同時(shí)發(fā)出總線請(qǐng)求時(shí)，使用一定的優(yōu)先級(jí)算法來(lái)確定應(yīng)該控制哪條總線。如果沒(méi)有總線仲裁，很容易產(chǎn)生總線沖突?？偩€沖突：由兩個(gè)或多個(gè)模塊在總線上同時(shí)傳輸沖突信息引起的沖突。4.2.1總線仲裁，目的是確保在任何時(shí)候最多只有一個(gè)主控

6、器控制總線，并且永遠(yuǎn)不會(huì)出現(xiàn)多個(gè)主控器同時(shí)占用總線的現(xiàn)象。換句話說(shuō)，總線仲裁的目的是防止總線沖突。17，通用總線仲裁協(xié)議：菊花鏈仲裁(串行仲裁)，并行仲裁，并行和串行二維仲裁，4.2.1總線仲裁，18，這種仲裁方法可分為雙線菊花鏈，三線菊花鏈和四線菊花鏈。三線菊花鏈在實(shí)踐中被廣泛使用。1)三線菊花鏈仲裁原理，4.2.1總線仲裁，1。菊花鏈仲裁(串行仲裁)，19.2)仲裁時(shí)序圖，三線菊花鏈仲裁協(xié)議的典型時(shí)序圖，4.2.1總線仲裁，BB總線忙BR總線請(qǐng)求BG總線許可，20.3)總線時(shí)鐘線(BCLK) 4.2.1總線仲裁，21，4)菊花鏈仲裁的優(yōu)缺點(diǎn)，4.2.1總線仲裁，22。鑒于上述缺點(diǎn)，有一種改

7、進(jìn)的循環(huán)菊花鏈仲裁，具有突出的優(yōu)點(diǎn)：優(yōu)先級(jí)隨每個(gè)周期動(dòng)態(tài)變化，并且所有配置項(xiàng)具有平等的地位和平等的機(jī)會(huì)。4.2.1總線仲裁，環(huán)形菊花鏈仲裁示意圖，總線，23.2。并行仲裁(獨(dú)立請(qǐng)求仲裁)，1)特點(diǎn)：每個(gè)配置項(xiàng)都有自己獨(dú)立的BR和BG線路與總線仲裁器相連。4.2.1總線仲裁，總線，24，2)仲裁原則，仲裁器直接識(shí)別每個(gè)Ci請(qǐng)求，并發(fā)送BGi仲裁后直接發(fā)送到選定的ci；Ci取消BRi并提高BBi以使BB生效；Ci用完后，BBi將被取消，BGi將被仲裁員取消，以便為下一次仲裁做準(zhǔn)備。3)仲裁器仲裁算法，4.2.1總線仲裁，25，4)優(yōu)缺點(diǎn)：響應(yīng)速度快，適用于實(shí)時(shí)性要求高的多處理器系統(tǒng)；主人的失敗只會(huì)

8、影響到自己，而不是整個(gè)情況。缺點(diǎn)：控制線多，邏輯復(fù)雜，當(dāng)主控制器多時(shí)不適用；設(shè)計(jì)好仲裁器后，就不容易擴(kuò)展了。26，3。并行-串行二維仲裁，4.2.1總線仲裁，1)特征將所有主控制器分成若干組，這些組在組內(nèi)是串行的，在組間是并行的。27，2)具有串行方法和并行方法的優(yōu)點(diǎn)，不僅具有更好的靈活性和可擴(kuò)展性，而且可以容納更多的設(shè)備而不會(huì)使結(jié)構(gòu)過(guò)于復(fù)雜，并且具有更快的響應(yīng)速度。4.2.1總線仲裁、28、4.2.2總線握手，旨在解決主模塊獲得總線控制權(quán)后，如何控制每個(gè)總線操作周期中數(shù)據(jù)傳輸?shù)拈_(kāi)始和結(jié)束，從而實(shí)現(xiàn)主從模塊之間可靠的尋址和數(shù)據(jù)傳輸?shù)膯?wèn)題。4.2.2總線握手，29.4.2.2總線握手，1。同步總

9、線協(xié)議最簡(jiǎn)單、最容易的總線握手技術(shù)，特點(diǎn)：1)總線系統(tǒng)中只使用一個(gè)時(shí)鐘信號(hào)源作為同步控制源，其前后沿分別表示總線運(yùn)行周期的開(kāi)始和結(jié)束，主從模塊由它統(tǒng)一；2)信號(hào)時(shí)序關(guān)系，30，同步總線的信號(hào)時(shí)序關(guān)系，4.2.2總線握手，地址、數(shù)據(jù)信號(hào)和一些讀寫(xiě)命令信號(hào)分別相對(duì)于CP信號(hào)的前沿和后沿應(yīng)該有一定的建立時(shí)間和保持時(shí)間。31，3)。為了解決這個(gè)矛盾，更好的方法是使用異步握手技術(shù)。適應(yīng)性差。缺點(diǎn)：4.2.2總線握手，(時(shí)鐘頻率只能根據(jù)最慢模塊的要求來(lái)確定，所有的快速設(shè)備只能容納速度最低的設(shè)備運(yùn)行；一旦設(shè)計(jì)好，總線就不能再連接到低速設(shè)備上。)，32，2。異步總線協(xié)議，通常用作完全互鎖的異步協(xié)議。1)特征：

10、主控制器和從控制器以問(wèn)答的方式工作。因此，要求主設(shè)備和從設(shè)備分別發(fā)出至少一個(gè)控制信號(hào)，并通過(guò)兩種因果的交替變化來(lái)保證可靠的傳輸。4.2.2總線握手，33，2)信號(hào)時(shí)序圖，4.2.2總線握手，34，3)優(yōu)點(diǎn)和缺點(diǎn)，良好的適應(yīng)性，多速設(shè)備可以在系統(tǒng)中協(xié)調(diào)工作并以最佳速度運(yùn)行。數(shù)據(jù)，4.2.2總線握手，缺點(diǎn)：35，*3。半同步總線協(xié)議，一種混合總線握手協(xié)議，它綜合了同步和異步協(xié)議的優(yōu)點(diǎn)。1)典型的半同步總線時(shí)序圖，4.2.2總線握手，36.2)從宏觀角度看，其特性與異步協(xié)議非常相似，總線周期的長(zhǎng)度由“時(shí)鐘”和“等待”的聯(lián)鎖控制；但從微觀角度來(lái)看，它是以同步總線的方式工作的，真正的總線操作過(guò)程只在一個(gè)

11、時(shí)鐘脈沖信號(hào)的控制下完成。3)優(yōu)點(diǎn)包括同步總線的速度和異步總線的可靠性和適應(yīng)性：對(duì)于快速設(shè)備，和同步總線一樣，它只受時(shí)鐘信號(hào)的控制，主從模塊之間的成功握手可以通過(guò)一次往返來(lái)實(shí)現(xiàn)；對(duì)于速度慢的設(shè)備，就像異步總線一樣，可以通過(guò)等待控制信號(hào)方便地改變總線周期。4.2.2總線握手，37，*4。周期性分裂總線協(xié)議，旨在提高總線利用率。4.2.2總線握手。遺憾的是，這部分時(shí)間浪費(fèi)在對(duì)速度要求高的多微機(jī)系統(tǒng)上。因此，提出了一種周期性分裂協(xié)議。事實(shí)上，總線在整個(gè)運(yùn)行周期中沒(méi)有被使用，并且當(dāng)執(zhí)行基本操作中的一些步驟時(shí)，總線處于空閑狀態(tài)。38，1)基本思想：讀周期被分成兩個(gè)獨(dú)立的傳輸子周期，它們之間的空閑時(shí)間將總

12、線提供給其他主機(jī)。2)總線時(shí)序圖(讀周期)，4.2.2總線握手，39，3)，每個(gè)子周期本質(zhì)上是單向信息流的寫(xiě)周期。1寫(xiě)周期=1毫秒傳輸子周期，4.2.2總線握手，40，4)優(yōu)點(diǎn)和缺點(diǎn)。因此，這種協(xié)議很少用于普通的微型計(jì)算機(jī)，一般只用于一些高性能的小型計(jì)算機(jī)和具有多處理器結(jié)構(gòu)的高級(jí)微型計(jì)算機(jī)。4.2.2總線握手，4.3 8086總線的工作原理，8086/8088的一個(gè)總線周期由至少4個(gè)T狀態(tài)組成，即至少4個(gè)時(shí)鐘周期。每個(gè)測(cè)試狀態(tài)完成一個(gè)不同的任務(wù)。8086/8088引腳圖、8086/8088總線組成、8088CPU:地址線和數(shù)據(jù)線復(fù)用：AD0AD7；高位地址線：A8A19；8086中央處理器：地

13、址線和數(shù)據(jù)線復(fù)用：AD0AD15；高位地址線：A16A19；控制線：BHE:高數(shù)據(jù)線有效；WR:寫(xiě)信號(hào)線；讀信號(hào)線；收發(fā)：發(fā)送/接收，控制數(shù)據(jù)方向；總線收發(fā)器將其用作輸出許可信號(hào)；地址/數(shù)據(jù)選通；保持：總線保持請(qǐng)求信號(hào)輸入；總線保持響應(yīng)信號(hào)輸出；8086總線讀取時(shí)序、8086總線讀取時(shí)序、8086總線寫(xiě)入時(shí)序、最小模式下的系統(tǒng)總線組成、49、4.4 80X86系列微機(jī)系統(tǒng)的標(biāo)準(zhǔn)總線，根據(jù)其在系統(tǒng)中的地位和作用，一般可分為三個(gè)層次：芯片級(jí)總線：用它將芯片連接成模塊；模塊級(jí)總線：用它連接主板和主板上的模塊。輸入輸出接口總線屬于模塊級(jí)總線。目前，應(yīng)用最廣泛的PC機(jī)系列的輸入輸出總線包括本地總線和系統(tǒng)

14、總線。50，4.4 80X86系列微機(jī)系統(tǒng)。為了適應(yīng)數(shù)據(jù)寬度的增加和系統(tǒng)性能的提高，圍繞PC機(jī)系列引入的總線標(biāo)準(zhǔn)主要有XT總線、AT總線、MCA總線、EISA總線、VL總線和PCI總線。其中，使用最廣泛的是ISA系統(tǒng)總線和VL及PCI局部總線?？偟膩?lái)說(shuō)，各種標(biāo)準(zhǔn)總線包含信號(hào)系統(tǒng)、電氣特性和機(jī)械物理規(guī)格等一系列規(guī)定，而信號(hào)系統(tǒng)的規(guī)定無(wú)非是信號(hào)分類(lèi)、數(shù)據(jù)寬度、地址空間、傳輸速率、總線仲裁、總線握手、信號(hào)定時(shí)和資源共享與分配。ISA總線是XT總線的擴(kuò)展，以滿足8/16位數(shù)據(jù)總線的要求。普通微機(jī)如286、386和486都采用這種標(biāo)準(zhǔn)總線。ISA總線的主要特點(diǎn)如下：1)它比XT總線具有更強(qiáng)的支持能力，可

15、支持：64K輸入輸出地址空間、16M內(nèi)存地址空間、8位或16位數(shù)據(jù)訪問(wèn)、15級(jí)硬中斷、7級(jí)DMA通道和輸入輸出等待狀態(tài)；2)它是一條多主總線，4.4.1 is a總線(at總線)8位和16位存儲(chǔ)器讀周期8位和16位輸入/輸出讀周期8位和16位存儲(chǔ)器寫(xiě)周期8位和16位輸入/輸出寫(xiě)周期中斷周期(包括中斷請(qǐng)求周期和中斷響應(yīng)周期)直接存儲(chǔ)器存取周期存儲(chǔ)器刷新周期總線仲裁周期4.4.1 ISA總線(AT總線)，個(gè)人計(jì)算機(jī)/AT(ISA)，ISA總線(工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu))采用8位和16位模式，以及今天，這樣的性能是難以置信的低，但在那個(gè)時(shí)候，8兆位/秒的速率是綽綽有余的，這可以完全滿足多個(gè)處理器共享系統(tǒng)資源

16、的需要。ISA是一種標(biāo)準(zhǔn)化的總線技術(shù)，基本上沒(méi)有兼容性問(wèn)題。后來(lái)兼容的pc機(jī)無(wú)一例外都采用ISA技術(shù)作為系統(tǒng)總線。ISA總線貫穿286和386SX時(shí)代。54，4.4.2 VL總線(VESA總線)，VL總線是一個(gè)通用的完全開(kāi)放的本地總線標(biāo)準(zhǔn)。VL總線是為解決輸入輸出總線傳輸?shù)钠款i問(wèn)題而引入的一種高速本地總線，其上懸掛的外設(shè)可以以中央處理器的速度運(yùn)行。作為本地總線，VL總線不是一種獨(dú)立的總線架構(gòu)，它是對(duì)ISA、EISA等系統(tǒng)總線的補(bǔ)充，只與系統(tǒng)總線共存于一個(gè)系統(tǒng)中，形成ISA/VL或EISA/VL總線架構(gòu)。4.4.2 VL總線(VESA總線)和PCI(外設(shè)部件互連)是外設(shè)互連總線的簡(jiǎn)稱(chēng)，外設(shè)互連總線是美國(guó)英特爾公司為滿足現(xiàn)代微