1、第四章組合邏輯電路,4.1概述 4.2組合邏輯電路分析與設(shè)計(jì) 4.3常用組合邏輯電路 4.4采用MSI設(shè)計(jì)組合邏輯電路 4.5組合邏輯電路競(jìng)爭(zhēng)-冒險(xiǎn),4.1 概述,數(shù)字電路按其完成邏輯功能的不同特點(diǎn)，可劃分為組合邏輯電路和時(shí)序邏輯電路兩大類。,組合邏輯電路： 從邏輯上講，組合電路在任一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的輸入狀態(tài)決定，而與過去的輸入狀態(tài)無關(guān)。 從結(jié)構(gòu)上講，組合電路都是單純由邏輯門組成，且輸出不存在反饋路徑。,電路無記憶功能,向量函數(shù)形式： Y=F(A),邏輯圖、函數(shù)式或真值表均能描述組合邏輯電路，這里用函數(shù)式說明：,4.2組合邏輯電路分析與設(shè)計(jì)方法,組合邏輯電路分析：根據(jù)給定的邏輯電路圖

2、，歸納出該邏輯電路的邏輯功能。,組合邏輯電路的分析通常采用代數(shù)法，一般按照以下步驟進(jìn)行： (1) 根據(jù)給定組合邏輯電路的邏輯圖，從輸入端開始，逐級(jí)推導(dǎo)出輸出 端的邏輯函數(shù)表達(dá)式； (2) 化簡(jiǎn)輸出函數(shù)表達(dá)式，列出真值表； (3) 進(jìn)行邏輯功能描述。,一、分析方法,圖4-2 異或電路邏輯圖,例4-1分析圖所示的組合邏輯電路。,解:(1)根據(jù)與非門的邏輯關(guān)系，寫出各輸出端表達(dá)式。,(2) 列真值表。,(3)歸納邏輯功能。 該電路為異或邏輯電路。,圖4-3 電路邏輯圖,例4-2分析圖所示的組合邏輯電路。,解:(1)由邏輯圖可得,(2)列真值表。,(3)由真值表可見，當(dāng)三個(gè)輸入邏輯變量不同時(shí)，輸出為1

3、，為不一致電路。,二、設(shè)計(jì)方法,所謂的組合邏輯電路設(shè)計(jì)，就是根據(jù)給出的實(shí)際邏輯問題， 求出實(shí)現(xiàn)這一邏輯關(guān)系的最佳邏輯電路。,真值表,函數(shù)式,工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問題有以下幾個(gè)方面： 所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間的連線最少。這樣的電路稱“最小化”電路。 滿足速度要求，應(yīng)使級(jí)數(shù)最少，以減少門電路的延遲。 功耗小，工作穩(wěn)定可靠。,1.邏輯抽象，列出真值表。,找出輸入、輸出邏輯變量,由輸入輸出的因果關(guān)系寫真值表,編碼：定義變量值“0”“1“含義,2.寫出表達(dá)式。(K圖或公式法化簡(jiǎn)),3.畫出邏輯圖。(注意將最簡(jiǎn)式變換成要求的形式),組合邏輯電路設(shè)

4、計(jì)步驟如下：,例4-3有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種類型以上的探測(cè)器發(fā)出火災(zāi)探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號(hào)，試設(shè)計(jì)產(chǎn)生報(bào)警控制信號(hào)的電路。,思路： 邏輯抽象：探測(cè)器的火災(zāi)探測(cè)信號(hào)應(yīng)為電路的輸入，令A(yù)、B、C分別代表煙感、溫感和紫外光感三種探測(cè)器的探測(cè)信號(hào)，“1”表示有火災(zāi)探測(cè)信號(hào)， “0”表示沒有火災(zāi)探測(cè)信號(hào)； 最終是否產(chǎn)生報(bào)警信號(hào)為電路的輸出，設(shè)為F， “1”表示產(chǎn)生報(bào)警信號(hào)， “0”表示不產(chǎn)生報(bào)警信號(hào)。,(2) 由真值表列K圖并化簡(jiǎn)得,解: (1)令A(yù)、B、C分別代表煙感、溫感和紫外光感的探測(cè)信號(hào)，“1”表

5、示有火災(zāi)， “0”表示沒有火災(zāi)，F(xiàn)為輸出，1表示報(bào)警，0不報(bào)警.可列真值表如下：,與或式：,b. 若采用與非器件，則變換成與非-與非表達(dá)式。,(3) a.若以與門和或門實(shí)現(xiàn)該邏輯電路,思考：若要求以或非門實(shí)現(xiàn)應(yīng)如何轉(zhuǎn)換？,例4-4人類有O、A、B、AB種基本血型，輸血者與受血者的血型必須符合圖示原則。試用與非門設(shè)計(jì)一血型關(guān)系檢測(cè)電路，用以檢測(cè)輸血者與受血者之間的血型關(guān)系是否符合圖示關(guān)系，如果符合，輸出為1，否則為0。,設(shè)計(jì)思路,依題意：輸血者的血型和受血者的血型都是輸入變量，二者之間的關(guān)系是否符合上述原則為輸出函數(shù)L。 編碼：血型有四種取值，要區(qū)分開需2位二進(jìn)制編碼，則共有4個(gè)輸入邏輯變量。,

6、解:(1)依題意，以CD代表輸血者血型，EF代表受血者血型，作以下編碼,真值表:,(3) 將最簡(jiǎn)與或表達(dá)式變換為與非與非式，畫邏輯圖。,(2)由真值表得K圖并化簡(jiǎn)得,例4-5 用與非門實(shí)現(xiàn)函數(shù) F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14),解 :(1) 作出卡諾圖，化簡(jiǎn)求得最簡(jiǎn)與或表達(dá)式。,化簡(jiǎn)結(jié)果為：,變換為與非與非式：,(3)若不允許使用非門，則對(duì)結(jié)果進(jìn)一步變換。,(2)畫出邏輯圖,圖4-2-8 例4-5邏輯圖,(a),邏輯電路如圖所示,與圖(a)相比，電路更簡(jiǎn)單，但仍然不是最佳結(jié)果。,(4)進(jìn)一步化簡(jiǎn)函數(shù),邏輯電路如圖4-2-8(c)所示。該電路仍然是

7、級(jí)門結(jié)構(gòu)，只需要個(gè)與非門，顯然是實(shí)現(xiàn)該函數(shù)的最佳結(jié)果。,例4-6：某工廠有三條生產(chǎn)線，耗電分別為1號(hào)線10kW，2號(hào)線20kW，3號(hào)線30kW，生產(chǎn)線的電力由兩臺(tái)發(fā)電機(jī)提供，其中1號(hào)機(jī)20kW，2號(hào)機(jī)40kW。試設(shè)計(jì)一個(gè)供電控制電路，根據(jù)生產(chǎn)線的開工情況啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配置。,解：邏輯抽象,輸入變量： 13號(hào)生產(chǎn)線以A、B、C表示， 生產(chǎn)線開工為1，停工為0；,輸出變量： 12號(hào)發(fā)電機(jī)以Y1、Y2表示，發(fā)電機(jī)啟動(dòng)為1，關(guān)機(jī)為0；,邏輯真值表,邏輯函數(shù)式,卡諾圖化簡(jiǎn),與或式：,與非與非式：,邏輯電路圖,與或式,與非與非式,4.3 若干常用組合邏輯電路,在數(shù)字系統(tǒng)中，有些邏輯電路是經(jīng)

8、常使用，一般做成MSI或SSI，包括加法器、編碼器、譯碼器、數(shù)據(jù)選擇器和奇偶校驗(yàn)等,4.3.1 加法器,1一位加法器,半加器：不考慮低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)A和B相加。,全加器：需考慮低位進(jìn)位將兩個(gè)一位二進(jìn)制數(shù)A和B相加。,1位全加器邏輯電路圖,串行進(jìn)位加法器,CO,CO,B3,A3,CI,圖4-3-2 4位逐位進(jìn)位加法器,由于每一位相加結(jié)果，必須等到低一位的進(jìn)位產(chǎn)生以后才能建立，因此這種結(jié)構(gòu)也叫做逐位進(jìn)位加法器。 串行進(jìn)位加法器的特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，最大缺點(diǎn)是運(yùn)算速度慢。為了提高運(yùn)算速度，必須減小或消除由于進(jìn)位信號(hào)逐位傳遞所消耗的時(shí)間，采用超前進(jìn)位加法器。,B2,A2,B1,A1,B0,A0,

9、CO,CI,CO,CI,CO,CI,F3,F2,F1,F0,在位全加器的基礎(chǔ)上，可以構(gòu)成多位加法電路。,超前進(jìn)位加法器,邏輯圖,由位超前進(jìn)位全加器邏輯電路可知，各位進(jìn)位信號(hào)Y2、Y3、Y4只與兩個(gè)加數(shù)有關(guān)，是并行產(chǎn)生的，都只需要經(jīng)歷一級(jí)與非門和一級(jí)與或非門的延遲時(shí)間。超前進(jìn)位加法器大大提高了運(yùn)算速度。,位超前進(jìn)位全加器集成電路有：CT54 283/CT74 283、CT54 S 283/CT74 S 283、CT54 LS 283/ CT74 LS 283、CC4008等。,4.3.2 編碼器,編碼：用二進(jìn)制代碼表示信號(hào)、事物等過程稱為編碼。能完成編碼功能的電路稱為編碼器。,用二進(jìn)制數(shù)碼表示十

10、進(jìn)制數(shù)，叫做二十進(jìn)制編碼(BCD)。,能識(shí)別輸入（請(qǐng)求編碼）信號(hào)的優(yōu)先級(jí)別，并進(jìn)行編碼的邏輯部件稱為優(yōu)先編碼器。,根據(jù)編碼的概念，編碼器的輸入端子數(shù)N和輸出端子數(shù)n應(yīng)該滿足關(guān)系式：N2n。,概念,待編碼信號(hào),二進(jìn)制代碼,輸入：I0I7 8個(gè)高電平信號(hào)， 輸出：3位二進(jìn)制代碼Y2Y1Y0。 故也稱為8線3線編碼器。,2.普通編碼器,用n位二進(jìn)制代碼可對(duì)N2n個(gè)輸入信號(hào)進(jìn)行編碼，輸出相應(yīng)的n位二進(jìn)制代碼。,特點(diǎn)：輸入I0I7當(dāng)中只允許一個(gè)輸入變量有效，即取值為1（高電平有效）。,三位二進(jìn)制普通編碼器,3位二進(jìn)制編碼器的真值表,邏輯表達(dá)式：,(利用無關(guān)項(xiàng)化簡(jiǎn)),優(yōu)先編碼器：允許同時(shí)在n個(gè)輸入端有多個(gè)

11、輸入信號(hào)有效，編碼器按輸入線編號(hào)的大小來排列優(yōu)先級(jí)，只對(duì)同時(shí)輸入的多個(gè)信號(hào)中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。,3優(yōu)先編碼器,設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。,3位二進(jìn)制優(yōu)先編碼器的真值表,邏輯表達(dá)式：,圖4-3-9 8線-3線優(yōu)先編碼器 CT54148/CT74148邏輯符號(hào),4常用中規(guī)模優(yōu)先編碼器,8線-3線優(yōu)先編碼器： CT54148/CT74148 CT54LS148/CT74LS148 CC4532 10線-4線優(yōu)先編碼器： CT54147/CT74147 CT54LS147/CT74LS147 CC40147,輸入信號(hào)（低電平有效）,選通使能信號(hào)（低電平有效）,選通輸出

12、端，低電平表示“電路工作，無編碼信號(hào)輸入”。,擴(kuò)展輸出端，低電平表示“電路工作，有編碼信號(hào)輸入”。,功能表,輸出編碼。,邏輯圖,集成8線3線優(yōu)先編碼器74LS148,5.編碼器電路擴(kuò)展應(yīng)用,輸入信號(hào)的連接；,級(jí)聯(lián)問題（芯片工作的優(yōu)先級(jí)）；,輸出信號(hào)的連接。,解：輸入信號(hào) 需用兩片,級(jí)聯(lián)問題,高優(yōu)先級(jí),低優(yōu)先級(jí),輸出信號(hào),74LS148擴(kuò)展的16線4線優(yōu)先編碼器,1.二進(jìn)制譯碼,設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)有效（為1或?yàn)?），其余全無效（為0或?yàn)?）。,2線4線譯碼器：,4.3.3 譯碼器,概念：譯碼是編碼的逆過程，將輸入的每

13、個(gè)二進(jìn)制代碼賦予的含義“翻譯”過來，并給出相應(yīng)的輸出信號(hào)。具有譯碼功能的邏輯部件稱為譯碼器。,根據(jù)譯碼的概念，譯碼器的輸出端子數(shù)N和輸入端子數(shù)n之間應(yīng)該滿足關(guān)系式：N2n。,2線4線譯碼器真值表,邏輯函數(shù)：,2線4線譯碼器電路,3線-8線譯碼器,圖4-3-14 3線-8線譯碼器邏輯符號(hào)(74LS138),表4-3-6 3線-8線譯碼器功能表,控制門使能信號(hào)有效時(shí)，輸出邏輯表達(dá)式：,每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng),解：輸出信號(hào),輸入信號(hào)和級(jí)聯(lián)問題,3線-8線譯碼器擴(kuò)展,74LS138擴(kuò)展的4線16線譯碼器,分析下圖譯碼器構(gòu)成的電路的邏輯功能：,寫表達(dá)式：,寫表達(dá)式：,功能描述：,此電路是1位加法器。A是

14、低位的進(jìn)位CI，B、C是兩個(gè)加數(shù)，F(xiàn)1為加法器的和S，F(xiàn)2為加法器向高位的進(jìn)位CO。,二進(jìn)制譯碼器的應(yīng)用很廣，典型的應(yīng)用有以下幾種： 實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的地址譯碼； 實(shí)現(xiàn)邏輯函數(shù)； 帶使能端的譯碼器可用作數(shù)據(jù)分配器。,. 4線-10線譯碼器（二十進(jìn)制譯碼器）,BCD/DEC,Y0,Y1,Y2,Y3,A0,A1,1,2,0,1,2,3,圖4-3-15 4線-10線譯碼器邏輯符號(hào),4,5,6,7,Y4,Y5,Y6,Y7,A2,4,表4-1-7 4線-10線譯碼器真值表,A3,8,8,9,Y8,Y9,4. 譯碼顯示電路的設(shè)計(jì) （1）電路結(jié)構(gòu)（8421BCD譯碼顯示電路）,顯示器件輝光數(shù)碼管、七段熒光數(shù)碼管

15、、液晶顯示器,a.工作原理,圖4-3-18 七段字形,驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)等翻譯成人們習(xí)慣的形式，并直觀地顯示出來的電路，稱為顯示譯碼器。,優(yōu)點(diǎn)：亮度高，響應(yīng)時(shí)間短； 缺點(diǎn)：工作電流大。,共陰極接法,b.顯示代碼概念,9的顯示代碼,圖4-3-19 七段顯示譯碼器邏輯符號(hào),功能：將輸入的二十進(jìn)制代碼轉(zhuǎn)換成十進(jìn)制數(shù)碼對(duì)應(yīng)各段的驅(qū)動(dòng)信號(hào)。,c.集成顯示譯碼器（7448）,測(cè)試燈輸入端LT：低電平有效。當(dāng)LT=0時(shí)，數(shù)碼管七段全亮,與輸入的譯碼信號(hào)無關(guān)。用于測(cè)試數(shù)碼管的好壞。,滅燈輸入、滅零輸出端BI/RBO。此端可以作輸入端，也可以作輸出端。作輸入端使用時(shí)，如果

16、BI=0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。作輸出端使用時(shí)，受控于RBI和LT。當(dāng)RBI=0，LT=1，且輸入為0的二進(jìn)制碼0000時(shí)，即實(shí)現(xiàn)“滅零”時(shí)，RBO輸出低電平，即RBO=0，用以指示該片正處于滅零狀態(tài)。,表4-3-8 七段顯示譯碼器功能表,概念：能完成比較兩個(gè)數(shù)字的大小或是否相等的各種邏輯功能電路統(tǒng)稱為數(shù)值比較器。,4.3.5 數(shù)值比較器,位數(shù)值比較器,COMP,圖4-3-22 數(shù)值比較器通用邏輯符號(hào),根據(jù)電路寫表達(dá)式：,根據(jù)表達(dá)式列寫數(shù)值比較器的真值表：,表4-3-9 圖4-3-23所示電路真值表,集成位數(shù)值比較器,多位數(shù)值比較器是由高位開始比較，逐位進(jìn)行。對(duì)于集成數(shù)值比較器，設(shè)

17、置有級(jí)聯(lián)信號(hào)輸入端，接收來自低位比較器的輸出結(jié)果。若比較器的各位比較結(jié)果都相等，最終結(jié)果取決于級(jí)聯(lián)信號(hào)輸入。,圖4-3-25 4位數(shù)值比較器邏輯符號(hào),COMP,A0,A1,A2,AB,AB,AB,0,3,P,FAB,FAB,A3,B0,B1,B2,0,3,Q,B3,PQ,PQ,PQ,FAB,在單獨(dú)使用或作為最低位片使用時(shí)，為了不影響比較結(jié)果，低位片級(jí)聯(lián)輸入AB、AB應(yīng)置，A=B置。,表4-3-10 4位數(shù)值比較器真值表,FAB,FAB,FAB,1,圖4-3-26 4位數(shù)值比較器擴(kuò)展成8位數(shù)值比較器,數(shù)值比較器的位數(shù)擴(kuò)展,(1) 級(jí)聯(lián)擴(kuò)展,由圖可見，低位的比較結(jié)果作為高位的條件。級(jí)聯(lián)擴(kuò)展法結(jié)構(gòu)簡(jiǎn)

18、單，但運(yùn)算速度低。,(2) 并聯(lián)擴(kuò)展,COMP 0,0,3,P,Q,PQ,PQ,0,3,COMP 4,A3,PQ,PQ,B3,0,0,1,A2,B2,A1,B1,A0,B0,PQ,COMP 1,0,3,P,Q,PQ,PQ,0,3,COMP 2,0,3,P,Q,PQ,PQ,0,3,COMP 3,0,3,P,Q,PQ,PQ,0,3,圖4-3-26 并聯(lián)方式擴(kuò)展數(shù)值比較器的位數(shù),并聯(lián)擴(kuò)展采用兩級(jí)比較法，各組的比較是并行進(jìn)行的，因此運(yùn)算速度比級(jí)聯(lián)擴(kuò)展快。,數(shù)據(jù)選擇器又稱多路選擇器(Multiplexer, 簡(jiǎn)稱MUX)。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個(gè)單刀多擲開關(guān)

19、。,數(shù)據(jù)選擇器示意圖,4.3.6 數(shù)據(jù)選擇器,功能描述：選擇多個(gè)輸入通道中的任意一路信號(hào)傳送到輸出端，作為輸出信號(hào)。,特點(diǎn)：在某一時(shí)刻，N 個(gè)輸入端中只允許有個(gè)輸入信號(hào)被選擇作為輸出信號(hào)；輸入信號(hào)的選擇是通過數(shù)據(jù)選擇端（地址端）的二進(jìn)制代碼來進(jìn)行的。顯然，數(shù)據(jù)選擇端子的數(shù)目 n 應(yīng)該滿足N2n的關(guān)系。,圖4-3-27 數(shù)據(jù)選擇器通用邏輯符號(hào),1、4選1數(shù)據(jù)選擇器,功能表,工作時(shí)：,4選1數(shù)據(jù)選擇器電路圖,2.雙4選1數(shù)據(jù)選擇器74LS153,公共的 地址輸入端,獨(dú)立的數(shù)據(jù)輸入端和輸出端,選通控制端,根據(jù)邏輯圖及傳輸門的工作特點(diǎn)，寫出函數(shù)表達(dá)式：,可見，通過A1A0的種組合，可以從D3D0路輸入

20、數(shù)據(jù)中選擇路送到輸出端，從而實(shí)現(xiàn)了數(shù)據(jù)選擇的功能。,3. 8選1數(shù)據(jù)選擇器CT54S151/CT74S151,MUX,S,A0,A1,A2,D0,D1,D2,D3,D4,D5,D6,D7,0,2,0,1,2,3,4,5,6,7,G,0,7,Y,Y,圖4-3-30 8選1數(shù)據(jù)選擇器邏輯符號(hào),EN,表4-3-12 8選1數(shù)據(jù)選擇器真值表,8選1數(shù)據(jù)選擇器的邏輯表達(dá)式：,MUX,S,A0,A1,A2,D0,D1,D2,D3,D4,D5,D6,D7,0,2,0,1,2,3,4,5,6,7,G,0,7,Y,Y,圖4-3-30 8選1數(shù)據(jù)選擇器邏輯符號(hào),EN,CT54S151/CT74S151是互補(bǔ)輸出的

21、8選1數(shù)據(jù)選擇器。,MUX,A0,A1,D0,D1,D2,D3,0,1,0,1,2,3,G,0,3,0,1,2,3,EN,EN,D4,D5,D6,D7,A2,4數(shù)據(jù)選擇器的功能擴(kuò)展,圖4-3-31 由CT74153雙4選1數(shù)據(jù)選擇器組成8選1數(shù)據(jù)選擇器,(1) 雙4選1數(shù)據(jù)選擇器擴(kuò)展為8選1數(shù)據(jù)選擇器,合理地利用數(shù)據(jù)選擇器的選通端，可以實(shí)現(xiàn)功能擴(kuò)展。,(2) 8選1數(shù)據(jù)選擇器擴(kuò)展為32選1數(shù)據(jù)選擇器,EN,0 7,2,G,0,7,MUX,Y,0,EN,0 7,2,G,0,7,MUX,Y,0,EN,0 7,2,G,0,7,MUX,Y,0,EN,0 7,2,G,0,7,MUX,Y,0,圖4-3-3

22、1 8選1擴(kuò)展成32選1的一種結(jié)構(gòu),奇偶校驗(yàn)：在信息碼之后，加一位校驗(yàn)碼位，使碼組中1的碼元個(gè)數(shù)為奇數(shù)或偶數(shù)。若有一位由變?yōu)榛蛴勺優(yōu)?，則碼組中的碼元數(shù)的奇偶性不符原先約定，因而能檢測(cè)出有一位差錯(cuò)。 有奇偶校驗(yàn)?zāi)芰澳墚a(chǎn)生校驗(yàn)奇偶碼的電路稱為奇偶檢驗(yàn)/產(chǎn)生電路。,4.3.7奇偶產(chǎn)生/校驗(yàn)電路,概念,2、4位奇偶校驗(yàn)器,3、 8位奇偶校驗(yàn)器,多變量異或運(yùn)算 在多變量異或運(yùn)算中，若“1”的個(gè)數(shù)為奇數(shù)，則結(jié)果為“1”；若“1”的個(gè)數(shù)為偶數(shù)，則結(jié)果為“0”，與變量為“0”的個(gè)數(shù)無關(guān)。 異或門相當(dāng)于模2加運(yùn)算。,表4-1-13 9位奇偶產(chǎn)生器/校驗(yàn)器真值表,FEV,FOD,G3 (EVEN),G4 (OD

23、D),EVEN,ODD,A,B,C,D,E,F,G,H,2k,=,=,若輸入中的個(gè)數(shù)為偶數(shù)，則,若輸入中的個(gè)數(shù)為奇數(shù)，則,4,3,3,4,圖4-1-33 8位奇偶產(chǎn)生器/校驗(yàn)器(CT54180/CT74180)的邏輯符號(hào),4集成的8位奇偶產(chǎn)生器/校驗(yàn)器,5奇偶校驗(yàn)器的應(yīng)用,EVEN,ODD,A,B,C,D,E,F,G,H,2k+1,EVEN,ODD,A,B,C,D,E,F,G,H,2k+1,1,D0,D7,D0,D7,FOD,FOD,FEV,1,圖4-1-34 奇偶校驗(yàn)系統(tǒng),奇數(shù)產(chǎn)生器。若輸入中有奇數(shù)個(gè)1，則FOD=0；反之FOD=1。,奇數(shù)校驗(yàn)器。若傳輸正確，則FOD=1，F(xiàn)EV=0；否則相

24、反。,4.4 單元級(jí)組合邏輯電路的設(shè)計(jì)和分析方法,以模塊化的組合邏輯單元電路為主構(gòu)成的組合邏輯電路稱為單元級(jí)組合邏輯電路。, 進(jìn)行邏輯抽象，列出邏輯真值表。 根據(jù)真值表，寫出相應(yīng)的邏輯函數(shù)表達(dá)式。 將邏輯函數(shù)表達(dá)式變換為適當(dāng)?shù)男问?，以滿足組合邏輯單元電路芯片的輸入、輸出要求。 根據(jù)變換的邏輯函數(shù)表達(dá)式畫出邏輯電路連接圖。 （切記：組合邏輯單元電路的附加控制端的連接?。?一、單元級(jí)組合邏輯電路的設(shè)計(jì)方法,分析過程一般按下列步驟進(jìn)行： ,1.用譯碼器設(shè)計(jì)組合邏輯電路,寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)之和），并變換為與非-與非形式 ；,畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。,n線2n線譯碼

25、器有2n個(gè)代碼組合，包含了n變量函數(shù)的全部最小項(xiàng)。當(dāng)譯碼器的使能端有效時(shí)，每個(gè)輸出（一般為低電平輸出）對(duì)應(yīng)相應(yīng)的最小項(xiàng),即 。因此只要將函數(shù)的輸入變量加至譯碼器的地址輸入端，并在輸出端輔以少量的門電路，便可以實(shí)現(xiàn)邏輯函數(shù)。,一般步驟：,例：試?yán)?線8線譯碼器74LS138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：,解：最小項(xiàng)之和形式,化為與非與非式,畫邏輯電路,例：試?yán)?線8線譯碼器產(chǎn)生一組多輸出邏輯函數(shù)。,解：當(dāng)S=1時(shí)，3線8線譯碼器各輸出端的函數(shù)式為：, 將Z1Z4化為最小項(xiàng)之和的形式：, 經(jīng)轉(zhuǎn)換得：, 畫邏輯圖,2.用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路,因?yàn)槿魏谓M合邏輯函數(shù)總可以用

26、最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項(xiàng)mi，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。,如果一個(gè)MUX的地址變量個(gè)數(shù)為n，則對(duì)這個(gè)2n選1的MUX的輸出具有標(biāo)準(zhǔn)與或表達(dá)式的形式。,若組合邏輯函數(shù)的輸入變量為K個(gè)，MUX的地址變量為n個(gè)，則有三種情況：Kn、Kn、Kn。, Kn,例：試用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路。,解：邏輯函數(shù)變形為最小項(xiàng)之和形式,比較可得：,D0=0，D1=1，D2=1，D3=1, Kn （Kn+1）,例：試用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路。,解：邏輯函數(shù)變形為最小項(xiàng)之和形式,比

27、較可得：當(dāng) A1A0AB 時(shí)，,選地址A1A0=AB,練習(xí)：試用4選1數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路。, Kn,例：試用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)如下邏輯函數(shù)的組合邏輯電路。,解：邏輯函數(shù)變形為最小項(xiàng)之和形式,比較可得： A2=0，A1=A，A0=B,D0=0，D1=1，D2=1，D3=0,D4=D5=D6=D7=0,3.用加法器設(shè)計(jì)組合邏輯電路,例：試用4位超前進(jìn)位加法器74LS283構(gòu)成4位減法器。,解：設(shè)被減數(shù)為A3A2A1A0，減數(shù)為B3B2B1B0。由二進(jìn)制運(yùn)算法則可知，A3A2A1A0減去B3B2B1B0等于A3A2A1A0加上B3B2B1B0的補(bǔ)碼

28、。而補(bǔ)碼等于反碼加1。故B3B2B1B0的補(bǔ)碼可以利用非門求B3B2B1B0的反碼，利用低位進(jìn)位輸入端CI接1實(shí)現(xiàn)B3B2B1B0的反碼加1。,例：設(shè)計(jì)一個(gè)能將BCD代碼轉(zhuǎn)換為余3代碼的代碼轉(zhuǎn)換器。,解：列出代碼轉(zhuǎn)換電路的邏輯真值表：,可得： Y3Y2Y1Y0=DCBA+ 0011,二、單元級(jí)組合邏輯電路的分析方法,1.以譯碼器、數(shù)據(jù)選擇器為核心的組合邏輯電路, 寫出邏輯表達(dá)式； 列出真值表； 分析電路的邏輯功能。,2.以優(yōu)先編碼器、超前進(jìn)位加法器、數(shù)值比較器為核心的組合邏輯電路, 列出邏輯真值表； 分析電路的邏輯功能。,例：分析下圖電路的邏輯功能。,解：邏輯表達(dá)式,邏輯真值表,功能分析,此電

29、路是1位加法器。A是低位的進(jìn)位CI，B、C是兩個(gè)加數(shù)，Y1為加法器的和S，Y2為加法器向高位的進(jìn)位CO。,例：分析下圖電路的邏輯功能。,4位加法器,4位數(shù)值比較器,解：邏輯真值表,分析： 當(dāng)D3D09時(shí)，Y（AB）0，Y3Y0等于D3D0，即為十進(jìn)制數(shù)的09； 當(dāng)D3D09時(shí)，Y（AB）1，則加法器將D3D0 加上6，Y3Y0就等于調(diào)整后的十進(jìn)制數(shù)的個(gè)位，同時(shí)CO1表示十進(jìn)制數(shù)的十位。,結(jié)論： 此電路是將4位二進(jìn)制數(shù)D3D0轉(zhuǎn)化為十進(jìn)制數(shù)的8421BCD碼的電路。,4.5 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn),一、競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象,在組合電路中，某一輸入變量經(jīng)不同途徑傳輸后，由于門電路的傳輸延遲時(shí)間的不同

30、，則到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。,由于競(jìng)爭(zhēng)而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺），這種現(xiàn)象稱為冒險(xiǎn)。,正脈沖“1”型冒險(xiǎn),AB,當(dāng)B=C=1時(shí)，,注意：競(jìng)爭(zhēng)的存在不一定都會(huì)產(chǎn)生冒險(xiǎn)（毛刺）。,由于不同的傳輸路徑的門電路的延遲造成的競(jìng)爭(zhēng) 自競(jìng)爭(zhēng)。,負(fù)脈沖“0”型冒險(xiǎn),由于門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的電平跳變時(shí)有時(shí)間差造成的競(jìng)爭(zhēng) 互競(jìng)爭(zhēng)。,一個(gè)變量以原變量和反變量出現(xiàn)在邏輯函數(shù)F中時(shí)，則該變量是具有競(jìng)爭(zhēng)條件的變量。如果消去其他變量（令其他變量為0或1），留下具有競(jìng)爭(zhēng)條件的變量， 若函數(shù)出現(xiàn) 則產(chǎn)生負(fù)的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“0”型冒

31、險(xiǎn)； 若函數(shù)出現(xiàn) 則產(chǎn)生正的尖峰脈沖的冒險(xiǎn)現(xiàn)象，“1”型冒險(xiǎn)。,二、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的檢查方法,1. 代數(shù)識(shí)別法,例：用代數(shù)識(shí)別法檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。,解：A是具有競(jìng)爭(zhēng)條件的變量。,例：用代數(shù)識(shí)別法判斷電路是否存在冒險(xiǎn)現(xiàn)象。,解：A和C是具有競(jìng)爭(zhēng)條件的變量。,變量C不存在冒險(xiǎn)現(xiàn)象。,如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，則可能發(fā)生冒險(xiǎn)現(xiàn)象。 如圖，圖上兩卡諾圈相切，當(dāng)輸入變量ABC由011變?yōu)?11時(shí)，Y從一個(gè)卡諾圈進(jìn)入另一個(gè)卡諾圈，若把圈外函數(shù)值視為0，則函數(shù)值可能按 1- 0 -1 變化，從而出現(xiàn)毛刺。,2. 卡諾圖識(shí)別法,毛刺很窄，因此常在輸出端對(duì)地并接濾波電容C，或在本級(jí)輸出端與下級(jí)輸入端之間，串接一個(gè)積分電路，可將尖峰脈沖消除。但C或R、C的引入會(huì)使輸出波形邊沿變斜，故參數(shù)要選擇合適，一般由實(shí)驗(yàn)確定。,三、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的消除,1. 接入濾波電容法,加濾波電路排除冒險(xiǎn),毛刺僅發(fā)生在輸入信號(hào)變化的瞬間，因此在這段時(shí)間內(nèi)先將門封鎖，待電路進(jìn)入穩(wěn)態(tài)后，再加選通脈沖使輸出門電路開門。這樣可以抑制尖峰脈沖的輸出。該方法簡(jiǎn)單易行，但選通信號(hào)的作用時(shí)間和極性等一定要合適。,2. 引入選通脈沖法,利用選通脈沖克服