1、第2章 TMS320C54x的硬件結(jié)構(gòu),2.1 C54x的基本結(jié)構(gòu) 2.2 C54x的主要特性和外部引腳 2.3 C54x的內(nèi)部總線結(jié)構(gòu),2.1 C54x的基本結(jié)構(gòu),TMS320C54x（簡(jiǎn)稱(chēng)C54x） TI公司設(shè)計(jì)的16位定點(diǎn)數(shù)字信號(hào)處理器 采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行速度 適應(yīng)于遠(yuǎn)程通信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無(wú)線電通信系統(tǒng)中。,2.1 C54x的基本結(jié)構(gòu),1. C54x的主要優(yōu)點(diǎn), 圍繞1組程序總線、3組數(shù)據(jù)總線和4組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。, 具有高度并行性和專(zhuān)用硬件邏輯的CPU設(shè)計(jì)，提高了芯片的性能。, 具有

2、完善的尋址方式和高度專(zhuān)業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實(shí)現(xiàn)和高級(jí)語(yǔ)言編程的優(yōu)化。, 模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展。, 采用先進(jìn)的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。, 采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。,2. C54x的內(nèi)部結(jié)構(gòu),TMS320C54x的組成,中央處理器CPU,I/O功能擴(kuò)展接口,內(nèi)部總線控制,特殊功能寄存器,數(shù)據(jù)存儲(chǔ)器RAM,程序存儲(chǔ)器ROM,串行口,主機(jī)通信接口HPI,定時(shí)系統(tǒng),中斷系統(tǒng),2. C54x的內(nèi)部結(jié)構(gòu),TMS320C54x的硬件結(jié)構(gòu)圖,特殊功能寄存器,2.2 C54x的主要特性和外部引腳,2.2.1 C

3、54x的主要特性,1、CPU 2、存儲(chǔ)器 3、指令系統(tǒng) 其特性還將在后面章節(jié)專(zhuān)門(mén)介紹,2.2.1 C54x的主要特性,4在片外圍電路, 具有軟件可編程等待狀態(tài)發(fā)生器 設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路 帶有內(nèi)部振蕩器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器 支持全雙工操作的串行口，可進(jìn)行8位或16位串行通信,2.2.1 C54x的主要特性,4在片外圍電路, 帶4位預(yù)定標(biāo)器(前置分頻器）的16位可編程定時(shí)器 設(shè)有與主機(jī)通信的并行接口（HPI） 具有外部總線判斷控制，以斷開(kāi)外部的數(shù)據(jù)總線、地址總線和控制信號(hào) 數(shù)據(jù)總線具有總線保持器特性,2.2.1 C54x的主要特性,5電源, 具有多種節(jié)電模式。 可用ID

4、LE1、IDLE2和IDLE3指令來(lái)控制芯片功耗，使CPU工作在省電方式。 可在軟件控制下，禁止CLKOUT輸出信號(hào)。,6片內(nèi)仿真接口, 具有符合IEEE1149.1標(biāo)準(zhǔn)的片內(nèi)仿真接口。,2.2.1 C54x的主要特性,7速度, 5.0V電壓的器件，其速度可達(dá)到40MIPS，指令周期時(shí)間為25ns。 3.3V電壓的器件，其速度可達(dá)到80MIPS，指令周期時(shí)間為12.5ns。 2.5V電壓的器件，其速度可達(dá)到100MIPS，指令周期時(shí)間為10ns。 1.8V電壓的器件，其速度可達(dá)到200MIPS，每個(gè)核的指令周期時(shí)間為10ns。,2.2.2 C54x的引腳功能,C5402共有144個(gè)引腳，引腳分

5、布如圖。,2.2.2 C54x的引腳功能,TMS320C5402引腳：,電源引腳 時(shí)鐘引腳 控制引腳 地址和數(shù)據(jù)引腳,串行口引腳 主機(jī)接口引腳 通用I/O引腳 測(cè)試引腳,2.2.2 C54x的引腳功能,1. 電源引腳,C5402采用雙電源供電，其引腳有： CVDD（16、52、68、91、125、142）， 電壓為+1.8V，為CPU內(nèi)核提供的專(zhuān)用電源； DVDD（4、33、56、75、112、130）， 電壓為+3.3V，為各I/O引腳提供的電源； VSS（3、14、34、40、50、57、70、76、93、 106、111、128），接地。,電源電路,2時(shí)鐘引腳,C5402的時(shí)鐘發(fā)生器由內(nèi)

6、部振蕩器和鎖相環(huán)PLL構(gòu)成，其引腳功能如表2.2.1所示。,CLKOUT：主時(shí)鐘輸出引腳,周期為CPU的機(jī)器周期。,CLKMD1、CLKMD2和CLKMD3： 設(shè)定時(shí)鐘工作模式引腳，用來(lái)硬件配置時(shí)鐘模式。,X2/CLKIN：時(shí)鐘振蕩器引腳。 若使用內(nèi)部時(shí)鐘，用來(lái)外接晶體電路； 若使用外部時(shí)鐘，該引腳接外部時(shí)鐘輸入。,X1：時(shí)鐘振蕩器引腳。 若使用內(nèi)部時(shí)鐘，用來(lái)外接晶體電路； 若使用外部時(shí)鐘，該引腳懸空。,TOUT：定時(shí)器輸出引腳。,時(shí)鐘電路設(shè)計(jì)內(nèi)部振蕩電路,時(shí)鐘電路設(shè)計(jì)晶體振蕩電路,3.3V,3控制引腳,控制引腳用來(lái)產(chǎn)生和接收外部器件的各種控制信號(hào)，引腳功能見(jiàn)表2.2.2。,3控制引腳,專(zhuān)用復(fù)

7、位芯片和單片機(jī)兩種復(fù)位方式,4地址和數(shù)據(jù)引腳 C5402芯片共有20個(gè)地址引腳和16條數(shù)據(jù)引腳 。 地址引腳用來(lái)尋址外部程序空間、外部數(shù)據(jù)空間和片外I/O空間。 A19A0：可尋址1M的外部程序空間 64K外部數(shù)據(jù)空間 64K片外I/O空間,4地址和數(shù)據(jù)引腳,數(shù)據(jù)引腳：用于在處理器、外部數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器和I/O器件之間進(jìn)行16位數(shù)據(jù)并行傳輸。 D15D0：組成16位外部數(shù)據(jù)總線。 在下列情況下，D15D0將呈現(xiàn)高阻狀態(tài)。, 當(dāng)沒(méi)有輸出時(shí),外擴(kuò)數(shù)據(jù)存儲(chǔ)器電路設(shè)計(jì),外擴(kuò)程序存儲(chǔ)器電路,液晶顯示電路設(shè)計(jì),5. 串行口引腳 C5402器件有兩個(gè)McBSP串行口，共有12個(gè)外部引腳。,BCLKR0

8、：緩沖串行口0同步接收時(shí)鐘信號(hào)； BCLKR1：緩沖串行口1同步接收時(shí)鐘信號(hào)； BCLKX0：緩沖串行口0同步發(fā)送時(shí)鐘信號(hào)； BCLKX1：緩沖串行口1同步發(fā)送時(shí)鐘信號(hào)； BDR0：緩沖串行口0的串行數(shù)據(jù)接收輸入； BDR1：緩沖串行口1的串行數(shù)據(jù)接收輸入；,5. 串行口引腳,BDX0：緩沖串行口0的串行數(shù)據(jù)發(fā)送輸出； BDX1：緩沖串行口1的串行數(shù)據(jù)發(fā)送輸出； BFSR0：緩沖串行口0同步接收信號(hào)； BFSR1：緩沖串行口1同步接收信號(hào)； BFSX0：緩沖串行口0同步發(fā)送信號(hào)； BFSX1：緩沖串行口1同步發(fā)送信號(hào)。,6. 主機(jī)接口HPI引腳,C5402的HPI接口是一個(gè)8位并行口，用來(lái)與主

9、設(shè)備或主處理器接口，實(shí)現(xiàn)DSP與主設(shè)備或主處理器間的通信。,主機(jī)控制信號(hào)。 用于主機(jī)選擇所要尋址的寄存器；,6. 主機(jī)接口HPI引腳,HBIL：字節(jié)識(shí)別信號(hào)，用來(lái)判斷主機(jī)送來(lái)的數(shù)據(jù)是 第1字節(jié)還是第2字節(jié)。,HCNTL0 HCNTL1,7. 通用I/O引腳,C5402芯片都有2個(gè)通用的I/O引腳，分別為：,測(cè)試程序： .text _c_int00: SSBX XF CALL DELAY RSBX XF CALL DELAY B _c_int00,DELAY: STM #999,BRC RPTB done-1 RPT #9999 NOP done: RET .end,8. 測(cè)試引腳,C5402芯片具有符合IEEE1149.1標(biāo)準(zhǔn)的在片仿真接口。,在片仿真接口電路,2.3 C54x的內(nèi)部總線結(jié)構(gòu),TMS320C54x的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。,總線結(jié)構(gòu),1組程序總線PB 3組數(shù)據(jù)總線CB、DB、EB 4組地址總線PAB、CAB、DAB、EAB,1程序總線PB,主要用來(lái)