1、Chapter 10,Memory,What is the memory like ?,Memory,we usually reserve the word “memory” to refer to bits that are sorted in a structured way,usually as a two-dimensional array in which one row of bits is accessed at a time.(P799),Read only memory (ROM)只讀存儲(chǔ)器,ROM is nonvolatile memory (非易失性存儲(chǔ)器)；that i

2、s ,its contents are preserved even if no power is applied.,Memory-not! (P800),1,A,A,.,0,n1,decoder,A,.,i cell,b 1,.,1,D,.,.,W,i,0 cell,D,n,.,1,Bit line,.,2 -1,Data Output,D,W,.,0,0,1 cell,cell,W,Memory cells,Word line,W 2n -1,Address inputs,Memory,Word line : each decoder output is called a “word li

3、ne”because it selects one row or word of the table stored in the ROM. Bit line: The bit line corresponds to one output bit of the ROM.,Read only memory (ROM),Mask ROM: use a diode or transistor as memory connection.,The data can only be write in the manufacture process, can not be changed by the use

4、rs !,Active-high decoder output (word line ),Read only memory (ROM),P-ROM: Programmable ,add a fuse to the diode.,The fuse can be melted by the user to write “0” !,A0,A0,W0=1,ACTIVE HIGH,W0 W1 W2 W3,D3 D2 D1 D0,A1,A1,0,1,0,通,通,0,0,1,通,0,或門(mén)陣列輸出表達(dá)式,與門(mén)陣列輸出表達(dá)式,ROM存儲(chǔ)內(nèi)容的真值表,0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0

5、,D3 D2 D1 D0,存 儲(chǔ) 內(nèi) 容,0 0 0 1 1 0 1 1,A1 A0,地 址,Memory,Construct with a binary decoder and a memory array !,Memory,Data bits are stored in a structured way,Once a word line is selected, all the bits in this line can be in output through the bit lines !,Memory,Example: When a2a1a0= 000, y4y3y2y1= 1000

6、; When a2a1a0= 101, y4y3y2y1= 0110;,Memory,A memory can be treated as a combinational circuit !,A truth table is stored in the memory array ! Each bit line is a function output !,Memory,Example:,Read only memory (ROM),AND-OR structure: Each word line is an output of AND gate; Each bit line is an out

7、put of OR gate.,9.1.4 Commercial ROM Types,Mask ROM PROM EPROM (OTP)ROM EEPROM Flash EPROM,Read only memory (ROM),EPROM(可擦除可編程只讀存儲(chǔ)器): Erasable PROM ,use floating-gate technology. Include EEPROM and FLASH .,The floating gate can be charged to write “0” and uncharged to write “1” !,Random access memor

8、y (RAM),Use memory device to store data bit, and use word line to control its input/output from bit line .,Static RAM (SRAM),The memory device is a latch ,the data is stable, and the access time is short, but the circuit is complex and expensive !,Dynamic RAM (DRAM),The memory device is capacitor,Ve

9、ry simple, high density; The output signal is very weak ,a sense amplifier is needed; The data stored need to refresh periodically !,Memory IC: ROM,If there are N address input, 2N word can be stored; CS and OE port can be used for expand the memory.,Memory IC: RAM,Use WE port to control data input/

10、output !,常用的典型SRAM的芯片有6116，6264，62256，62128等，Intel6116是容量為2K*8位的高速CMOS靜態(tài)RAM（SRAM）。常采用單一+15伏供電，輸入/輸出電平與TTL電平兼容。最大存取時(shí)間為120ns-200ns。 其管腳與功能如圖所示6116芯片的容量共有2048個(gè)存儲(chǔ)單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成個(gè)存儲(chǔ)陣列，即16384個(gè)存儲(chǔ)體?？刂凭€有3條：片選，輸出允許和讀寫(xiě)控制。當(dāng)片選信號(hào)為低電平時(shí)，芯片被選中，此時(shí)可以進(jìn)行讀寫(xiě)操作，當(dāng)R/W為低電平時(shí)，OE為任意狀態(tài)時(shí)，為寫(xiě)操作。即可將外部

11、數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)入芯片內(nèi)部被選中的存儲(chǔ)單元。 當(dāng)R/W為高電平，OE為低電平時(shí)，為讀操作，即可將存儲(chǔ)器的內(nèi)部數(shù)據(jù)送到外部數(shù)據(jù)總線上，當(dāng)控制信號(hào)均無(wú)效時(shí)，讀寫(xiě)禁止，數(shù)據(jù)總線呈高阻狀態(tài)。,三存儲(chǔ)器外部信號(hào)引線：D07數(shù)據(jù)線：傳送存儲(chǔ)單元內(nèi)容。 根數(shù)與單元數(shù)據(jù)位數(shù)相同。 A09地址線：選擇芯片內(nèi)部一個(gè)存儲(chǔ)單元。根數(shù)由存儲(chǔ)器容量決定。,CS片選線： 選擇存儲(chǔ)器芯片。當(dāng)CS信號(hào)無(wú)效，其他信號(hào)線不起作用。,R/W(OE/WE)讀寫(xiě)允許線 打開(kāi)數(shù)據(jù)通道，決定數(shù)據(jù) 的傳送方向和傳送時(shí)刻。,Intel6116存儲(chǔ)芯片的工作過(guò)程如下：讀出時(shí)，地址輸入線A10-A0送來(lái)的地址信號(hào)經(jīng)行地址譯碼器和列地址譯碼器，經(jīng)譯

12、碼后選中一個(gè)存儲(chǔ)單元，（8個(gè)基本存儲(chǔ)體），由控制線構(gòu)成讀出邏輯，打開(kāi)8個(gè)三態(tài)門(mén)，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門(mén)送到D7-D0輸出。寫(xiě)入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出相同，不過(guò)這時(shí)控制邏輯狀態(tài)不同，為寫(xiě)邏輯。打開(kāi)左邊的三態(tài)門(mén)和輸入數(shù)據(jù)控制電路，送到I/O電路，從而寫(xiě)到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。,不同的存儲(chǔ)器芯片，其存儲(chǔ)容量是不同的。例如某一半導(dǎo)體存儲(chǔ)器芯片，共有4K個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)8位二進(jìn)制信息，則該芯片的存儲(chǔ)容量是4K8bits或4K字節(jié)，簡(jiǎn)稱(chēng)4KB。,字節(jié)數(shù) （4K個(gè)字節(jié)數(shù)）,字節(jié)長(zhǎng)B （一個(gè)字節(jié)8bits）,存 儲(chǔ) 器,2存取速度 存取速度是反映存儲(chǔ)器工作速度的指標(biāo)，

13、它直接影響計(jì)算機(jī)主機(jī)的運(yùn)行速度。存取速度常用存儲(chǔ)器存取時(shí)間和存儲(chǔ)周期來(lái)表示。 存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器讀寫(xiě)操作到完成該操作所經(jīng)歷的時(shí)間。半導(dǎo)體存儲(chǔ)器的最大存取時(shí)間為十幾ns到幾百ns。 存儲(chǔ)周期是指啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔。通常存儲(chǔ)周期略大于存取時(shí)間，這取決于存儲(chǔ)器的具體結(jié)構(gòu)及工作機(jī)制。,4讀寫(xiě)線OE、WE(R/W) 連接讀寫(xiě)控制線RD、WR。,存儲(chǔ)器的連接,存儲(chǔ)器與微型機(jī)三總線的連接：,1數(shù)據(jù)線D0n 連接數(shù)據(jù)總線DB0n 2地址線A0N 連接地址總線低位AB0N。 3.片選線CS 連接地址總線高位ABN+1。,存儲(chǔ)器芯片的擴(kuò)充,用多片存儲(chǔ)器芯片組成微型計(jì)算機(jī)系統(tǒng)所

14、要求的存儲(chǔ)器系統(tǒng)。 要求擴(kuò)充后的存儲(chǔ)器系統(tǒng)引出線符合微型計(jì)算機(jī)機(jī)的總線結(jié)構(gòu)要求。,一.擴(kuò)充存儲(chǔ)器位數(shù) 例1用2K1位存儲(chǔ)器芯片組成 2K8位存儲(chǔ)器系統(tǒng)。 例2用2K8位存儲(chǔ)器芯片組成2K16位存儲(chǔ)器系統(tǒng)。,例1用2K1位存儲(chǔ)器芯片組成 2K8位存儲(chǔ)器系統(tǒng)。,當(dāng)?shù)刂?、片選和讀寫(xiě)信號(hào)有效，可并行存取8位信息,例2用2K8位存儲(chǔ)器芯片組成2K16位存儲(chǔ)器系統(tǒng)。,地址、片選和讀寫(xiě)引線并聯(lián)后引出，數(shù)據(jù)線并列引出,二.擴(kuò)充存儲(chǔ)器容量,例用1K4位存儲(chǔ)器芯片組成4K8位存儲(chǔ)器系統(tǒng)。,片選方法： 1.線選法微型機(jī)剩余高位地址總線直接連接各存儲(chǔ)器片選線。 2譯碼片選法微型機(jī)剩余高位地址總線通過(guò)地址譯碼器輸出片選信號(hào)。多片存儲(chǔ)器芯片組成大容量存儲(chǔ)器連接常用片選方法。,二.擴(kuò)充存儲(chǔ)器容量,地址線、數(shù)據(jù)線和讀寫(xiě)控制線均并聯(lián)。 為保證并聯(lián)數(shù)據(jù)線上沒(méi)有信號(hào)沖突，必須用片選信號(hào)區(qū)別不同芯片的地址空間。,例三片8KB的存儲(chǔ)器芯片組成 24KB 容量的存儲(chǔ)器。,確定各存儲(chǔ)器芯片的地址空間：,設(shè)CE1、CE2、CE3分別連接微型機(jī)的高位地址總線AB13、AB14、AB15,ABi 15141312 1