1、項目二 一位十進制加法計算器的邏輯電路設計與制作,任務一 BCD編碼器的邏輯電路設計與制作 任務二 譯碼器的邏輯電路設計與制作 任務三 一位十進制加法器的邏輯電路的設計和制作 仿真演練一 七段數(shù)碼管顯示電路 仿真演練二 全加器,任務一 BCD編碼器的邏輯電路設計與制作,【技能目標】 能設計并制作BCD碼編碼器。 【知識目標】 掌握編碼技術。 【實踐活動】 1.實踐活動內容 BCD編碼器實驗。,下一頁,任務一 BCD編碼器的邏輯電路設計與制作,【實踐活動】 2.實踐活動任務描述 在電路輸入端按下代表09的任何一個按鈕開關，在輸出端，LED就會顯示與該十進制數(shù)對應的二進制數(shù)值。任何時刻只允許輸入一

2、個有效信號。 3.實踐活動要求 要求每人用邏輯門設計BCD編碼器的控制電路，并在焊接板（或面包板）上將設計的電路搭建起來，然后調試并實現(xiàn)所要求的功能。 4.實踐儀器與元件 萬用表、電烙鐵、按鈕開關10只，紅色LED4只，集成邏輯門若干，電阻、電容若干，導線，焊接板（或面包板），焊錫絲,下一頁,上一頁,任務一 BCD編碼器的邏輯電路設計與制作,【實踐活動】 5.活動提示 （1）LED正、負板間加正向電壓時導通，一般電壓大于2V時發(fā)光，不加電壓或加反向電壓時不導通，LED不亮，應與LED串聯(lián)一1001000 的電阻保護LED不致因過流而損壞。 （2）10個按鈕開關代表09這10個十進制數(shù)，輸出4個

3、信號控制4個LED的顯示。 （3）此設計為組合邏輯，用集成邏輯門實現(xiàn)，設計方法可見后面的知識鏈接。,下一頁,上一頁,任務一 BCD編碼器的邏輯電路設計與制作,【知識鏈接：編碼器的基本知識】 按照被編碼信號的不同特點和要求，有二進制編碼器、二-十進制編碼器、優(yōu)先編碼器之分。一下著重介紹二進制編碼器和BCD編碼器。 1.二進制編碼器 用n位二進制代碼對N=2n個一般信號進行編碼的電路，叫做二進制編碼器。這種編碼器有一個特點：任何時刻只允許輸入一個有效信號，不允許同時出現(xiàn)兩個或兩個以上的有效信號，因而其輸入是一組互相排斥的變量。 觀以3位二進制編碼器為例，分析編碼器的工作原理。圖2-1所示是3位二進

4、制編碼的框圖，它的輸入是I0I7這8個高電平信號，輸出是3位二進制代碼Y2、Y1、Y0.為此，又把它叫做8-3線編碼器。輸出與輸入的對應關系如表2-1所示。,下一頁,上一頁,任務一 BCD編碼器的邏輯電路設計與制作,【實踐活動】 根據(jù)以上真值表，無需繪制卡諾圖，可以直接推導8-3線編碼器的邏輯表達式。 根據(jù)以上邏輯表達式可以繪制出8-3線編碼器的邏輯電路。如圖2-2。,下一頁,上一頁,任務一 BCD編碼器的邏輯電路設計與制作,【實踐活動】 2.BCD編碼器 將十進制數(shù)09這10個信號編成二進制代碼的電路叫二-十進制BCD編碼器。它和二進制編碼器特點一樣，任何時刻只允許輸入一個有效信號。 本項目

5、的任務是要實現(xiàn)一個十進制8421BCD編碼器，因輸入變量相互排斥，可直接列出編碼表如表2-2所示。將表中各位輸出碼為1的相應輸入變量相加，便可得到編碼器的各輸出表達式： 根據(jù)以上邏輯表達式可以繪制出8421BCD碼編碼器的邏輯電路，如圖2-3所示。,上一頁,返 回,任務二 譯碼器邏輯電路設計與制作,【技能目標】 能設計并使用譯碼器。 【知識目標】 （1）掌握編碼技術。 （2）掌握集成LED譯碼器的使用方法。,下一頁,任務二 譯碼器邏輯電路設計與制作,【實踐活動】 1.實踐活動任務描述 設計制作二-十進制譯碼顯示電路：以七段顯示譯碼器74LS48為核心制作十進制數(shù)譯碼顯示電路，電路的輸入端是4個

6、74LS48連接的按鈕開關，通過這4個按鈕開關輸入一個4位二進制數(shù)，這個二進制數(shù)經74LS48譯碼后驅動后端的LED數(shù)碼管顯示對應的十進制數(shù)字。 2.實踐活動要求 要求每人用74LS48譯碼器設計二-十進制譯碼顯示電路，并在焊接板（或面包板）上將設計的電路搭建起來，然后調試并實現(xiàn)所要求的功能。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,【實踐活動】 3.實踐儀器與元件 萬用表、電烙鐵、七段顯示譯碼器74LS48一片，按鈕開關4只，LED4數(shù)碼管1個，電阻、電容若干，導線，焊接板（或面包板），焊錫絲 4.活動提示 （1）務必詳細閱讀74LS48芯片說明書，正確連接按鈕開關和數(shù)碼管。 （2

7、）此設計為組合邏輯，用集成邏輯電路實現(xiàn)，設計方法可見后面的知識鏈接。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,【知識鏈接1：譯碼器的基本知識】 譯碼是編碼的逆過程，它的功能是將具有特定含義的二進制碼進行辨別，并轉換成控制信號，具有譯碼功能的邏輯電路稱為譯碼器。 1.二-十進制譯碼器 二-十進制譯碼器（見圖2-4）是最基本的二進制譯碼器，它有4個輸入端，需要譯碼的4位二進制代碼從這里并行輸入；有10個譯碼輸出端。功能是將4位并行輸入的二進制代碼，根據(jù)譯碼要求，選擇10輸出中的一個輸出譯碼信息。 表2-3所示為二-十進制譯碼器的真值表。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,

8、【知識鏈接1：譯碼器的基本知識】 由真值表可以推導出二-十進制譯碼器的邏輯表達式： 根據(jù)以上邏輯表達式，可以繪制出二-十進制譯碼器的邏輯電路，如圖2-5所示。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,【知識鏈接1：譯碼器的基本知識】 2.三線-八線譯碼器 功能是將3位并行輸入的二進制代碼，根據(jù)譯碼要求，選擇8個輸出中的一個輸出譯碼信息。典型的三線-八線譯碼器是74LS138. 74LS138有3個地址輸入端A、B、C，它們共有8種狀態(tài)的組合，即可譯出8個輸出信號Y0Y7。 74LS138的引腳排列見圖2-6，功能表見表2-4。 可用兩片38線譯碼器74LS138構成4-16線譯碼器，

9、其具體連接如圖2-7所示。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,【知識鏈接2：LED數(shù)碼管及其驅動電路】 LED數(shù)碼管（也稱發(fā)光二極管數(shù)碼管）是用顯示數(shù)字、文字和符號的常用器件。如圖2-8所示。 LED數(shù)碼管根據(jù)管內PN結的連接方式不同，可分為共陰數(shù)碼管和共陽數(shù)碼管兩種。共陰數(shù)碼管就是管內所有PN結的陰極都連在一起，如圖2-9（a）所示。使用時應將共陰端接低電平，陽極接顯示譯碼器的哥哥輸出端。共陽數(shù)碼管就是管內所有PN結的陽極都連在一起，如圖2-9（b）所示。使用時應將共陽端接高電平，陰極接顯示譯碼器的各個輸出端。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,【知識鏈接3：

10、集成LED譯碼器】 集成LED譯碼器的功能是將輸入的BCD碼經過譯碼后，驅動LED數(shù)碼管顯示相應的十進制數(shù)。 1.74LS48 74LS48是一種與共陰極數(shù)碼管配合使用的字符顯示譯碼器，邏輯符號如圖2-10所示。 74LS48功能表如表2-5所示。 圖2-11所示是LED七段顯示器和譯碼驅動電路連接實例。,下一頁,上一頁,任務二 譯碼器邏輯電路設計與制作,【知識鏈接3：集成LED譯碼器】 2.CD4511 CD4511是一個用于驅動共陰極LED(數(shù)碼管)顯示器的BCD碼-七段碼譯碼器，它具有BCD轉換、消隱和鎖存控制、七段譯碼及驅動功能的CMOS電路能提供較大的拉電流，可直接驅動LED顯示器。

11、 圖2-12描述了CD5411的引腳設置及其與LED連接的方法。其真值表見表2-6。,上一頁,返 回,任務三 一位十進制加法器的邏輯電路設計與制作,【技能目標】 能設計并制作一個一位十進制加法器。 【知識目標】 （1）掌握加法器的相關知識。 （2）掌握組合邏輯的設計方法。,下一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【實踐活動】 1.實踐活動任務描述 任務的核心是設計制作一個十進制加法器，實現(xiàn)個位十進制加法功能，輸入為兩組十進制數(shù)，輸出為輸入數(shù)據(jù)相加的值（不含進位位）。任務原理見圖2-13. 2.實踐活動要求 要求每人用邏輯門設計一位十進制加法器電路，并在焊接板（或面包板）上將設計的

12、電路搭建起來，調試并實現(xiàn)所要求的功能。,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【實踐活動】 3.實踐儀器與元件 萬用表、電烙鐵、按鈕開關若干，七段顯示譯碼器74LS48一片，LED數(shù)碼管一個，集成邏輯門若干，電阻、電容若干，導線，焊接板（或面包板），焊錫絲 4.活動提示 （1）為保證課堂效率，建議學生將前兩次任務中制作的電路保留并在此次任務中直接使用。 （2）此設計為組合邏輯，用集成邏輯門實現(xiàn)，設計方法可見后面的知識鏈接。,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【知識鏈接1：半加器與全加器的基本知識】 1.一位加法器 （1）半加器。 半加器的真值

13、表如表2-7所示。表中的A和B分別表示兩個相加的一位二進制數(shù)，S是本位和，COUT是本位向高位的進位。 由真值表可以直接寫出以下函數(shù)表達式： 半加器的邏輯符號和邏輯圖如圖2-14所示。,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【知識鏈接1：半加器與全加器的基本知識】 （2）全加器 全加器的真值表如表2-8所示。表中的A和B分別表示兩個相加的一位二進制數(shù)，Cin是來自低一位向本位的進位；S是本位和；Cout是本位向高一位的進位。 由真值表可以推導出全加器的邏輯表達式： 全加器的邏輯圖和邏輯符號如圖2-15所示。,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,

14、【知識鏈接1：半加器與全加器的基本知識】 2.多位加法器 根據(jù)電路結構的不同，常見的多位加法器分為串行進位加法器和超前進位加法器。 N位串行進位加法器由n個一位加法器串聯(lián)構成，圖2-16所示是一個4位串行進位加法器，用它可實現(xiàn)一位十進制數(shù)的加法。,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【知識鏈接2：數(shù)據(jù)選擇器、數(shù)據(jù)分配器及數(shù)值比較器】 1.數(shù)據(jù)選擇器 數(shù)據(jù)選擇器又稱多路選擇器（Multiplexer，簡稱MUX），其原理框圖如圖2-17所示。 常用的數(shù)據(jù)選擇器有2選1、4選1、8選1、16選1等。圖2-18所示是4選1數(shù)據(jù)選擇器的邏輯圖及邏輯符號。 其功能表見表2-9。

15、,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【知識鏈接2：數(shù)據(jù)選擇器、數(shù)據(jù)分配器及數(shù)值比較器】 2.數(shù)據(jù)分配器 數(shù)據(jù)分配器又稱多路分配器（DEMUX），其功能與數(shù)據(jù)選擇器相反，它可以將一路輸入數(shù)據(jù)按n位地址分送到2n個數(shù)據(jù)輸出端上。圖2-19所示為2-4DEMUX的邏輯符號，其功能表如表2-10所示。 前面學習的74LS138就可以實現(xiàn)數(shù)據(jù)分配器功能，如圖2-20所示。,下一頁,上一頁,任務三 一位十進制加法器的邏輯電路設計與制作,【知識鏈接2：數(shù)據(jù)選擇器、數(shù)據(jù)分配器及數(shù)值比較器】 3.數(shù)值比較器 數(shù)據(jù)比較器是用來判斷輸入數(shù)據(jù)大小的邏輯器件，數(shù)值比較器可以按位數(shù)分為一位數(shù)值

16、比較器和多位數(shù)值比較器，首先簡要介紹一位數(shù)值比較器的功能和特點。 其真值表如表2-11所示。由真值表可以得到下列邏輯表達式： 根據(jù)上面的表達式可畫出如圖2-21所示的邏輯電路圖。,上一頁,返 回,仿真演練一 七段數(shù)碼管顯示電路,【技能目標】 （1）學會用字信號發(fā)生器。 （2）學會編碼七段數(shù)碼管。 （3）進一步會用邏輯分析儀。 【知識目標】 （1）掌握數(shù)碼管的編碼方法。 （2）掌握字信號發(fā)生器的使用方法。,下一頁,仿真演練一 七段數(shù)碼管顯示電路,【實踐活動】 七段數(shù)碼管顯示仿真 （1）搭接如圖2-22所示的數(shù)碼管顯示電路。 （2）在字信號發(fā)生器中選擇模式設置（Pattern）下的左移編碼（Shi

17、ft Left），運行電路，觀察數(shù)碼管的變化，記錄各字段對應的信號端口。 （3）根據(jù)字段信息，對七段數(shù)碼管進行編碼，使之輸出字符09，并將編碼填入表2-12中。將編碼在字信號模型編輯區(qū)Edit處輸入，送到字信號發(fā)生器的縣顯示區(qū)顯示出來，如圖2-23所示。字信號發(fā)生器設置運行的起始地址為0000、結束地址為0009；再以單調期（Burst）或循環(huán)（Cycle）方式運行電路，觀察電路運行結果，并用邏輯分析儀驗證電路，波形如圖2-24所示。,下一頁,上一頁,仿真演練一 七段數(shù)碼管顯示電路,【知識鏈接：字信號發(fā)生器】 字信號發(fā)生器（Word Generator）是一個最多能夠產生32位同步邏輯信號的儀

18、器，可以用來對數(shù)字邏輯電路進行測試，實際上是一個數(shù)字激勵源編輯器，其圖標和面板如圖2-25所示。 1.連接電路 在字信號發(fā)生器圖標的左邊有015共16個端子輸出低16位邏輯信號，右邊1631個端子輸出高16位邏輯信號，下邊的R端為數(shù)據(jù)準備就緒端，T端為外觸發(fā)信號端。 2.設置字信號地址 面板圖中的Address區(qū)用于設置字信號地址，如圖2-26所示。,下一頁,上一頁,仿真演練一 七段數(shù)碼管顯示電路,【知識鏈接：字信號發(fā)生器】 3.字信號輸出方式設置 字信號的輸出方式如圖2-27所示， 4.模式設置 單擊圖2-27中的Pattern按鈕，屏幕彈出如圖2-28所示的對話框。 5.觸發(fā)方式及輸出頻率

19、設置 圖2-25中的Trigger區(qū)用于設置觸發(fā)方式。 6.編輯字信號 圖2-25所示面板中的Edit區(qū)用于字信號模型編輯，如圖2-29所示。 7.應用舉例 具體操作步驟如下，操作過程如圖2-30所示。,下一頁,上一頁,仿真演練一 七段數(shù)碼管顯示電路,【實訓及思考題】 實訓：譯碼器構成一位全加器 實訓目的： （1）學會使用字信號發(fā)生器. （2）學會分析簡單的數(shù)字電路。 用74LS138D譯碼器組成一位全加器，實現(xiàn)兩個二進制數(shù)的相加。 全加器真值表如表2-13所示。 創(chuàng)建該全加器電路如圖2-31所示。,上一頁,返 回,仿真演練二 全加器,【技能目標】 （1）學會用邏輯轉換儀設計數(shù)字電路。 （2）

20、學會選擇常見的元器件型號。 （3）學會將較復雜的邏輯電路生成子電路。 （4）學會用生成的子電路構成更復雜的數(shù)字電路。 【知識目標】 （1）掌握邏輯轉換儀的使用方法。 （2）掌握子電路的生成步驟。,下一頁,仿真演練二 全加器,【實踐活動】 仿真一位加法器。 1.工作原理 （1）半加器。其真值表如表2-14所示。 （2）全加器。其真值表如表2-15所示。 2.仿真分析 （1）利用邏輯轉換儀分別獲得半加器的Sn和Cn表達式。如圖2-34所示為在邏輯轉換儀中設置的真值表Sn。得到半加器邏輯表達式為： 。同理得到 Cn表達式為：Cn=AB。如圖2-35所示為在邏輯轉換儀設置的真值表Cn。 （2）用同樣方

21、法獲得全加器邏輯表達式： ，如圖2-36所示。 Cn =AB+BC+AC+，如圖2-37所示。,下一頁,上一頁,仿真演練二 全加器,【實踐活動】 （3）根據(jù)邏輯表達式產生電路。電路如圖2-38、圖2-39、圖2-40、圖2-41所示。 （4）驗證邏輯關系。以圖2-41所示的全加器Cn的電路為例，將其輸入端A、B、C改接為單刀雙擲的開關分別接+5V和地，輸出端Cn改接為電壓探測器，如圖2-42所示。 （5）用子電路形式表示全加器。圖2-42中將與門用74LS08替換，將或門用74LS32替換，并在輸入端和輸出端將連接器替換為I/O端所示，替換后的電路如圖2-43所示。 同樣可以將圖2-38、圖2

22、-39、圖2-40、圖2-41都替換成實際元件，電路如圖2-44、圖2-45、圖2-46所示。 （6）生成子電路。用鼠標拉框選中圖2-43中的所有內容，復制電路，得到子電路，如圖2-47所示。,下一頁,上一頁,仿真演練二 全加器,【實訓及思考題】 實訓：3人表決器電路測試及仿真 1。實訓目的 （1）掌握邏輯轉換儀的使用方法。 （2）初步學會使用邏輯轉換儀進行數(shù)字電路設計。 2.實訓內容 （1）根據(jù)設計原理，在邏輯轉換儀中設置真值表。 根據(jù)設計原理輸入真值表，如圖2-48所示。 （2）單擊 按鈕，生成簡單的電路表達式為：Y=AC+AB+BC. （3）單擊 按鈕，根據(jù)表達式Y=AC+AB+BC生成

23、電路。,下一頁,上一頁,仿真演練二 全加器,【實踐活動】 （4）在生成的電路中添加圖標按鈕A、B、C和結果指示燈Y，從Basic器件庫中選擇開關SPDT作為圖標按鈕，將其標號和控制鍵分別設置為A、B、C，從Indicators器件庫中選擇電壓探測器Probe作為結果只是。 圖2-49所示為設計好的測試電路。 （5）啟動電路，根據(jù)真值表輸入按鍵組合，觀察輸出結果是否符合設計要求。 （6）執(zhí)行菜單Place Place Text Description Box命令，添加電路描述。 （7）生成子電路如圖2-50所示。,上一頁,返 回,圖2-1 3位二進制8-3線編碼器框圖,返 回,表2-1 二進制編

24、碼器的真值表,返 回,圖2-2 8-3線編碼器的邏輯電路,返 回,表2-2 8421BCD碼編碼表,返 回,圖2-3 8421BCD編碼器的邏輯電路,返 回,圖2-4 二-十進制譯碼器,返 回,表2-3 二-十進制譯碼器真值表,返 回,圖2-5 二-十進制譯碼器邏輯電路,返 回,圖2-6 74LS138的引腳排列,返 回,表2-4 74LS138的功能表,返 回,圖2-7 兩片74LS138擴展成4-16線譯碼器,返 回,圖2-8 LED數(shù)碼管模型,返 回,圖2-9 LED數(shù)碼管內部接線,返 回,圖2-10 74LS48的邏輯符號,返 回,表2-5 74LS48的功能表,返 回,圖2-11 LED七段顯示器譯碼驅動電路邏輯圖,返 回,圖2-12 CD4511與LED的連接示意圖,返 回,表2-6 CD4511的真值表,返 回,圖2-13 一位十進制加法器原理,返 回,表2-7 半加器的真值表,返 回,圖2-14 半加器的邏輯符號和邏輯圖,返 回,表2-8 全加器真值表,返 回,圖2-15 全加器的邏輯圖和邏輯符號,返 回,圖2-1