1、FPGA系統(tǒng)設(shè)計與實踐,綜合,第五章 綜合,內(nèi)容提要 本章介紹了Xilinx公司的ISE5.2中的綜合工具XST的綜合屬性、HDL代碼參數(shù)設(shè)置、專用參數(shù)選項設(shè)置，使用XST綜合設(shè)計、實行設(shè)計的步驟與方法。ISE5.2集成的下載配置工具iMPACT的結(jié)構(gòu)、操作步驟與方法。Altera公司的QuartusII3.0編譯器和編程器的使用步驟與方法。,第五章 綜合,知識要點： 綜合，實行，配置，綜合工具XST，下載配置工具iMPACT，編譯器，編程器 教學(xué)建議: 本章的重點是掌握Xilinx公司 ISE5.2中的綜合工具XST和下載配置工具iMPACT，Altera公司的QuartusII3.0編譯器

2、的結(jié)構(gòu)特點與使用方法。,第五章 綜合,建議學(xué)時數(shù)為4學(xué)時。注意區(qū)分Xilinx公司的綜合、實行、配置工具與Altera公司的編譯與編程工具的不同點。在學(xué)習(xí)過程中，應(yīng)結(jié)合第8章中的應(yīng)用實例設(shè)計，去掌握ISE5.2綜合、實行、配置或者QuartusII3.0編譯與編程的步驟、屬性設(shè)置及技巧。注意綜合、實行、配置或者編譯與編程中屬性參數(shù)的設(shè)置對設(shè)計的影響。應(yīng)通過大量的實際設(shè)計過程加深對ISE5.2綜合、實行、配置或者QuartusII3.0編譯與編程的理解。,FPGA系統(tǒng)設(shè)計與實踐,ISE5.2中的綜合工具XST,5.1 ISE5.2中的綜合工具XST,XST(Xilinx Synthesis Te

3、chnology)是Xilinx ISE內(nèi)嵌的綜合工具。雖然XST與Synplify Pro等業(yè)界流行的綜合工具相比特點并不突出，功能也不全面，但是Xilinx對自己的FPGA/CPLD內(nèi)部的結(jié)構(gòu)最為了解，所以XST對Xilinx器件的支持也最為直接，更重要的是XST內(nèi)嵌在ISE中，安裝ISE后可以直接使用，不需要另外付費。,5.1 ISE5.2中的綜合工具XST,ISE中XST設(shè)計流程的綜合階段約束文件與實現(xiàn)階段約束文件的概念并不分明，綜合階段的約束條件常常通過實現(xiàn)階段的約束文件來完成。,5.1 ISE5.2中的綜合工具XST,XST的綜合約束文件是XCF（XST Constrain Fil

4、e），而在布局布線階段，最重要的約束文件是用戶約束文件UCF（User Constraint File），兩者有著千絲萬縷的關(guān)系，UCF幾乎支持XCF的所有約束語言與命令。通常在使用XST綜合流程時，僅僅通過綜合屬性設(shè)置來設(shè)置全局性的綜合策略與參數(shù)，細(xì)化的約束是通過實現(xiàn)階段的約束文件UCF完成的。,5.1.1 XST的綜合屬性,XST是內(nèi)嵌在ISE中的，使用起來也非常方便。XST綜合是自動完成的，但是用戶可以對其相關(guān)的參數(shù)進行設(shè)置。參數(shù)設(shè)置的目的是使XST根據(jù)設(shè)計者的需要完成綜合過程，以便達到設(shè)計要求。,1.選擇XST綜合工具,選擇綜合工具,2.XST綜合屬性,XST的可設(shè)置參數(shù)比較多，適當(dāng)?shù)?/p>

5、設(shè)置綜合參數(shù)，可以在一定程度上提高綜合質(zhì)量。綜合參數(shù)主要是一些綜合策略，大部分是通過選擇來完成參數(shù)的設(shè)定。下面對XST中的參數(shù)進行簡單的介紹。在Process for current sources中的Synthesize圖標(biāo)上單擊鼠標(biāo)右鍵，然后選擇Properties，彈出的綜合屬性設(shè)置對話框如圖所示。,2.XST綜合屬性,綜合對話框,2.XST綜合屬性,（1）綜合目標(biāo)（Optimization Goal） 綜合目標(biāo)設(shè)置可以確定綜合時的全局優(yōu)化目標(biāo)是面積（Area）還是速度（Speed）。由于大多數(shù)情況下，系統(tǒng)運行的速度是相當(dāng)重要的，所以在缺省（默認(rèn)）狀態(tài)下，此屬性的值為速度（Speed）。

6、,2.XST綜合屬性,（2）綜合難度（Optimization Effort） 綜合難度用來指定XST的綜合工作的程度，有兩個值可供選擇，如果對速度或者面積要求不是很高可以選擇Normal，否則選擇High。這里有一個問題需要注意，設(shè)計者不要寄希望于XST的綜合效果，并不是選擇High就一定得到好的綜合結(jié)果，真正重要的是設(shè)計者要保證設(shè)計的質(zhì)量。,2.XST綜合屬性,（3）綜合約束文件（Synthesis Constraint File） Synthesis Constraint File用于指定綜合約束文件的所在路徑。,（4）使用綜合約束文件（Use Synthesis Constraint

7、File） 如果設(shè)計中有綜合約束文件，那么在指定綜合約束文件的所在路徑后在此參數(shù)后打上勾，使XST在綜合時受到綜合約束文件的約束。,2.XST綜合屬性,（5）全局優(yōu)化目標(biāo)（Global Optimization Goal） 全局優(yōu)化目標(biāo)參數(shù)僅對FPGA有效，它用于一些時鐘優(yōu)化策略，包括的優(yōu)化屬性有： 所有時鐘節(jié)點約束（ALLCLOCKNETS） 輸入偏移約束（OFFSET_IN_BEFORE） 輸出偏移約束（OFFSET_OUT_AFTER） 網(wǎng)線最大延遲約束（MAXIMUM_DELAY） 輸入到輸出約束（INPAD_TO_OUTPAD）,2.XST綜合屬性,這些約束主要用于指定寄存器之間，輸

8、入引腳到第一級寄存器之間，末級寄存器到輸出引腳之間，輸入引腳到輸出引腳之間的約束策略。,2.XST綜合屬性,（6）生成寄存器傳輸級原理圖（Generate RTL Schematic） XST可以將綜合結(jié)果生成RTL視圖。通過RTL視圖可以分析設(shè)計和修改設(shè)計。選擇YES或NO確定是否需要生成RTL視圖。,2.XST綜合屬性,（7）寫時序約束條件（Write Timing Constrains） Write Timing Constrains參數(shù)僅對FPGA有效，用以指定在HDL源代碼或是XST約束文件中指定的時序約束關(guān)系是否對Xilinx的NGC網(wǎng)表有效。,3.HDL代碼參數(shù)設(shè)置,HDL代碼參

9、數(shù)設(shè)置與XST的編譯有關(guān)，也就是說告訴編譯工具如何理解HDL代碼。HDL代碼參數(shù)選項對話框如右圖所示。,3.HDL代碼參數(shù)設(shè)置,（1）有限狀態(tài)機編碼方式（FSM Encoding Algorithm） 有限狀態(tài)機有多種編碼方式，比較常見的有： 一位熱碼（One-Hot）、順序編碼（Sequential）、格雷碼（Gray）等，在默認(rèn)狀態(tài)下，XST的有限狀態(tài)機編碼方式為自動編碼（Auto），即根據(jù)器件中的資源進行有效的編碼。,3.HDL代碼參數(shù)設(shè)置,（2）RAM的提取方式（RAM Extraction） RAM Extraction參數(shù)用來指定是否使用RAM宏單元。 （3）RAM實現(xiàn)的類型（RA

10、M Style） RAM Style參數(shù)僅對FPGA有效。FPGA中含Block RAM（有塊RAM）和可以形成Distributed RAM（分布式RAM），可以通過設(shè)置RAM Style使XST從代碼中提取需要的RAM類型。,3.HDL代碼參數(shù)設(shè)置,（4）ROM的提取方式（ROM Extraction） ROM Extraction參數(shù)用來指定是否使用RAM宏單元。 （5）ROM實現(xiàn)的類型（ROM Style） ROM Style參數(shù)僅對FPGA有效。FPGA中含有塊RAM（Block RAM）和可以形成分布式RAM（Distributed RAM），可以通過設(shè)置ROM Style使XST

11、從代碼中提取需要的ROM類型。,3.HDL代碼參數(shù)設(shè)置,（6）多路選擇器提取方式（MUX Extraction） MUX Extraction參數(shù)僅對FPGA有效，有以指定是否使用多路選擇器宏單元。 （7）多路選擇器實現(xiàn)類型（MUX Style） MUX Style參數(shù)僅對FPGA有效，有以指定多路選擇器宏單元的類型。缺省狀態(tài)下為自動（Auto）。,3.HDL代碼參數(shù)設(shè)置,（8）譯碼器提取方式（Decoder Extraction） Decoder Extraction參數(shù)僅對FPGA有效，用于指定是否使用譯碼器（Decoder）宏單元。 （9）優(yōu)先編碼器提取方式（Priority Encod

12、er Extraction） Priority Encoder Extraction參數(shù)僅對FPGA有效，用于指定是否使用優(yōu)先編碼器（Priority Encoder）宏單元。缺省為自動（Auto）。,3.HDL代碼參數(shù)設(shè)置,（10）移位寄存器提取方式（Shift Register Extraction） Shift Register Extraction參數(shù)僅對FPGA有效，用于指定是否使用移位寄存器（Shift Register）宏單元。 （11）邏輯移位寄存器提取方式（Logical Shifter Extraction） Logical Shifter Extraction參數(shù)僅對FP

13、GA有效，用于指定是否使用邏輯移位寄存器（Logical Shifter）宏單元。,3.HDL代碼參數(shù)設(shè)置,（12）異或單元合并方式（XOR Collapsing） XOR Collapsing參數(shù)僅對FPGA有效，用于指定相關(guān)聯(lián)的異或（XOR）單元是否合并為一個較大的異或宏單元。 （13）資源共享（Resource Sharing） Resource Sharing參數(shù)用于指定是否要求XST復(fù)用運算模塊。,3.HDL代碼參數(shù)設(shè)置,（14）乘法器實現(xiàn)類型（Multiplier Style） Multiplier Style參數(shù)僅對FPGA有效，用于指定XST綜合乘法器的類型，是基于查找表的（L

14、UT）乘法器還是基于塊乘法器（Block Multiplier）。,4. Xilinx專用參數(shù)選項,Xilinx專用參數(shù)選項對話框中包含了一些Xilinx專有的結(jié)構(gòu)中可以設(shè)置的屬性。Xilinx 專用參數(shù)選項對話框如右圖所示。,4. Xilinx專用參數(shù)選項,（1）添加I/O緩沖器（Add IO Buffers） Add IO Buffers參數(shù)用于指定是否需要在I/O上加上I/O緩沖器（IO Buffers） （2）最大扇出數(shù)（Max Fanout） Max Fanout參數(shù)僅對FPGA有效，用于指定信號和網(wǎng)線的最大扇出數(shù)。,4. Xilinx專用參數(shù)選項,（3）寄存器復(fù)制（Register

15、 Duplication） Register Duplication參數(shù)僅對FPGA有效，用于指定是否允許進行寄存器復(fù)制（Register Duplication）。 （4）等效寄存器刪除（Equivalent Register Removal） Equivalent Register Removal參數(shù)用于指定是否把寄存器傳輸級功能相等的寄存器刪除，以減少資源占用。,4. Xilinx專用參數(shù)選項,（5）寄存器配平（Register Balancing） Register Balancing參數(shù)僅對FPGA有效，用于指定是否需要寄存器配平。寄存器配平是使較長路徑縮短，較短路徑加長，使其達到平衡從而提高工作頻率的一種技術(shù)。,4. Xilinx專用參數(shù)選項,（6）Slice打包（Slice Packing） Slice Packing參數(shù)僅對FPGA有效，用于指定