1、1,第三章 存儲系統(tǒng),2,3.1 存儲系統(tǒng)概述,一、存儲器分類,1、按存儲介質(zhì)分類 存儲介質(zhì)必須有區(qū)別明顯的兩個物理狀態(tài)(表示0/1),*半導體存儲器：如內(nèi)存； *磁性材料存儲器：如磁盤、磁帶； *光介質(zhì)存儲器：如光盤,2、按存取方式及功能分類,*順序存取存儲器(SAM)：按記錄塊為單位進行編址， 存取時間與讀/寫頭到訪問地址的相對位置有關； *隨機存取存儲器(RAM)：按存儲字為單位進行編址， 存取時間與訪問的地址無關(時間固定)；,3,3、按在計算機中的作用分類,*直接存取存儲器(DAM)： 信息存取區(qū)域定位與RAM類似，區(qū)域內(nèi)操作與SAM類似；,*只讀存儲器(ROM)：操作方式為只能取、

2、不能存 可由RAM或DAM構(gòu)成，信息讀取的定位由存儲器結(jié)構(gòu)決定,*主存儲器(MM)：可直接與CPU交換信息的MEM 構(gòu)成MOS型半導體、動態(tài)RAM和ROM *輔助存儲器(AM)：主存的后援MEM 構(gòu)成磁性/光介質(zhì)材料、SAM/DAM,*高速緩沖存儲器(Cache)：CPU與主存間的緩沖MEM 構(gòu)成MOS型半導體、靜態(tài)RAM,*控制存儲器(CM)：CPU內(nèi)部存放微程序的MEM 構(gòu)成MOS型半導體、ROM,4,二、存儲器的主要性能指標,*容量(S)：能存儲的二進制信息總量，常以字節(jié)(B)為單位,*速度(B)：常用帶寬、存取時間或存取周期表示 存取時間(TA)指MEM從收到命令到結(jié)果輸出所需時間；

3、存取周期(TM)指連續(xù)訪存的最小間隔時間，TM=TA+T恢復,*價格：常用總價格C或每位價格c表示，c=C/S。,帶寬(BM)指單位時間內(nèi)MEM最多可讀寫的二進制位數(shù)； BM=W/TM，其中W為一次讀寫的數(shù)據(jù)寬度， 常以bps為單位,5,三、層次結(jié)構(gòu)存儲系統(tǒng),1、層次結(jié)構(gòu)的引入,*程序訪問局部性規(guī)律： 程序執(zhí)行時，指令和數(shù)據(jù)呈現(xiàn)的相對簇聚特性。,*用戶需求矛盾的解決方案：,*用戶需求的矛盾：需求大容量、高速度、低價格 矛盾,時間局部性被訪問過的信息，可能很快被再次訪問； 空間局部性被訪問信息的相鄰信息，可能很快被訪問,高速度、大容量、低價格,近期常用數(shù)據(jù)放在“前方”MEM(快而小)中； 近期不

4、用數(shù)據(jù)放在“后方”MEM(慢而大)中。,6,2、層次結(jié)構(gòu)的存儲系統(tǒng) (1)層次存儲系統(tǒng)組成,*思想：用多種類型MEM構(gòu)成前方-后方的層次結(jié)構(gòu)；,各層MEM之間信息傳遞是“透明”的,前方MEM中信息為后方MEM中信息的副本；,M1,M2,Mn,(2)常見的存儲系統(tǒng)層次結(jié)構(gòu) 圍繞主存的層次結(jié)構(gòu)一般為“Cache-主存-輔存”三種MEM構(gòu)成的兩個存儲層次,7,*“Cache-主存”存儲層次： -設置高速緩沖存儲器 目標解決主存速度問題(Cache的速度，主存的容量),*“主存-輔存”存儲層次： 目標解決主存容量問題(主存的速度，輔存的容量) 可能存在：(執(zhí)行的)程序空間主存空間,8,(3)層次存儲系

5、統(tǒng)的工作方式 *程序執(zhí)行需求：即將執(zhí)行的指令和數(shù)據(jù)存放在主存中,*層次存儲系統(tǒng)的工作方式：,虛擬存儲器,主存,9,3.2 半導體存儲器基礎,*靜態(tài)RAM用觸發(fā)器存儲信息，長時間不訪問及信息讀出后信息值(狀態(tài))保持不變； *動態(tài)RAM用電容存儲信息，長時間不訪問及信息讀出后信息值(狀態(tài))被破壞，需及時恢復信息值(稱為刷新及再生)。,10,1、SRAM存儲元的組成原理 存儲元RAM中存儲1位二進制信息的電路；,一、靜態(tài)RAM(Static RAM，SRAM),保持使W=V地T5和T6截止T1、T2狀態(tài)保持不變；,*6管MOS靜態(tài)存儲元工作原理：,11,2、SRAM芯片的組成原理,(1)存儲芯片基本

6、組成 主要由存儲陣列、地址譯碼器、I/O電路、控制電路等組成,*存儲陣列：不同的存儲單元有一維和二維兩種組織方式,正方形陣列 減少信號延遲可減少連線長度 ,12,*地址譯碼器：有一維、二維兩種譯碼方式 譯碼器輸出線數(shù)2M根 22M/2根,*驅(qū)動器：X譯碼器每個輸出需控制同一行各存儲元的字選線 設置驅(qū)動器增加驅(qū)動能力 I/O電路輸出時需驅(qū)動總線信號(負載大),常見譯碼方式二維譯碼方式 同一列存儲元共用位選擇線,13,*片選與控制電路： 片選MEM常由多個芯片組成，讀/寫操作常針對某個芯片,14,(2)SAM芯片參數(shù)與結(jié)構(gòu),*芯片相關參數(shù)： 存儲陣列容量,數(shù)據(jù)引腳數(shù)量 地址引腳數(shù)量,練習1某SRA

7、M芯片容量為4K位，數(shù)據(jù)引腳(雙向)為8根，地址引腳為多少根？若數(shù)據(jù)引腳改為32根，地址引腳為多少根？,15,*SRAM芯片結(jié)構(gòu)組織： -以Intel 2114 SRAM芯片為例 參數(shù)容量=1K4位，數(shù)據(jù)引腳=4根(雙向)，地址引腳=10根,結(jié)構(gòu)正方形存儲陣列(6464)；I/O電路； 二維譯碼,16,3、SRAM芯片的讀寫時序,*讀周期時序： (存儲器對外部信號的時序要求),17,*寫周期時序：,18,二、動態(tài)存儲器(Dynamic RAM，DRAM),1、動態(tài)RAM存儲元工作原理,寫入所寫數(shù)據(jù)加到WD上； 打開T3對CS充電/放電,保持斷開T3無放電回路CS可保存信息(會緩慢泄漏) 需定時

8、刷新CS中信息,讀出在上加正脈沖對CD預充電；打開T2讀RD上電壓變化(非破壞性讀),刷新先讀出數(shù)據(jù)、再寫入所讀數(shù)據(jù),*3管MOS式動態(tài)存儲元工作原理：,動態(tài)RAM目標：降低功耗、節(jié)約成本,19,*單管MOS式動態(tài)存儲元工作原理：,寫入所寫數(shù)據(jù)加到D上， 打開T1對CS充電或放電；,保持斷開T1無放電回路信息存 儲在CS中(會緩慢泄漏)；,讀出在D上加正脈沖對CD預充電， 打開T1讀D上電壓變化(破壞性讀) CS得到充電,刷新步驟與讀操作完全相同。,立即用所讀數(shù)據(jù)對CS重新寫入,稱為再生,20,2、DRAM芯片的基本組成,21,(2)單管MOS式DRAM芯片的組成,*基本結(jié)構(gòu)：通常采用地址分兩

9、次傳送方式組織 增設地址鎖存器、時序控制電路，再生電路,*芯片操作：讀、寫、刷新(行刷新方式無列地址),22,(3)DRAM芯片組成示例 *Intel 4116芯片：單管MOS存儲元、地址分兩次傳送 參數(shù)容量=16K1位；地址引腳=14/2=7根； 數(shù)據(jù)引腳=2根(單向DIN/DOUT、共1位寬度),結(jié)構(gòu)2個64128存儲陣列，時鐘發(fā)生器串聯(lián),23,3、DRAM芯片的操作時序,*讀周期時序：,24,*刷新周期時序： 與讀周期類似，區(qū)別在于CAS在整個操作過程中無效 行刷新時不需要列地址,25,4、DRAM芯片的刷新 *刷新周期：同一存儲元連續(xù)兩次刷新的最大間隔； 與DRAM存儲元材料及芯片組成

10、有關,*刷新方法：每個刷新周期內(nèi)，循環(huán)進行所有行的行刷新,(1)DRAM芯片刷新方式 通常有集中式、分散式、異步式三種方式,*集中式刷新：將所有行刷新集中在刷新周期的后部,特點存在“死區(qū)”(不能進行讀/寫操作的時間段),26,*分散式刷新：將行刷新分散在每個存取周期中,特點避免了“死區(qū)”，增加了存取時間(1倍),*異步式刷新：將行刷新均勻分布在刷新周期中,特點“死區(qū)”可忽略，支持固有的存取周期 最常用,27,(2)DRAM芯片刷新實現(xiàn) 按約定的刷新方式，由專用電路定時產(chǎn)生行刷新命令,*DRAM芯片的刷新電路：,固化了刷新方式,*刷新電路在計算機的位置： 通常獨立存在于DRAM芯片/模塊之外 D

11、RAM控制器,產(chǎn)生行刷新地址,28,5、MOS型SRAM與DRAM芯片比較,*DRAM芯片的優(yōu)點：,*DRAM芯片的缺點： DRAM速度遠低于SRAM 使用動態(tài)元件(電容)所致,*RAM芯片應用： SRAM芯片常用來構(gòu)成高速度、小容量MEM，如Cache DRAM芯片常用來構(gòu)成大容量MEM，如主存,DRAM集成度遠高于SRAM； 常采用單管MOS存儲元 DRAM地址引腳是SRAM的一半；常采用地址分兩次傳送方式 DRAM功耗約為SRAM的1/4； 采用單管MOS存儲元所致 DRAM成本遠低于SRAM,29,三、只讀存儲器(Read only Memory，R0M),*ROM：信息注入MEM后不

12、能再改變，它具有非易失性,*半導體ROM：具有非易失性的半導體MEM，如EPROM、FLASH等,*ROM芯片組成：與SRAM類似，區(qū)別在于存儲元的實現(xiàn)及操作,1、掩模ROM(MROM) *特征：用戶不可修改信息； *存儲元狀態(tài)：用MOS管的有/無表示“1”/“0”；,*數(shù)據(jù)讀出：字選線加電壓時，位線電壓為所選存儲元的數(shù)據(jù),30,2、可編程ROM(PROM) *特征：用戶可一次性修改信息(電寫入)； *存儲元狀態(tài)：用二極管/熔絲的通/斷表示“1”/“0”；,*數(shù)據(jù)寫入：字線X加電壓，若寫0 VD=V地熔絲熔斷， 若寫1 VD=V中熔絲不斷；,*數(shù)據(jù)讀出：字線X加電壓、VD=V中， 檢測VD變化

13、可讀出數(shù)據(jù),31,3、可擦除可編程ROM(EPROM) *特征：用戶可多次修改信息(電寫入、光擦除)； *存儲元狀態(tài)：常用浮柵雪崩注入MOS管(即FAMOS管)的浮柵Gf是/否帶電荷表示“1”/“0”；,32,4、電可擦除可編程ROM(E2PROM) *特征：用戶可多次修改信息(電寫入、電擦除)； *存儲元狀態(tài)：用浮柵隧道氧 化層MOS管(即Flotox管)的浮柵 是/否帶電荷表示“1”/“0”；,33,5、閃速存儲器(FLASH) *特征：用戶可多次修改信息(電寫入、電擦除)； *存儲元狀態(tài)：與疊柵EPROM類似，但氧化層更薄,操作速度更快,34,3.3 主存儲器,一、主存儲器的組成,*主存

14、儲器相關概念： 主存容量=主存單元長度主存單元個數(shù),35,*應用對主存空間的需求：,*主存儲器的組成： 由ROM、RAM芯片組成的特定存儲字長的存儲器； ROM空間大小固定、RAM空間大小可選配(最大空間),36,二、主存儲器的邏輯設計,存儲器容量=存儲字長存儲字數(shù) =存儲單元長度存儲單元個數(shù),*主存邏輯設計：使用ROM、SRAM或DRAM芯片進行容量擴展，實現(xiàn)主存單元長度和主存單元個數(shù)。,*存儲器容量擴展方法：位擴展法、字擴展法、字位擴展法,1、位擴展法 (又稱并聯(lián)擴展) *目的：擴展存儲器的存儲字長,*芯片連接特征： 各芯片數(shù)據(jù)引腳連接不同，其余引腳連接相同,37,例1用1K1位SRAM芯

15、片構(gòu)成1K4位存儲模塊,38,2、字擴展法 (又稱串聯(lián)擴展) *目的：擴展存儲器的存儲字數(shù),例2用1K4位SRAM芯片構(gòu)成2K4位存儲模塊,解：芯片數(shù)量,各芯片地址范圍存儲模塊有l(wèi)og2(2K)=11位地址，,共需(2K4b)(1K4b)=2片；,各芯片片選有效邏輯0#、1#芯片分別為A10=0、A10=1,練習1用1M4位SRAM芯片構(gòu)成4M4位存儲模塊,39,40,3、字位擴展法 *目的：同時擴展存儲器的存儲字長和存儲字數(shù),例3用1K4位SRAM芯片構(gòu)成2K8位存儲模塊,解：芯片數(shù)量,共需(2K8b)(1K4b)=4片；,連接圖,各芯片地址范圍存儲模塊有l(wèi)og2(2K)=11位地址，,41

16、,練習2用1K4位SRAM芯片構(gòu)成4K8位存儲模塊,例4用1K4位ROM、1K8位SRAM芯片構(gòu)成4K8位存儲模塊，其中前1KB空間為只讀空間,解：芯片數(shù)量,共需ROM 2片、SRAM 3片；,各芯片地址范圍 模塊有l(wèi)og2(4K)=12位地址 芯片有10位地址,連接圖,42,三、主存儲器與CPU的連接,簡化復雜度重點討論SRAM主存與CPU的連接,43,(1)數(shù)據(jù)線的連接,*要求：主存數(shù)據(jù)線數(shù)CPU數(shù)據(jù)引腳數(shù),*連接： CPU數(shù)據(jù)引腳與主存數(shù)據(jù)線一一對應連接,(2)地址線的連接,*要求：實際的主存地址空間CPU支持的主存地址空間,*連接：,CPU地址引腳低位與主存地址線一一對應連接； CPU

17、地址引腳高位與主存片選線按一定邏輯連接,44,CPU讀/寫命令線與主存讀/寫線直接連接； CPU其余命令線與主存片選線按一定邏輯連接,(4)片選線的連接 *有效邏輯：對MEM操作、操作地址在主存地址范圍內(nèi)時,*連接：,45,三、提高訪存速度的措施,*CPU的訪存特征： 一次訪存的信息常為多個存儲字， 多次訪存的地址常為連續(xù)的；,1、多模塊存儲器 -多體存儲器,46,2、高性能存儲器,(1)EDO DRAM(Extended Data Output DRAM，擴展數(shù)據(jù)輸出DRAM) *提高性能思路：同時讀出并緩沖一行信息，減小平均TM,*實現(xiàn)原理：用SRAM保存上次讀操作的一行信息，當前讀操作的

18、行地址若與上次讀操作相同，則直接從SRAM中取出信息,(2)SDRAM(Synchronous DRAM,同步DRAM),MEM從所接收地址開始，連續(xù)讀/寫多個存儲字(內(nèi)部計數(shù)器產(chǎn)生各存儲字地址)，減少了多個地址連續(xù)數(shù)據(jù)傳送的平均TM,(3)DDR SDRAM(Double Data Rate SDRAM，雙數(shù)據(jù)速率DRAM),47,3、雙端口存儲器 -同時支持兩個操作,*結(jié)構(gòu)：2套譯碼+I/O+讀寫電路，1個存儲陣列+判斷邏輯電路,48,3.4 高速緩沖存儲器,一、Cache的基本原理,*Cache的功能：是主存的快速緩沖器,*Cache的性能：,命中率(H)HC=NC/(NC+NM) 其中

19、,NC、NMCPU訪存在Cache、主存中的命中次數(shù),平均訪問時間TA=HCTCache+(1-HC)TMem,49,1、Cache的存儲空間管理,(1)Cache與主存的信息交換單位 *目標：盡量減小平均訪問時間TA,*減小TA的方法分析： 提高HC,程序訪問局部性,減小TMem,相鄰信息一起在Cache中,*Cache與主存的信息交換單位：字塊(又稱塊或行),50,(2)Cache的存儲空間管理,*Cache陣列的編址單位：,與主存相同(字或字節(jié))；,*Cache與主存間的信息交換管理：交換單位為塊,主存與Cache均劃分成若干大小相同的塊；,Cache塊存放主存塊信息時，標志對應主存塊的

20、塊號；,0 *,1 i,51,2、Cache的基本工作原理,*完成訪問步驟：,訪問Cache陣列,地址變換(主存地址Cache地址)；,訪問Cache陣列；,保持一致性(Cache與主存之間),*實現(xiàn)要求：全部工作均由硬件完成(對程序員透明)！,*相關技術映像規(guī)則、替換算法、寫策略；,52,3、Cache的結(jié)構(gòu)與組成,*存儲體：由SRAM構(gòu)成,*地址映像及變換機構(gòu)：由目錄表、比較器等組成； 目錄表行數(shù)=Cache塊數(shù)，表項=有效位+塊標記+,地址映像機構(gòu)決定查目錄表的哪些行及塊標記組成 影響變換的性能及成本,地址變換機構(gòu)查表并比較，命中時直接形成Cache地址,不命中時調(diào)入塊或替換塊后再形成,

21、53,*控制器：Cache工作過程中所有的信號產(chǎn)生及時序控制,i,*替換機構(gòu)：按替換算法選擇某被替換塊，再塊寫回及塊調(diào)入,54,二、Cache的相關技術,1、地址映像及變換 *實現(xiàn)功能：某主存塊可存放到Cache中哪些塊位置？,(1)全相聯(lián)地址映像及變換 *映像規(guī)則：主存塊i可映射到Cache的任意一個塊；,*性能指標：調(diào)入塊時的塊沖突概率、地址變換的速度與成本,55,*地址變換方法：,比較目錄表所有行，命中時行號即為變換后的塊號；,*特征：塊映像塊沖突概率最低； 地址變換速度最慢、或成本最高,56,例1：CPU支持最大主存容量1MB、按字節(jié)編址，塊大小16B，Cache容量為8KB。全相聯(lián)映

22、像方式時，主存地址格式及參數(shù)？Cache地址格式及參數(shù)？目錄表行數(shù)？塊標記位數(shù)？ 若目錄表項為，CPU訪問36454H主存單元時，則Cache命中時的目錄表項？,解：主存地址格式：,主存地址長度=log2(1MB/1B)=log2220=20位， 塊內(nèi)地址長度=log2(16B/1B)=log216=4位，,Cache有 個塊， Cache塊號位數(shù)= 位，,目錄表行數(shù)= 行，塊標記位數(shù)= 位；,Cache命中時目錄表項=,57,(2)直接地址映像及變換 *映像規(guī)則：主存塊i可映射到Cache的塊j=(i mod G)；,58,*地址變換方法：,比較目錄表相應行，命中時主存地址的區(qū)內(nèi)塊號即為變換

23、后的塊號；,*特征：塊映像塊沖突概率最高； 地址變換速度最快、成本最低,59,例2：CPU支持最大主存容量1MB、按字節(jié)編址，塊大小16B，Cache容量為8KB。直接映像方式時， 主存及Cache地址格式及參數(shù)？ 目錄表行數(shù)？塊標記位數(shù)？ 若目錄表項為，CPU訪存地址為36454H時，則可能命中的Cache塊號？命中時的目錄表項？,解：主存地址20位、Cache地址13位，其中塊內(nèi)地址4位，,目錄表行數(shù)= 行，塊標記位數(shù)= 位；,可能命中的Cache塊號=0 0100 0101，,命中時目錄表項=,60,(3)組相聯(lián)地址映像及變換 -直接映像與全相聯(lián)映像的折中, n路組相聯(lián)映像組內(nèi)塊數(shù)為n的

24、組相聯(lián)映像,*映像規(guī)則：將Cache中塊分組，每組為n個塊(共G/n個組)，主存塊i可映像到Cache的第j組(j=i mod G/n)中的任意塊。,61,*目錄表的組織：種類每塊一行式、每組一行式；,性能每組一行式較優(yōu)(定位方便、并行查表),62,*地址變換方法：,*特征：塊映像塊沖突概率較低； (全相聯(lián)映像x直接映像) 地址變換查表速度最快、成本較低,比較目錄表相應組所有行，命中時主存地址的區(qū)內(nèi)塊號即為變換后的組號、組內(nèi)各塊比較結(jié)果的編碼即為組內(nèi)塊號；,63,例3：CPU支持最大主存容量1MB、按字節(jié)編址，塊大小16B，Cache容量8KB。采用4路組相聯(lián)映像方式時， 主存及Cache地址

25、格式及參數(shù)？ 目錄表中塊標記位數(shù)？ 若目錄表項為，CPU訪存地址為36454H時，則可能命中的Cache塊號？命中時的目錄表項？,解：主存地址20位、Cache地址13位，其中塊內(nèi)地址4位，,目錄表塊標記位數(shù)= 位；,9,可能命中的Cache塊號=100 0101XX，即組內(nèi)任意塊，,命中時目錄表項=,64,2、替換算法 *實現(xiàn)功能：Cache無空位置時，如何選擇 被替換的塊？,*性能指標：對命中率H的影響程度、替換算法的實現(xiàn)開銷,*常見替換算法：,RAND算法隨機確定的塊作為被替換塊；,FIFO算法最早調(diào)入的塊作為被替換塊；,整個Cache需1個隨機數(shù)發(fā)生器,H是隨機的,LRU算法近期最少使用的塊作為被替換塊；,各個塊的計數(shù)器：通常設置在目錄表中,65,虛擬存儲器,一、虛擬存儲器概念,66,1、虛擬存儲器概念,*定義：程序執(zhí)行時，地址空間=程序地址空間的“存儲器”,*相關術語： 虛擬地址(虛地址)程序的邏輯地址； 物理地址(實地址)CPU訪問時的主存地址； 虛擬地址空間程序邏輯地址構(gòu)成的空